# МИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

Базовая кафедра «Вычислительные технологии»

#### ОТЧЕТ

## по лабораторной работе №2

# по дисциплине «Проектирование реконфигурируемых систем на кристалле»

Тема: Разработка проектов с использованием soft-ядра процессора NIOS

II

| Вариант | 4 |
|---------|---|
|---------|---|

| Студенты гр. 6309 | <br>Васин А. М.       |
|-------------------|-----------------------|
|                   | <br>Жвакин К. Э.      |
|                   | <br>Ладыженский Р. С. |
| Преподаватель     | <br>Шарагина Н.С.     |

Санкт-Петербург

#### Цель работы.

Цель работы состоит в освоении конфигурирования системы на кристалле (СнК) на базе процессора Nios II с использованием среды SOPC Builder и получения навыков разработки программного обеспечения в среде Nios II IDE.

#### Основные теоретические положения.

способов Один ИЗ оценки корректности проектов основан на моделировании, предполагающем отладку проекта на модели путем анализа реакций разрабатываемых схем на стимулирующие воздействия. Несмотря на высокую вероятность обнаружения имеющихся дефектов моделирование не всегда позволяет оценить работу схемы. Более эффективны основанные на экспериментах с реальным оборудованием. Получившие в последнее время широкое распространение прототипные платы разработчика, содержащие ПЛИС, позволяют организовать подобные эксперименты.

Для получения навыков работы с реальной ПЛИС предлагается провести модельную отладку проекта, представленного исходным описанием на языке Verilog, имплементацию проекта в ПЛИС учебного стенда и анализ работоспособности полученной схемы.

Отладка созданного проекта будет состоять из двух этапов: моделирования проекта и отладки на реальной схеме.

Отладка проекта на реальной схеме будет производиться с помощью встроенного в пакет Quartus II логического анализатора Signal Tap II Logic Analyzer. Использование встроенного логического анализатора – это один из способов внутрикристальной отладки проекта, возможный при наличии неиспользованных ресурсов ПЛИС. Созданные в процессе проектирования ПЛИС анализаторы загружаются В И логические подсоединяются интересующим разработчика цепям; таким образом, разработчик имеет возможность наблюдать за реальными состояниями различных сигналов, фиксируемых логическим анализатором. Signal Tap II позволяет создавать и встраивать в проект определенное число логических анализаторов, оперативно изменять условия фиксации данных в их памяти и отображать эти данные на экране компьютера.

#### Задание на работу.

Разработать программно-аппаратную систему, состоящую из ядра процессора Nios II, памяти и блока ввода-вывода и реализующую функцию в соответствии с индивидуальным заданием.




Рис. 1 Структура разрабатываемой системы на кристалле

Выполнить имплементацию проекта СнК в ПЛИС отладочной платы DE0 фирмы «Terasic». Для отображения результатов работы системы использовать светодиодные индикаторы, расположенные на плате.

Релизовать систему, управляющую перемещением светящегося сегмента по четырём семисегментным индикаторам.

#### Выполнение работы.

#### Этап 1. Создание проекта в САПР Quartus II

При создании проекта использовалась последовательность действий, приведенная в предыдущей лабораторной работе в пунктах 1-3 этапа.

# Этап 2. Конфигурирование аппаратных модулей СнК

В пакете конфигурации NIOS II - SOPC Builder, были указаны параметры тактового сигнала (50 МГц), а также сконфигурировано оптимизированное по площади, но ограниченное по функциональным возможностям soft-ядро процессора - Nios II/e (Economy), а также RAM-память.

На следующем шаге были определены такие параметры порта вводавывода, как разрядность (4 бита), направление (output), значения после сброса и возможность побитового обращения к выходному регистру, через который будут выводиться данные на светоизлучающие диоды.

Далее была определена форма взаимодействия этих компонентов в системе: назначен базовый адрес для каждого ведомого компонента и приоритеты прерываний, определены адреса векторов прерываний и исключений (см. Рисунок).

После генерации в папке проекта появилась директория «sopc\_builder» с автоматически сгенерированным HDL-кодом (RTL-описание проекта Nios II).

#### Этап 3. Конфигурирование системы на кристалле ПЛИС

На рисунке виден результат конфигурирования системы, а также адресную карту, состоящую из диапазона адресов ядра процессора, jtag\_uart интерфейса, ROM-памяти и портов ввода/вывода.



Рис. 2 - Результат конфигурирования системы.

#### Этап 4. Разработка программного обеспечения

Программа управляет выводом сигнала на блок светодиодной индикации учебного стенда, создавая бегущий сигнал горящего индикатора по кругу. Это реализуется выведением на внешние выводы СнК двоичного слова, содержащего одну единицу, и реализацией логического сдвига этого слова с

определённой задержкой. Ниже представлен листинг реализованной программы.

```
Листинг 1.
#include "sys/alt stdio.h"
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include <unistd.h>
int main()
  alt putstr("Hello from Nios II!\n");
  int data_led = 0x01;
  /* Event loop never exits. */
  while (1)
  {
        IOWR_ALTERA_AVALON_PIO_DATA(PIO_0_BASE, data_led);
        usleep(500000);
        data_led = data_led << 1;</pre>
       if(data_led == 0x10)
             data led = 0 \times 01;
  }
  return 0;
}
```




Рис. 3 - Назначение входов и выходов проекта на контакты ПЛИС

| Flow Status                         | Successful - Sun Oct 24 12:32:40 2021           |
|-------------------------------------|---|
| Quartus II 64-Bit Version           | 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition |
| Revision Name                       | lab_2   |
| Top-level Entity Name               | lab_2   |
| Family                              | Cyclone V                                       |
| Device                              | 5CSXFC6D6F31C8ES                                |
| Timing Models                       | Preliminary                                     |
| Logic utilization (in ALMs)         | 714 / 41,910 (2%)                               |
| Total registers                     | 945   |
| Total pins                          | 6 / 499 ( 1 % )                                 |
| Total virtual pins                  | 0   |
| Total block memory bits             | 171,264 / 5,662,720 ( 3 % )                     |
| Total DSP Blocks                    | 0 / 112 (0 %)                                   |
| Total HSSI RX PCSs                  | 0/9(0%)   |
| Total HSSI PMA RX Deserializers     | 0/9(0%)   |
| Total HSSI PMA RX ATT Deserializers | 0   |
| Total HSSI TX PCSs                  | 0/9(0%)   |
| Total HSSI PMA TX Serializers       | 0/9(0%)   |
| Total HSSI PMA TX ATT Serializers   | 0/9(0%)   |
| Total PLLs                          | 0 / 15 (0 %)                                    |
| Total DLLs                          | 0/4(0%)   |

Рис. 4 - Оценка затрат на реализацию проекта



Рис. 5 - RTL-представление проекта




Рис. 6 - Расположение проекта в заданной ПЛИС

## Выводы.

В ходе выполнения данной лабораторной работы были получены навыки процесса создания и конфигурирования системы на красталле (СнК) на базе процессора Nios II с использованием среды SOPC Builder и получения навыков разработки программного обеспечения в среде Nios II IDE