МИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

Базовая кафедра «Вычислительные технологии»

ОТЧЕТ

по лабораторной работе №1 по дисциплине «Проектирование реконфигурируемых систем на кристалле»

Тема: Имплементация проектов в реальные ИСВариант 5

Студенты гр. 6309	 Васин А. М.
	 Жвакин К. Э.
	 Ладыженский Р. С.
Преподаватель	 Шарагина Н.С.

Санкт-Петербург

Цель работы.

Цель работы состоит в получении навыков создания проекта, его моделирования, имплементации в ПЛИС с последующей внутрикристальной отладкой проекта с использованием встроенного в САПР логического анализатора.

Основные теоретические положения.

Один из способов оценки корректности проектов основан на моделировании, предполагающем отладку проекта на модели путем анализа реакций разрабатываемых схем на стимулирующие воздействия. Несмотря на высокую вероятность обнаружения имеющихся дефектов моделирование не всегда позволяет оценить работу схемы. Более эффективны методы, основанные на экспериментах с реальным оборудованием. Получившие в последнее время широкое распространение прототипные платы разработчика, содержащие ПЛИС, позволяют организовать подобные эксперименты.

Для получения навыков работы с реальной ПЛИС предлагается провести модельную отладку проекта, представленного исходным описанием на языке VHDL, имплементацию проекта в ПЛИС учебного стенда и анализ работоспособности полученной схемы.

Отладка созданного проекта будет состоять из двух этапов: моделирования проекта и отладки на реальной схеме.

Отладка проекта на реальной схеме будет производиться с помощью встроенного в пакет Quartus II логического анализатора Signal Tap II Logic Analyzer. Использование встроенного логического анализатора — это один из способов внутрикристальной отладки проекта, возможный при наличии неиспользованных ресурсов ПЛИС. Созданные в процессе проектирования логические анализаторы загружаются в ПЛИС и подсоединяются к интересующим разработчика цепям; таким образом, разработчик имеет возможность наблюдать за реальными состояниями различных сигналов, фиксируемых логическим анализатором. Signal Тар II позволяет создавать и встраивать в проект определенное число

логических анализаторов, оперативно изменять условия фиксации данных в их памяти и отображать эти данные на экране компьютера.

Задание на работу.

Разработать на языке System Verilog описание комбинационной схемы, выполняющей функции соответствующие выбранному варианту задания. Произвести моделирование проекта, выполнить его имплементацию в ПЛИС и отладку на реальной схеме.

Реализовать 10-разрядный регистр сдвига влево, реагирующий на каждое нажатие клавиши «сдвиг», с выводом выходной информации на семисегментные индикаторы. Значение вдвигаемого старшего разряда задается переключателем «данные».

Выполнение работы.

Этап 1. Создание проекта в САПР Quartus II

Был создан новый проект и заданы семейство и тип микросхемы: EP4CE6E22C8. Подготовлено описание схемы в соответствии с вариантом задания, для чего был создан новый SV-файл. В основной модуль был подключён модуль вывода данных на семисегментные индикаторы, который применялся ранее в лабораторных работах.

Листинг 1. Исходный код описания схемы.

```
logic digit;
assign btn = ~btn i;
assign digit = \sim digit i;
assign clk o = clk;
logic nreset;
assign nreset = ~reset;
logic clock 18;
assign clock_18 = clock counter[18];
always @(posedge clk)
begin
      clock counter++;
end
semisigments show show sems (
    .i clock (clk),
     .nreset i (reset),
    .data dig 3 (data reg[3:0]),
    .data dig 2 (data reg[7:4]),
    .data dig 1 (\{2'b00, data reg[9:8]\}),
    .data dig 0 (4'd0),
                 (semisigment digits),
    .digits
    .lcd out
                  (semisigment data)
);
always @(posedge clk, posedge nreset)
begin
      if(nreset)
      begin
            data reg = 10'd15;
      end
      else
      begin
            if(btn)
            begin
                  if(!prev btn)
                  begin
                        prev btn = 1'b1;
                        data reg = `DIRECTION ? {data reg[8:0], digit} : {digit,
data reg[8:0]};
                  end
            end
            else
                  prev_btn = 1'b0;
            end
      end
end
endmodule
```

Далее было выполнено назначение для каждого входного и выходного сигнала проекта контактов ПЛИС, результат представлен на рисунке 1.

После назначения контактов была выполнена повторная компиляция проекта.

Оценка затрат на реализацию проекта представлена на рисунке 2.

На рисунке 3 представлен RTL-вид проекта.

Расположение проекта в заданной ПЛИС представлено на рисунке 4.



Named: * V 🗱 Edit 🗵 🗸									
Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate
btn_i	Input	PIN_89	5	B5_N0	PIN_89	2.5 V		8mA (default)	
- clk	Input	PIN_23	1	B1_N0	PIN_23	2.5 V		8mA (default)	
digit_i	Input	PIN_115	7	B7_N0	PIN_115	2.5 V		8mA (default)	
- reset	Input	PIN_88	5	B5_N0	PIN_88	2.5 V		8mA (default)	
semisigment_data[6]	Output	PIN_124	7	B7_N0	PIN_124	2.5 V		8mA (default)	2 (default)
semisigment_data[5]	Output	PIN_126	7	B7_N0	PIN_126	2.5 V		8mA (default)	2 (default)
semisigment_data[4]	Output	PIN_132	8	B8_N0	PIN_132	2.5 V		8mA (default)	2 (default)
semisigment_data[3]	Output	PIN_129	8	B8_N0	PIN_129	2.5 V		8mA (default)	2 (default)
semisigment_data[2]	Output	PIN_125	7	B7_N0	PIN_125	2.5 V		8mA (default)	2 (default)
semisigment_data[1]	Output	PIN_121	7	B7_N0	PIN_121	2.5 V		8mA (default)	2 (default)
semisigment_data[0]	Output	PIN_128	8	B8_N0	PIN_128	2.5 V		8mA (default)	2 (default)
semisigment_digits[3]	Output	PIN_133	8	B8_N0	PIN_133	2.5 V		8mA (default)	2 (default)
semisigment_digits[2]	Output	PIN_135	8	B8_N0	PIN_135	2.5 V		8mA (default)	2 (default)
semisigment_digits[1]	Output	PIN_136	8	B8_N0	PIN_136	2.5 V		8mA (default)	2 (default)
semisigment digits[0]	Output	PIN 137	8	B8 N0	PIN 137	2.5 V		8mA (default)	2 (default)

Рисунок 1 — Назначение входов и выходов проекта на контакты ПЛИС

Flow Summary	
<pre><<filter>></filter></pre>	
Flow Status	Successful - Fri Sep 24 18:09:09 2021
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	shift_reg
Top-level Entity Name	shift_reg
Family	Cyclone IV E
Device	EP4CE6E22C8
Timing Models	Final
Total logic elements	82 / 6,272 (1 %)
Total registers	55
Total pins	15 / 92 (16 %)
Total virtual pins	0
Total memory bits	0 / 276,480 (0 %)
Embedded Multiplier 9-bit elements	0/30(0%)
Total PLLs	0/2(0%)

Рисунок 2 – Оценка затрат на реализацию проекта




Рисунок 3 – RTL-представление проекта




Рисунок 4 – Расположение проекта в заданной ПЛИС

Этап 2. Моделирование проекта

Для моделирования проекта был создан файл tb_shift.reg, в котором были описаны входные воздействия. Результаты моделирования представлены на рисунке 5.



Рисунок 5 – Результат моделирования проекта

На рисунке 7 видно, что значение данных изменяется согласно заданию на переднем фронте сигнала clk при высоком уровне сигнала in.

Этап 3. Загрузка проекта в ПЛИС

Учебная плата была подключена к компьютеру через программатор и проект был загружен в ПЛИС.

Этап 4. Отладка проекта на реальной схеме

В результате нажатия на кнопку на плате, значение данных менялось не тем образом как при моделировании. Это происходило из-за дребезга контактов – каждый скачок происходит изменение значения данных, а таких скачков при нажатии кнопки непредсказуемое количество. Причем дребезг происходит как при нажатии, так и при отпускании кнопки.

Этап 5. Определения интервала дребезга контактов

Для определения интервала дребезга был запущен логический анализатор SignalTap II. Затем был выбран сигнал тактирования анализатора clk, создан список сигналов, необходимых для отладки схемы, а также выбрано количество записываемых сэмплов логическим анализатором (64к):




Рисунок 6 – Задание списка сигналов и определение сигнала тактирования в Signal Tap II

Проект снова был скомпилирован и загружен в ПЛИС с помощью Signal-Тар II Logic Analyser. Было задано условие срабатывания логического анализатора в правой области окна настройки:




Рисунок 7 – Задание условия срабатывания логического анализатора

Логический анализатор был запущен в работу, и была получена следующая временная диаграмма:



Рисунок 8 – Временная диаграмма зафиксированных сигналов

В результате работы логического анализатора мы можем наблюдать дребезг контактов на входном сигнале, который подключен к выводу с тактовой кнопки.

Было выполнено 4 измерения времени дребезга.

Таблица 1. Измерение времени дребезга контактов.

N	Временная диаграмма	Время дре-
		Время дре- безга,
		тактов clk
1	log Trig @ 2021/09/29 18:27:24 (0:0:1.9 elapsed)	4981
2	Type Alias Name -2308 Value -2307 -4096 -3072 -2048 -1024 0.004.3 elapsed -2307 -4096 -3072 -2048	5189
3	Type Allas Name 3665 Value 3666 -1924 Q 1024 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 5120 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048 3072 4096 6144 2048	3665
4	log Trig @ 2021/09/29 1832/48 (0:121.5 elapsed)	9270

Максимальное время дребезга составляет 10000 тактов (округляя) сигнала clk.

Этап 6. Устранение дребезга контактов

Для устранения влияния дребезга в основной проект был создан дополнительный модуль, в котором происходит устранение дребезга.

Листинг 2. Исходный код схемы устранения дребезга.

```
`define LEVEL COUNT 32'd10000
module bouncing (
    input clk,
    input signal i,
    output logic signal o
);
logic prev signal;
logic signal;
assign signal = signal i;
int counter;
always @(posedge clk)
begin
    if (prev signal == signal)
    begin
        counter++;
    end
    else
        prev signal = signal;
        counter = 0;
    if(counter == `LEVEL COUNT)
    begin
        counter = 0;
        signal o = signal;
    end
end
endmodule
```

В исходном коде листинга 2 видно, что при изменении входного сигнала происходит запуск счетчика и если счетчик досчитал до числа, определенного дефайном, то это значит, что входной сигнал устоялся и выходной становится таким же как входной.

Тестбенч для моделирования был доработан с учетом дребезга входного сигнала. Также для моделирования было изменено число счетчика дребезга для

удобства моделирования. Результаты повторного моделирование представлены ниже, на рисунке 9.




Рисунок 9 – Повторное моделирование с учетом дребезга

Как видно из повторного моделирования: схема устранения дребезга работает успешно и ложных срабатываний не происходит.

Проект был скомпилирован и загружен в ПЛИС. В ходе макетирования явления дребезга не наблюдалось: каждому нажатию кнопки соответствовал сдвиг числа на 1 бит.

Выводы.

В ходе выполнения данной лабораторной работы были получены навыки создания проекта, его моделирования, имплементации в программируемую логическую интегральную схему (ПЛИС) с последующей внутрикристальной отладкой проекта с использованием встроенного в САПР логического анализатора Signal Tap Logic Analyzer.