МИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

Базовая кафедра «Вычислительные технологии»

ОТЧЕТ

по лабораторной работе №2

по дисциплине «Проектирование реконфигурируемых систем на кристалле»

Тема: Разработка проектов с использованием soft-ядра процессора NIOS

II

Вариант	4
---------	---

Студенты гр. 6309	 Васин А. М.
	 Жвакин К. Э.
	 Ладыженский Р. С.
Преподаватель	 Шарагина Н.С.

Санкт-Петербург

Цель работы.

Цель работы состоит в освоении конфигурирования системы на кристалле (СнК) на базе процессора Nios II с использованием среды SOPC Builder и получения навыков разработки программного обеспечения в среде Nios II IDE.

Основные теоретические положения.

Soft-ядро процессора Nios II встраивается в FPGA семейств Cyclone, Arria, Stratix и HardCopy компании «Altera» и представляет собой конвейерный RISC-процессор. Наряду с процессором Nios II в системе могут быть использованы периферийные модули (например, порты ввода-вывода, модули интерфейсов USB, SRAM, SPI, I2C, таймер и др.), а также блоки памяти для хранения кода программы и данных. При этом применяются только те компоненты, которые необходимы для реализации функций проектируемой системы. Компоненты СнК объединяются с помощью специально разработанной шины Avalon, к ней же подключаются и внешние устройства.

Интеграция СнК на базе процессора Nios II выполняется с использованием программного пакета SOPC Builder. Он обеспечивает конфигурирование и подключение компонентов посредством шины Avalon в единую СнК, результатом проектирования является VHDL-проект СнК, пригодный для последующего использования в САПР Quartus II в качестве отдельного модуля.

Задание на работу.

Разработать программно-аппаратную систему, состоящую из ядра процессора Nios II, памяти и блока ввода-вывода (рис. 1) и реализующую функцию в соответствии с индивидуальным заданием.




Рис. 1 Структура разрабатываемой системы на кристалле

Выполнить имплементацию проекта СнК в ПЛИС отладочной платы Terasic SoCKit. Для отображения результатов работы системы использовать светодиодные индикаторы, расположенные на плате.

Релизовать систему, управляющую перемещением светящегося сегмента по четырём семисегментным индикаторам.

Выполнение работы.

Этап 1. Создание проекта в САПР Quartus II

При создании проекта использовалась последовательность действий, приведенная в предыдущей лабораторной работе в пунктах 1-3 этапа.

Этап 2. Конфигурирование аппаратных модулей СнК

В пакете конфигурации NIOS II - SOPC Builder, были указаны параметры тактового сигнала (50 МГц), а также сконфигурировано оптимизированное по площади, но ограниченное по функциональным возможностям soft-ядро процессора - Nios II/e (Economy), а также RAM-память.

На следующем шаге были определены такие параметры порта вводавывода, как разрядность (4 бита), направление (output), значения после сброса и возможность побитового обращения к выходному регистру, через который будут выводиться данные на светоизлучающие диоды.

Далее была определена форма взаимодействия этих компонентов в системе: назначен базовый адрес для каждого ведомого компонента и приоритеты прерываний, определены адреса векторов прерываний и исключений (см. Рисунок).

После генерации в папке проекта появилась директория «sopc_builder» с автоматически сгенерированным HDL-кодом (RTL-описание проекта Nios II).

Этап 3. Конфигурирование системы на кристалле ПЛИС

На рисунке виден результат конфигурирования системы, а также адресную карту, состоящую из диапазона адресов ядра процессора, jtag_uart интерфейса, ROM-памяти и портов ввода/вывода.




Рис. 2 - Результат конфигурирования системы.

Этап 4. Разработка программного обеспечения

Программа управляет выводом сигнала на блок светодиодной индикации учебного стенда, создавая бегущий сигнал горящего индикатора по кругу. Это внешние СнК двоичного реализуется выведением на выводы слова, содержащего одну единицу, и реализацией логического сдвига этого слова с определённой задержкой. Ниже представлен реализованной листинг программы.

```
Листинг 1.
#include "sys/alt_stdio.h"
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include <unistd.h>
int main()
{
   alt_putstr("Hello from Nios II!\n");
```

```
while (1)
             IOWR_ALTERA_AVALON_PIO_DATA(PIO_0_BASE, data_led);
             usleep(500000);
             data led = data led << 1;</pre>
             if(data_led == 0x10)
                       data_led = 0x01;
   }
   return 0;
}
                                                          Top View - Wire Bond
                                                    Cyclone V - 5CSXFC6D6F31C8ES
     X Named: *
                       ✓ «» Edit: «
                                                                                                                Filter: Pins: all
                                 Direction
                                                              I/O Bank
                                                                            VREF Group
                                                                                                        I/O Standard
              Node Name
                                                Location
                                                                                         Fitter Location
                                            PIN_Y26
                                                                         B5B_N0
                                                                                       PIN_Y26
                                                                                                      2.5 V (default)
           dk_50
                              Input
                                                           5B
        out led[3]
out led[2]
out led[1]
out led[0]
                                                          3A
3A
                                                                         B3A_N0
B3A_N0
                                                                                       PIN_AD7
PIN_AE11
                                                                                                      2.5 V (default)
2.5 V (default)
                                            PIN_AD7
PIN_AE11
                              Output
                              Output
```

int data_led = 0x01;

/* Event loop never exits. */

Рис. 3 - Назначение входов и выходов проекта на контакты ПЛИС

B3A_N0

B3A_N0

PIN_AD10

PIN_AF10

2.5 V (default)

2.5 V (default)

ЗА

ЗА

PIN_AD10

PIN_AF10

Output

Output

Flow Status Successful - Sun Oct 24 12:32:40 2021 Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition lab_2 Revision Name Top-level Entity Name lab_2 Family Cyclone V 5CSXFC6D6F31C8ES Device Timing Models Preliminary Logic utilization (in ALMs) 714 / 41,910 (2%) Total registers 945 Total pins 6 / 499 (1%) Total virtual pins Total block memory bits 171,264 / 5,662,720 (3%) Total DSP Blocks 0/112(0%) Total HSSI RX PCSs 0/9(0%) Total HSSI PMA RX Deserializers 0/9(0%) Total HSSI PMA RX ATT Deserializers 0 0/9(0%) Total HSSI TX PCSs Total HSSI PMA TX Serializers 0/9(0%) 0/9(0%) Total HSSI PMA TX ATT Serializers Total PLLs 0/15(0%) Total DLLs 0/4(0%)

Рис. 4 - Оценка затрат на реализацию проекта




Рис. 5 - RTL-представление проекта




Рис. 6 - Расположение проекта в заданной ПЛИС

Выводы.

В ходе выполнения данной лабораторной работы были получены навыки процесса создания и конфигурирования системы на красталле (СнК) на базе процессора Nios II с использованием среды SOPC Builder и получения навыков разработки программного обеспечения в среде Nios II IDE.