

1. Architektura superskalárních procesorů a algoritmy zpracování instrukcí mimo pořadí, predikce skoků.

Amdahlovo pravidlo




Architektura	Vydávání instrukcí	Provádění instrukcí
Subskalární von Neumann	Sekvenční 0 až 1	Sekvenční Několik taktů
Skalární (řetězené)	Sekvenční 0 až 1	Paralelní CPI >1
Superskalární a VLIW	Paralelní 0 až <i>m</i>	Paralelní IPC < m
Vícejádrové s časovým MT	1 jádro	Z více vláken
Vícejádrové s časovým a prostorovým MT	Více jader	Z více vláken na každém jádru

Neřetězená (sub-skalární, μ-programovaná) CPU



• Řetězená (skalární) CPU




Zpracování instrukce se zde skládá z několika kroků:

- Ifetch načtení instrukce
- IDecode načtení registrových operandů, dekódování instrukce
- Execute provedení instrukce nebo výpočet adresy
- **Memory access** přístup do paměti cache (čtení/zápis)
- Write Back zápis výsledku do cílového registru

Paměťové konflikty vznikající při řetězení instrukcí:


- datová závislost
 - RAW (ReadAfterWrite) instrukce načítá nebo počítá s výsledkem generovaným dřívější instrukcí.
 - Nepravé konflikty WAR, WAW, problém pouze s přejmenováním registrů.
- řídicí závislost
 - o podmíněné a nepodmíněné skoky
- strukturní závislost
 - o dvě instrukce potřebují stejný výsledek

Superskalární procesor



Rozdělení komponent superskalárního procesoru:

- Front-end (IF a ID)
 - Načítá a dekóduje několik instrukcí najednou, počet se mění dynamicky.
- Back-end (EX, MA, WB)
 - Provádí a ukládá výsledky několika instrukcí souběžně.
 - o Některé stupně jsou rozděleny na podstupně.



Rozdělení superskalárních procesorů:

- In-order
 - Instrukce opouštějí frontend podle pořadí v programu.
 - Jednoduchý HW.
- Out-of-order
 - Instrukce zpracovány mimo pořadí
 - Nepravé konflikty vyřešeny přejmenováním v HW.
 - o RAW vyřešeny čekáním rozpracovaných instrukcí.
 - Zápis výsledků v původním pořadí zajištěn pomocí seřazovací paměti (ROB)


Rysy superskalárních procesorů

- Paralelní řetězené linky Časový i prostorový paralelismus (paralelní načítání, dekódování, vydávání instrukcí do FJ, jejich paralelní provádění a dokončování).
- Přejmenování registrů v HW Odstraní konflikty WAR a WAW
- Dynamické plánování instrukcí out-of-order Po dekódování čekají instrukce na své operandy, které se tvoří. Jakmile jsou operandy připraveny, spustí se operace.
 Instrukce, včetně přístupů do paměti, jsou zpracovávány v jiném pořadí oproti pořadí v programu (OOO).
- **Seřazovací paměť** Stupeň WB pomocí ní zajišťuje ukládání výsledků v pořadí určeném zdrojovým kódem.
- **Spekulativní zpracování instrukcí** Spekulace, že skok dopadne podle predikce nebo že dopředu načtená data se již nezmění.

Dynamické plánování instrukcí

Instrukce jsou vydávány do FJ a prováděny mimo pořadí v programu, pokud mezi nimi nejsou konflikty a FJ jsou volné.

- Scoreboarding (Thorntonův algoritmus) Registruje všechny konflikty (RAW, WAW, WAR) v tabulce rozpracovaných instrukcí a udržuje jejich skóre (SB). SB vydá instrukce dál jen když nejsou v konfliktu s ostatními instrukcemi v SB. Přejmenování registrů neprobíhá.
 - stav instrukce (vydána do FJ, operandy načteny, hotová)
 - · funkční jednotka FJ busy?
 - operace FJ
 - dst (adresa cílového registru)
 - src1 (adresa zdrojového reg. 1)
 - bit **V1** (operand 1 platný?)
 - src2 (adresa zdrojového reg. 2)
 - bit V2 (operand 2 platný?)




2. **Reservační stanice** (Tomasulův algoritmus) Konflikty WAW a WAR se řeší přejmenováním. Rezervační stanice RS (bufery) umožňují odložit čekající instrukce a pracovat dopředu na dalších - tím řeší RAW. Rezervační stanice centrální (instruction window) nebo individuální u FJ či skupinové pro skupiny FJ.

busy bit

operace

ready bit





Formát instrukcí v RS(i):

src1 (hodnota, tag1, valid bit V1)


src2 (hodnota, tag2, valid bit V2)


dst (adresa cíl. reg., tag)

I Příklad 2: Tomasulo algoritmus



Rezervační stanice - přejmenování registrů příznakem (tag) odstraní nepravé konflikty.





- Do RS(i) se načítá tag cílového reg. a operandy nebo tagy zdrojových reg.
- Instance registru r1 existují v src políčkách v RS označených tagem1, tagem4 a tagem6,
- V RF existuje jen instance označená tagem6 (poslední přejmenování).

Predikce skoků

Predikce podmínky

- Statická lze určit za kompilace programu.
- Dynamická závisí na aktuálním běhu programu.

Dynamická predikce skoků

- Predikce podmínky skoku (jen u podmíněných skoků) 1-bitový prediktor, Al prediktory.
- Predikce cílové adresy Branch target buffer (BTB), Return Stack Buffer (RSB).

