

# Laboratorio di Fisica 3

Prof. D.Nicolo`, Prof. C.Roda

## **Esercitazione N. D3** **Macchina a Stati Finiti: semaforo**

Questa esercitazione prevede la progettazione ed implementazione di un circuito che gestisce un semaforo come applicazione del concetto di una macchina a stati finiti (FSM). Dopo aver costruito il circuito con i componenti fisici, si dovrà implementare la FSM attraverso l'utilizzo della ROM all'interno dell'Analog Discovery 2.

### **Alcune avvertenze:**

- A. Si raccomanda di eseguire un montaggio ordinato e pianificare lo spazio sulla basetta.
- B. Si raccomanda di collegare gli ingressi asincroni (preset e clear) dei FF alla tensione di alimentazione VCC, per evitare di avere reset o clear spuri.
- C. L'esercitazione prevede la costruzione autonoma di tabelle di verità e di circuiti elettrici: siate ordinati e sistematici, e indicate chiaramente nella relazione che cosa avete realizzato. Riportate sullo schema elettrico i numeri dei pin relativi agli integrati, accertandovi di aver fatto tutti i collegamenti comprese le alimentazioni (GND e VCC).

**Materiale a disposizione** - Consultare i data-sheet per le piedinature degli integrati.

- 2 Integrati 74LS74 – 2 FF di tipo D, 1 Integrato 74LS00 – 4 Porte NAND
- 1 Integrato 74LS08 – 4 Porte AND, 1 Integrato 74LS32 – 4 Porte OR
- 3 LED: verde, rosso, giallo; 1 switch 4 bit

### **Specifiche di funzionamento del semaforo**

Il semaforo deve avere due modalità di funzionamento: “ABILITATO” o “DISABILITATO”.

Nella modalità ABILITATO la sequenza degli stati, ripetuta ciclicamente, deve essere:

- LED verde acceso, LED verde e giallo accesi, LED rosso acceso

Nella modalità DISABILITATO la sequenza deve essere:

- LED giallo spento, LED giallo acceso

Tutti gli stati devono durare 1 impulso di clock.

La modalità di funzionamento viene determinata tramite un interruttore che genera il segnale di abilitazione (“E”=enable). Si può scegliere se il segnale E sia attivo alto oppure attivo basso, ma fare attenzione ad essere consistenti nella definizione e nella analisi.

**Si richiede di implementare il semaforo come una Macchina a stati finiti di Mealy (si noti che è possibile trovare una soluzione a tre stati).**

### **Procedimento per l'implementazione del semaforo con circuiti integrati:**

- a) Disegnare il diagramma a stati del circuito e le relative transizioni. Partite disegnando le transizioni per lo stato abilitato e poi completate il diagramma con le transizioni per lo stato disabilitato. Riportate il diagramma nella relazione
- b) Associate ai vari stati (S) la codifica in termini di bit, che saranno implementati nel registro costituito dai FF D (potete utilizzare fino a 4 bit) e definite se il segnale di Enable (E) è attivo alto o basso. Riportate nella relazione la vostra scelta e completate il diagramma di stato con le codifiche da voi scelte. Si noti che la scelta della codifica degli stati influisce sulla complessità della logica combinatoria di output.
- c) Scrivete la tabella di verità delle transizioni di stato e delle uscite in relazione allo stato dei FF e degli ingressi (E).
- d) Se necessario potete utilizzare le mappe di Karnaugh per aiutarvi a minimizzare la logica

combinatoria nel definire le funzioni logiche che rappresentano le transizioni:  $S_{n+1} = f(S_n, \text{ingressi})$  e le funzioni logiche che rappresentano le uscite  $Out_i = f(S_n, \text{ingressi})$ . Riportate tutta la vostra analisi nella relazione.


- Specificate come avete utilizzato gli stati “don’t care” e spiegate le vostre scelte.
- Costruite il circuito, utilizzando i circuiti integrati disponibili, un DIP-switch (vero non in SW) per il segnale di abilitazione ed i LED (veri). Generate il clock con un DIO dell'AD2 ed inviate al logic analyzer dell'AD2 sia il segnale di abilitazione sia le tre uscite V-G-R. Eseguite un filmato del circuito con un clock lento, da caricare sulla chat del gruppo per dimostrare il funzionamento.
- Osservate le uscite V-G-R a dei canali DIO dell'AD2 in static IO e verificate il funzionamento. Osservate i segnali nel logic analyzer e allegate alla relazione gli screenshot necessari alla dimostrazione del funzionamento del vostro circuito.

### (facoltativo) Circuito per riconoscere fronti negativi:

#### Specifiche di funzionamento

Si vuole realizzare una FSM che riceve uno stream di bit su una linea di ingresso (I) e che accende un LED tutte le volte che si presenta un fronte di discesa.

- Progettate la FSM con il modello Moore o Mealy descrivendo tutti passi seguiti per la progettazione e specificando il modello usato.
- Utilizzate uno dei segnali DIO per generare uno stream di dati random con frequenza 1kHz. Utilizzare un secondo segnale per generare il clock con frequenza 1 kHz (vedi figura sotto). Notare che il cambiamento del segnale è sul fronte negativo del segnale di clock.



- Realizzare con FF e porte logiche la FSM le macchine con i due modelli e confrontate le uscite spiegando la temporizzazione. Per visualizzare l'accensione del LED eventualmente diminuire la frequenza del clock.