

POLITECNICO

MILANO 1863

PROVA FINALE **PROGETTO DI RETI LOGICHE**

Prof. William Fornaciari

CORSO DI LAUREA IN INGEGNERIA INFORMATICA

Anno accademico: 2023/2024

Alessandro Del Fatti
Codice persona: 10790553


Consegna del 01/04/2024

1 Introduzione

Il sistema progettato ha come scopo quello di ricevere in ingresso dei valori interi positivi, valutare la loro attendibilità e generare, in modo coerente con il valore letto, un ulteriore valore numerico che possa descriverne la credibilità. Si pensi, ad esempio, ad un sistema che opera in questo modo:

1. Un sensore effettua una serie di misurazioni: sia K il numero di misurazioni effettuate.
2. Le K misurazioni vengono mantenute in delle celle di memoria. Sia W il contenuto di ciascuna cella di memoria rappresentante una misurazione.
3. Per ciascuna delle K misurazioni si vuole dire se il valore memorizzato è attendibile oppure no. Si considerano attendibili valori di $W > 0$ e non attendibili valori di $W = 0$.
4. Quindi, per ciascuna misurazione, si assegna un valore di credibilità C secondo queste regole:
 - (a) Se $W_i \neq 0$, il corrispondente valore di credibilità C_i sarà massimo, cioè $C_i = 31$
 - (b) Se $W_i = 0$, la misurazione è da considerarsi non valida. Si sostituisce quindi il valore di W_i con quello di W_{i-1} e si pone C_i a $C_{i-1} - 1$, se $C_{i-1} \geq 1$ altrimenti si pone $C_i = 0$. Se già il primo valore letto è nullo, cioè $W_0 = 0$, non si può «correggere» con la lettura precedente e si mantengono $W_0 = 0$ e $C_0 = 0$.

Il seguente schema esplicita in modo generale il principio di funzionamento del sistema e dove si colloca il componente progettato.




Un esempio di elaborazione, con valori numerici, che racchiude le casistiche di input descritte è il seguente:

Indirizzo	Valore pre-elaborazione	Valore post-elaborazione
ADD_1	0	0
ADD_2	0	0
ADD_3	192	192
ADD_4	0	31
ADD_5	0	192
ADD_6	0	30


Table 1: Situazione della memoria pre e post-elaborazione

Passo 1: Elaborazione del primo valore




Leggo 0 dalla memoria. Si tratta del primo valore letto, quindi non posso «correggerlo» con quello letto al passo precedente.

Passo 2: Elaborazione del secondo valore



Leggo 192 dalla memoria. Si tratta di un valore maggiore di 0, quindi lo considero attendibile e imposto al massimo il valore di credibilità $C = 31$.

Passo 3: Elaborazione del terzo valore



Leggo 0 dalla memoria. Non si tratta del primo valore letto, quindi non lo considero attendibile e riscrvo in memoria il valore di W letto al punto precedente, ma abbasso il livello di credibilità: $C = 30$.

I valori numerici di questo esempio sono coerenti con le specifiche: K , cioè il numero di letture che il componente deve effettuare, è esprimibile con 10 bit, W , il dato in memoria, è una parola da 8 bit e gli indirizzi di memoria sono da 16 bit.

2 Architettura




Figure 1: Schema a blocchi del componente progettato

Schema architetturale e degli stati della FSM. Per ogni componente breve descrizione e implementazione in VHDL.

3 Risultati sperimentali

Report timing e utilization di Vivado. Metodologia di testing ed elenco dei testbench.

4 Conclusioni

Cosa scrivo di bello qui????