

# EPO-3

## Extreme Winterslaap Interrupter Final report

Projectgroep A1

Technische Universiteit Delft



Alex Oudsen 4325494  
Elke Salzmann 4311450  
Kevin Hill 4287592  
Jeroen van Uffelen 4232690  
Joran Out 4331958  
Martin Geertjes 4324285  
Rens Hamburger 4292936  
Roy Blokker 4148894

# SAMENVATTING

Dit is het verslag van "EPO-3" van groep A1. Hierin is te vinden hoe het project is aangepakt en uitgewerkt. Het systeem dat is ontworpen lijkt op de Wake-up Light van het bedrijf Philips. De opstakels die overwonnen moesten worden zijn het ontvangen en verwerken van het DCF-77 signaal, het aansturen van het licht, het aansturen van het geluid en het aansturen van een LCD schermje. In het verslag is te vinden hoe al deze subsystemen zijn ontworpen en uitgewerkt.

# INHOUDSOPGAVE

<b>Samenvatting</b>	<b>ii</b>
<b>1 Introductie</b>	<b>1</b>
<b>2 Ontwerp specificatie</b>	<b>2</b>
<b>3 Systeem overzicht en ontwerp</b>	<b>3</b>
<b>4 DCF controller</b>	<b>5</b>
4.1 Inleiding . . . . .	5
4.2 Specificaties . . . . .	5
4.2.1 Ingangen . . . . .	5
4.2.2 Uitgangen . . . . .	5
4.3 Gedrag . . . . .	5
<b>5 Main controller</b>	<b>6</b>
5.1 Inleiding . . . . .	6
5.2 Specificaties . . . . .	6
5.2.1 Ingangen . . . . .	6
5.2.2 Uitgangen . . . . .	6
5.2.3 Gedrag . . . . .	7
5.3 Functionaliteit . . . . .	7
5.3.1 FSM . . . . .	7
5.3.2 VHDL code . . . . .	8
5.4 Testen . . . . .	8
5.5 Simulatie . . . . .	8
5.6 Resultaten . . . . .	8
5.6.1 Conclusie en discussie . . . . .	8
<b>6 Alarm</b>	<b>10</b>
6.1 Inleiding . . . . .	10
6.2 Specificaties . . . . .	10
6.2.1 Ingangen . . . . .	10
6.2.2 Uitgangen . . . . .	10
6.2.3 Gedrag . . . . .	10
6.3 Functionaliteit . . . . .	11
6.3.1 FSM . . . . .	11
6.3.2 Code . . . . .	12
6.4 Resultaten . . . . .	12
<b>7 LCD controller</b>	<b>14</b>
7.1 Inleiding . . . . .	14
7.2 Specificaties . . . . .	14
7.2.1 Ingangen . . . . .	14
7.2.2 Uitgangen . . . . .	14
7.2.3 Gedrag . . . . .	14
7.3 Functionaliteit . . . . .	14
7.3.1 FSM . . . . .	14
7.3.2 VHDL code . . . . .	14

7.4	Testen	14
7.5	Simulatie	14
7.6	Resultaten	14
7.6.1	Conclusie en discussie	14
<b>8</b>	<b>Results for total design</b>	<b>15</b>
<b>9</b>	<b>Plan voor het testen van de chip</b>	<b>16</b>
9.1	FPGA bord	16
9.2	Logic Analyzer	16
<b>10</b>	<b>Voortgang van het project</b>	<b>17</b>
10.1	Inleiding	17
10.2	Werkverdeling	17
10.2.1	Module opdracht	17
10.2.2	Wake-up light	17
10.3	Samenwerking binnen de groep	17
10.4	Afspraken binnen de groep	18
<b>11</b>	<b>Conclusie</b>	<b>19</b>
<b>A</b>	<b>VHDL code</b>	<b>20</b>
A.1	Top level entity	20
A.2	Behavioural VHDL code controller	20
A.3	Menu entity	21
A.4	Behavioural VHDL code menu	21
A.5	Memory	24
A.6	Behavioural VHDL memory	24
A.7	Entity buffer	25
A.8	Behavioural VHDL buffer	25
<b>B</b>	<b>VHDL code</b>	<b>27</b>
B.1	Testbench VHDL controller	27
B.2	Testbench VHDL menu	28
B.3	Testbench VHDL geheugen	29
B.4	Testbench VHDL buffer	30
<b>C</b>	<b>Simulatie resultaten</b>	<b>32</b>
C.1	Behavioral simulatie	32
C.2	Synthesize simulatie	33
C.3	Extracted simulatie	34
C.4	Timing	35
<b>D</b>	<b>VHDL code</b>	<b>36</b>
D.1	entity alarm-compare	36
D.2	Behavioural alarm-compare	36
D.3	Top entity alarm	37
D.4	Behavioural alarm	37
D.5	Entity alarm-counter	38
D.6	Behavioural alarm-counter	38
D.7	Entity alarm-pwm	39
D.8	Behavioural alarm-pwm	39
	<b>Bibliografie</b>	<b>41</b>

# 1

## INTRODUCTIE

Epo 3 staat in het teken van het ontwerpen van een chip. Wat voor product er ontworpen gaat worden ligt aan de projectgroep. Het bedenken van het ontwerp is de eerste stap in het ontwerpproces, bij deze stap moet er al rekening gehouden met de randvoorwaarden die aan het project gesteld worden, zoals het aantal beschikbare transistoren op de chip.

Er is besloten om een wake-up light te maken. De belangrijkste functie is dat het licht 15 minuten voor de alarmtijd langzaam aan begint te gaan, totdat de lamp op de alarmtijd op volle sterkte brandt. Daarnaast zullen er nog een paar functies toegevoegd worden. Het DCF-sigitaal zal opgevangen worden voor de actuele datum en tijd, dit zal op een LCD-scherm worden laten zien. Door middel van vijf knoppen kan de wekker bediend worden. De alarmtijd kan ingesteld worden en de gebruiker kan aangeven of het licht en geluid aan moeten gaan als de gebruiker gewekt wil worden. Op de LCD zal ook te zien zijn of er iets aangepast wordt. De ingangs- en uitgangssignalen en het gedrag moeten geformuleerd worden als specificaties.

Er wordt structuur aangebracht in het systeem door het systeem op te delen in een paar grote blokken, deze blokken kunnen dan over de acht projectleden verdeeld worden. Allereerst moeten er van de afzonderlijke subsystemen specificaties opgesteld worden, zodat de blokken op elkaar afgestemd kunnen worden. Vervolgens moet van elk blok één of meer FSM's gemaakt worden waarna er een code geschreven kan worden. De geschreven code moet gesimuleerd en gesynthetiseerd worden. Als aan het eind van het project van het hele systeem een lay-out gemaakt is, kan het systeem op een chip gezet worden.

# 2

## ONTWERP SPECIFICATIE

Het systeem moet aan verschillende specificaties voldoen. Zo zal het een algemene reset moeten bevatten. Als gevolg van het indrukken van de resetknop zullen alle opgeslagen waarden en counters op 'nul' worden gezet. Ook zullen alle signalen 'active high' moeten zijn. De tijd, die intern wordt bijgehouden, zal worden gesynchroniseerd met een zogenaamd DCF signaal.

De wekker zal bediend worden door middel van een menu. Dit menu wordt aangestuurd op basis van 4 knoppen. In dit menu moet de wekkertijd ingesteld worden. Ook moet de wekker en het wekkergeluid aan en uit gezet kunnen worden. Een vijfde knop is de uitknop voor als de wekker gaat en uitgezet moet worden.

De visualisatie van dit menu zal op een LCD weergegeven worden. Als men zich niet in het menu bevindt, zal men alle data verdeeld over het scherm zien. Deze data bestaat uit de actuele tijd, de wekkertijd, de datum en de weekdag. Daarnaast zal op het LCD-scherm weergegeven worden of de wekker en het geluid aan staan. Met het knipperen van scheidingstekens tussen uren en minuten zal het passeren van seconden aangegeven worden.

Het systeem zal de volgende ingangen hebben:

- DCF-signaal
- 36kHz klok
- Reset-knop
- 4 menu-knoppen
- 1 uit-knop

Onze chip zal over de volgende uitgangen beschikken:

- LED, 1 bit om de led aan te sturen
- Sound, 1 bit om de buzzer aan te sturen
- LCD, een 8 bits vector om het scherm aan te sturen
- DCF\_debug, bit om aan te geven of er een DCF-signaal ontvangen wordt.


# 3

## SYSTEEM OVERZICHT EN ONTWERP

Het systeem is opgedeeld in vier blokken:

- De DCF controller
- De main controller
- Het alarm
- De LCD controller

In figuur 3.1 is te zien welke ingangs- en uitgangssignalen het systeem in en uit gaan en hoe de blokken elkaar aansturen.



Figuur 3.1: Blokdiagram van het gehele systeem

De DCF controller vangt het DCF signaal op en zet het om naar een bitvector met datum, uren en minuten. En er wordt een kloksignaal van 1 Hz gegenereerd. Mocht het DCF-signaal tijdelijk niet goed opgevangen kunnen worden, kan een intern register de tijd door blijven geven en er gaat een ledje branden om aan te geven dat de chip geen DCF-signaal meer ontvangt. Dit register wordt dan weer gesynchroniseerd als het signaal weer opgevangen wordt.

De main controller bestuurt het hele systeem. De alarmtijd kan ingesteld worden en de alarmtijd wordt met de actuele tijd vergeleken, zodat het alarmblok weet wanneer het alarm aan moet gaan. Met knoppen kan het menu

bestuurd worden.

In het alarmblok wordt eerst de vijftien minuten van de wekkertijd afgetrokken. De ingestelde tijd is namelijk de tijd waarop het geluid aan moet gaan, de lamp moet al een kwartier eerder beginnen met branden. Daarnaast zorgt het alarm ervoor dat een PWM-sigitaal gegenereerd wordt wat naar een LED gaat.

De LCD controller zorgt dat de datum, tijd, ingestelde alarmtijd en de veranderingen in het menu op de LCD zichtbaar zijn. Er wordt een LCD scherm gebruikt waar de pixels afzonderlijk van elkaar aangestuurd worden. Tussen de chip en het scherm zit nog een microcontroller, waarin de karakters zijn opgeslagen, dit zou namelijk te groot zijn om op de chip te regelen.



# 4

## DCF CONTROLLER

### 4.1. INLEIDING

De basis van onze wekker wordt gelegd door een klok. Uit het onderdeel, genaamd DCF-controller, komt verschillende data, als de tijd, de datum en het weeknummer. Van de tijd uitgang wordt verwacht dat deze gesynchroniseerd met het DCF-sigitaal is, maar mocht het sigitaal uitvallen moet de tijd door blijven tellen.

### 4.2. SPECIFICATIES

#### 4.2.1. INGANGEN

Dit onderdeel maakt gebruik van de volgende ingangen:

- Reset, standaard input.
- Klok, standaard input.
- DCF, sigitaal van 'logische' pulsen.

#### 4.2.2. UITGANGEN

Dit onderdeel heeft de volgende uitgangen:

- Uren, een binaire vector van 6 bits.
- minuten, een binaire vector van 7 bits.
- clk, een clk die elke seconde een puls geeft.
- debug\_led, een sigitaal dat een logische 1 doorgeeft zodra er een dcf sigitaal wordt ontvangen.

### 4.3. GEDRAG

Een van de eigenschappen van deze klok zal zijn dat hij gesynchroniseerd wordt met een zogenaamd DCF-sigitaal. Dit is een sigitaal dat in Duitsland verzonden wordt en allerlei informatie bevat, als de actuele tijd en de datum. Wij zullen meerdere van deze elementen gebruiken in onze wekker. Al deze data wordt verzonden door middel van een pulssigitaal. Vanuit Duitsland wordt elke seconde een puls van 100 of 200 ms verstuurd, zodat respectievelijk een 0-bit en een 1-bit doorgegeven wordt. Dit resulteert in een totaal van 59 bits, gevolgd door een seconde 'rust', dat elke minuut opnieuw verzonden wordt. De uren en minuten van dit sigitaal zullen gebruikt worden om de tijd van een interne klok bij te werken. Daarnaast zal de dag van de week, de dag van de maand, de maand en het jaar doorgegeven naar de andere onderdelen van de wekker doorgegeven.

# 5

## MAIN CONTROLLER

### 5.1. INLEIDING

De main controller bevat de interface van de wekker. Deze zorgt er voor dat een wekker ingesteld kan worden, aangepast kan worden en uitgezet kan worden. Belangrijk aan elke interface is dat deze gebruiksvriendelijk is. Dit kan onder andere bereikt worden door een optimum voor het aantal knoppen te bepalen. Te veel knoppen, en de gebruiker weet niet welke knop wat doet, te weinig knoppen, en de gebruiker moet navigeren door een nodeloos ingewikkeld menu.

Daarnaast is er nog een beperkende factor: het aantal pinnen op de chip.

Al deze informatie samengenomen is besloten dat 4 knoppen voor de interface het meest gebruiksvriendelijke resultaat oplevert. Daarnaast is er nog een knop die slechts gebruikt wordt om een afgaand alarm uit te zetten.

De controller stuurt een hoop dingen aan, en van te voren was al geanticipeerd dat dit hierdoor een van de grootste onderdelen op de chip zou kunnen worden.

### 5.2. SPECIFICATIES

#### 5.2.1. INGANGEN

- Klok, dit is een standaard input;
- Reset, ook dit is een standaard input;
- Knoppen, dit zijn de 4 knoppen die (nadat ze gebufferd zijn) onderdeel zijn van de interface.
  - knoppen[0] = menu
  - knoppen[1] = set
  - knoppen[2] = up
  - knoppen[3] = down

#### 5.2.2. UITGANGEN

- Wekker, dit is de tijd dat de wekker af moet gaan en de wekkerdata, dus of het licht en geluid aan staan, en of de wekker überhaupt aanstaat;
- Menu-state, dit is de staat in welke de FSM zich op het moment bevindt. Deze informatie wordt doorgevoerd naar het LCD-scherm om zo te kunnen zien waar in het menu men zit.

In tabel 5.1 wat voor informatie te vinden is in de uitgangen van de controller.

Tabel 5.1: Uitgangen van de controller

Uitgang	Informatie over wat in de uitgang te vinden is
wekker	De huidige info over de wekker instellingen uit geheugen wekker[5 down to 0] daarin staan de minuten wekker[10 down to 6] daarin staan de uren wekker[11] geluid bit wekker[12] led bit wekker[13] wekker bit (Of de wekker uberhaupt aan is of niet)
menu	Deze geeft door aan de in welke state we zitten aan de lcd module 000 : Het normale scherm weergeven met alarm en wekkertijd weergave state: Rust, Wekkertijd 001 : Uren aanpassen 010 : Minuten aanpassen 011 : Led aanpassen 100 : Geluid aanpassen

### 5.2.3. GEDRAG

Om te beginnen moet de tijd waarop de wekker af moet gaan ingesteld kunnen worden. Dit wordt gedaan door eerst de huidige wekkertijd weer te geven, vervolgens het uur waarop gewekt moet worden te wijzigen en daarna de minuut. Hierna wordt de huidige tijd weer weergegeven.

Daarnaast is een vereiste dat de led uitgezet moet kunnen worden. Afhankelijk van een instelling moet het wake-up-light gedeelte wel of niet aangaan. Hetzelfde geldt voor het geluid.

Dit alles moet zo gebruiksvriendelijk mogelijk gebeuren.

## 5.3. FUNCTIONALITEIT

### 5.3.1. FSM

In fig. 5.1 staat de gemaakte fsm en in tabel 5.2 staan de uitgangen per state gespecificeerd.

Rust, Reset	enable = '0' wekker=wekdata menu= "000"
Wekker toggle	enable = '1' wekker[12 down to 0]=wekdata[12 down to 0] wekker[13]= niet wekdata[13] menu = "000"
Wekkertijd	enable = '0' wekker=wekdata menu = "000"
Led	enable = '0' wekker=wekdata menu = "011"
Led toggle	enable = '1' wekker[11 down to 0]=wekdata[11 down to 0] wekker[12] = niet wekdata[12] wekker[13] = wekdata[13] menu = "011"
Geluid	enable = '0' wekker=wekdata menu = "100"
Geluid toggle	enable = '1' wekker[10 down to 0]=wekdata[10 down to 0] wekker[11] = niet wekdata[11] wekker[13 down to 12] = wekdata[13 down to 12] menu = "100"

Tijd uren	enable ='0' wekker=wekdata menu = "001"
Uren plus	enable ='1' wekker=wekdata+1 menu = "001"
Uren min	enable ='1' wekker=wekdata-1 menu = "001"
Tijd minuten	enable ='0' wekker=wekdata menu = "010"
Minuten plus	enable ='1' wekker=wekdata+1 menu = "010"
Minuten min	enable ='1' wekker=wekdata-1 menu = "010"

Tabel 5.2: Uitgangen binnen de state van de controller

### 5.3.2. VHDL CODE

De code voor de controller van de wekker is te vinden in appendix A. Voor de overzicht en het modular opbouwen is de code in vier blokken geschreven.

- De top entity met de port map. Deze is te vinden in appendices A.1 en A.2.
- Het menu, hierin zit de echte logica verwerkt. Deze is te vinden in appendices A.3 en A.4.
- Het gebruikte geheugen element voor de opslag van 14 bits, te vinden in appendices A.5 en A.6.
- De gebruikte buffer is te vinden in appendices A.7 en A.8. De buffer regelt het ingangssignaal, en zorgt ervoor dat er maar 1 klokperiode lang een hoog signaal gelezen word.

Voor het testen van de code zijn er testbenches gemaakt welke te vind zijn in appendices B.1 tot B.4.

## 5.4. TESTEN

Om zeker te zijn dat alles goed werkt worden er drie verschillende testen uitgevoerd. De eerste is op behavioural niveau. Hier wordt getest of de basis van de code werkt zoals verwacht. Na een goed geslaagd resultaat kan de code worden gesynthetiseerd, en deze gesynthetiseerde code worden gesimuleerd. Als er geen fouten optreden kan het ontwerp gemaakt worden, daarna geextraheerd en nogmaals getest worden. De testen worden uitgevoerd met behulp van *Modelsim*.

## 5.5. SIMULATIE


De resultaten van de simulatie staan in appendix C. De testbench is te lang om in een keer weer te geven daarom is deze op geknipt in vier stukken. De testbench die gemaakt is voor de simulatie staat in appendix B.1

## 5.6. RESULTATEN

Van fig. C.1 tot en met fig. C.12 is te zien dat iedere simulatie tot hetzelfde resultaat leid en daarmee succesvol is. De minimale klokperiode kan afgelezen worden aan de hand van fig. C.13. Hieruit is op te maken dat deze 60ns is.

### 5.6.1. CONCLUSIE EN DISCUSSIE

De controller werkt op alle gesimuleerde niveau's naar verwachting. De minimale klok periode bedraagt 60ns om gliches te voorkomen bij het optellen en aftrekken van uren en minuten. De controller maakt op dit moment gebruik van 9088 transistoren waarvan er voor de daadwerkelijke schakelingen slechts 2914 worden gebruikt. De controller maakt op dit moment nog gebruik van het binaire telsysteem (dat gebruik maakt van machten van 2), er bleek echter dat voor de lcd scherm BCD veel beter werkt. Dit moet nog worden geïmplementeerd. Vlak



Figuur 5.1: FSM diagramma van de menu

nadat het inputbuffer gemaakt was kwam men er achter dat in plaats van een buffer ook de rising\_edge functie gebruikt had kunnen worden.

# 6

## ALARM

### 6.1. INLEIDING

In de alarm module wordt een led aangestuurd, die 15 minuten voor de ingestelde tijd in de main controller begint met branden en steeds feller wordt naarmate de tijd verstrijkt. Als de huidige tijd gelijk is aan de ingestelde tijd brandt de led op z'n felst en gaat er een geluid af, totdat er een knop wordt ingedrukt.

### 6.2. SPECIFICATIES

#### 6.2.1. INGANGEN

- Klok, standaard input.
- Reset, standaard input.
- Tijd-uur, huidige tijd in uren.
- Tijd-minuut, huidige tijd in minuten.
- Wekker-uur, uur ingesteld in de main controller.
- Wekker-min, minuten ingesteld in de main controller.
- Sec, seconde signaal gegenereerd in de DCF controller.
- Knop, alarm uitschakelen.

#### 6.2.2. UITGANGEN

- PWM-sigitaal, signaal om de led aan te sturen.
- Geluid, signaal om een geluid af te laten gaan.


#### 6.2.3. GEDRAG

Het alarm moet een bepaalde tijd voordat de wekker is ingesteld aangaan, nu gekozen voor 15 minuten. Er wordt 15 minuten van de ingestelde tijd afgetrokken. Zodra die tijd gelijk is aan de huidige tijd komt er een signaal (licht) aan bij het gedeelte wat voor een pwm signaal zorgt. In dat gedeelte wordt een pwm signaal gegenereerd dat elke 15 seconde breder wordt. Dit wordt gedaan door in een counter 15 seconde te tellen. Elke 15 seconde wordt de variable "length" kleiner. Deze begon op 64 en wordt vergeleken met een andere counter die elke klokflank telt, tot 64. Als de counter groter of gelijk is aan "length" dan is het pwm-sigitaal hoog. Als 15 minuten zijn verstreken na het aangaan van de led, dus de ingestelde tijd is gelijk aan de huidige tijd, brandt de led op z'n felst. Ook zal dan een "geluid" signaal naar '1' gaan. Dit blijft zo totdat de knop wordt ingedrukt of alles wordt gereset.


## 6.3. FUNCTIONALITEIT

### 6.3.1. FSM


FSM van “alarm-compare”, het gedeelte waar de tijd vergeleken wordt met de ingestelde wekker tijd.



FSM van “alarm-counter”, hier wordt de lengte van het PWM signaal berekend.



FSM van “alarm-pwm”, hier wordt het pwm signaal gegenereerd wat de led aanstuurt.



### 6.3.2. CODE

De code voor het alarm is opgedeeld in 3 stukken:


- alarm-compare
- alarm-counter
- alarm-pwm

Alarm-counter en alarm-pwm zijn onderdeel van een top entity, alarm. Omdat het nog niet zeker is waar alarm-compare geplaatst gaat worden op de chip is die daar niet bij inbegrepen. De code voor het alarm is te vinden in appendix D.


- De entity en behavioural van alarm compare is te vinden in appendices D.1 en D.2.
- De top entity en port map van alarm is te vinden in appendices D.3 en D.4.
- De entity en behavioural van alarm-counter is te vinden in appendices D.5 en D.6.
- De entity en behavioural van alarm-pwm is te vinden in appendices D.7 en D.8.

## 6.4. RESULTATEN



Alle onderdelen werken in de simulaties. Zowel de simulatie van de behaviour als van de extracted vhdl. Onderstaande afbeeldingen zijn de resultaten van de simulaties, eerst die van de behaviour daarna van de extracted. De eerste 2 afbeeldingen zijn van “alarm-compare”, de andere 2 van “alarm-pwm”.







Te zien is in de 2 afbeeldingen hier boven dat wanneer de huidige tijd (tijd\_uur en tijd\_min) gelijk is aan de wekker tijd (wekker\_uur en wekker\_min) minus 15 minuten, dan gaat het signaal licht naar '1'. Als de huidige tijd gelijk is aan de wekker tijd, gaat ook het geluid signaal naar '1'. Ook is te zien dat wanneer de knop (in de simulatie stop\_alarm) naar '1' gaat het licht en/of geluid weer naar '0' gaat.



Bovenstaande 2 afbeeldingen laten zien dat op het moment dat er 15 seconde zijn verstreken het pwm-signaal breder wordt.

# 7

## LCD CONTROLLER

### 7.1. INLEIDING

### 7.2. SPECIFICATIES

#### 7.2.1. INGANGEN

- Klok, dit is een standaard input;
- Reset, ook dit is een standaard input;
- Menu vanaf de main controller;
- Tijd en datum vanaf de DCF controller;
- Wektijd vanaf de main controller;

#### 7.2.2. UITGANGEN

- Data, dit is een lijn voor het versturen van de x en y coördinaten naar het LCD scherm;
- SCK, is een klok. Werkt in combinatie met de data lijn. Werkt als een soort spi;

#### 7.2.3. GEDRAG

### 7.3. FUNCTIONALITEIT

#### 7.3.1. FSM

#### 7.3.2. VHDL CODE

### 7.4. TESTEN

### 7.5. SIMULATIE

### 7.6. RESULTATEN

#### 7.6.1. CONCLUSIE EN DISCUSSIE

# 8

## RESULTS FOR TOTAL DESIGN

Er zijn nog geen subsystemen aan elkaar gekoppeld. Het testen met meer dan één blok is dus nog niet gebeurd.

# 9

## PLAN VOOR HET TESTEN VAN DE CHIP

Voor het testen zijn een aantal momenten in het proces waarop getest wordt. Zo wordt elk module getest in een simulatie in Modelsim. Hieruit kan opgemaakt worden wat het verwachte gedrag is. Maar een simulatie is niet alles. Daarom kan een module ook nog getest worden door middel van een FPGA te programmeren. De uiteindelijke chip zal getest worden met een logic analyzer en natuurlijk door te kijken of de chip de gewenste output geeft.

### 9.1. FPGA BORD

Het bord dat gebruikt kan worden is een Altera FPGA bord. Dit bord komt met eigen software genaamt Quartus. Deze software kan gebruikt worden om de gemaakte VHDL code om te zetten in een bitstream file en vervolgens het FPGA bord te programmeren. Door de VHDL code op een FPGA te programmeren kan worden geverifieerd of de code het gedrag vertoont wat verwacht wordt. Door simulatie is dit namelijk niet altijd helemaal te zien. Mocht op de FPGA een fout ontdekt worden, dan zal de code hierop aangepast worden en zal de code opnieuw gesimuleerd worden.

### 9.2. LOGIC ANALYZER

De gemaakte chip zal in Q4 worden getest. De chip zal eerst op een logic analyzer worden aangesloten. De analyzer die gebruikt zal worden is een LA-5580.

# 10

## VOORTGANG VAN HET PROJECT

### 10.1. INLEIDING

Bij dit project zijn er vaak weinig resultaten, totdat het bijna afgelopen is. Dit is een van de redenen dat voor een wake-up light gekozen is. Een wekker zelf is relatief makkelijk te maken. Er zijn echter ook een hele hoop extra features die in een wekker geïmplementeerd kunnen worden. Op deze manier is dus een werkend resultaat relatief snel geproduceerd, en kunnen daarna naar gelang extra toepassingen toegevoegd worden. Dit is goed voor het moreel in de groep, aangezien een werkend product al heel snel gerealiseerd is. Hierdoor is er ook meer aansporing om meer toepassingen te implementeren, omdat er al een werkend geheel is. In het ergste geval is er geen extra feature. Daarnaast, als uiteindelijk bleek dat de planning te krap was, kunnen er features geschrapt worden, en is er nog steeds een werkend product. Onder andere dit maakt een wake-up light zeer aantrekkelijk om te maken.

### 10.2. WERKVERDELING

#### 10.2.1. MODULE OPDRACHT

De eerste twee weken werd er gewerkt aan een module-opdracht, dit bereide iedereen voor op de echte opdracht. De module-opdracht was vergelijkbaar met de uiteindelijke opdracht, alleen veel kleiner en het onderwerp was anders. De module-opdracht werd in tweetallen voltooid. De onderdelen die gemaakt werden zijn:

- Een ALU
- Een SRAM-module
- Een FIFO-module
- Een SPI-interface

Deze zijn allen ter voorbereiding op de grote opdracht. Deze opdrachten zijn in 2 weken tijd voltooid. Daarnaast heeft elk tweetal de specificaties voor een ander groepje opgesteld, zodat ook hierin ervaring opgedaan zou worden. Dit is nodig aangezien voor de grote opdracht zelf de specificaties opgesteld moesten worden.

#### 10.2.2. WAKE-UP LIGHT

Zodra vastgesteld was wat de grote opdracht zou worden zijn eerst precieze specificaties opgesteld. Dit was nodig zodat het duidelijk was wat er gedaan moest worden. Vervolgens zijn de taken zo snel mogelijk verdeeld door de wake-up light in blokken te verdelen. Van deze blokken werden eerst de specificaties bepaald, zodat er geen communicatieproblemen zouden ontstaan tussen de blokken. Uiteindelijk zijn er 4 hoofdblokken ontstaan, wat goed uitkwam, aangezien dit betekende dat er weer 4 tweetallen nodig waren per blok.

Deze blokken werden vervolgens door de tweetallen apart gemaakt, en waar de specificaties niet duidelijk genoeg waren, of onhandig gedefinieerd, werden deze aangepast.

### 10.3. SAMENWERKING BINNEN DE GROEP

5 weken is een zeer korte tijd om mensen te leren kennen. Het merendeel van de samenwerking verliep goed, dit onderdeel zal uitgebreid worden in de loop van de komende 5 weken.

**10.4. AFSPRAKEN BINNEN DE GROEP**

Afspraken binnen de groep verliepen soepel. De enkele keer dat dit niet gebeurde was hier een goede reden voor. Zo gebeurde het dat op de dag van een presentatie bleek dat een van de leden ziek was. Andere leden sprongen in en zo kwam de presentatie toch nog tot een goed einde.

# 11

## CONCLUSIE

Alle onderdelen zijn in theorie nu klaar. Individueel zijn ze via *Modelsim* getest en goed bevonden. De onderlinge signalen zijn zo veel mogelijk op elkaar afgestemd. De onderdelen voldoen samen aan de specificaties die eerder gesteld zijn. Echter in de praktijk zullen de onderdelen nog niet feilloos met elkaar samenwerken. Hiervoor zal er meer meer getest worden, bijvoorbeeld op een FPGA bord en een logic analyzer.



## VHDL CODE VAN DE CONTROLLER

### A.1. TOP LEVEL ENTITY

```
1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
3
4 entity controller is
5     port (clk      :in    std_logic;
6           reset    :in    std_logic;
7           knoppen  :in    std_logic_vector(3 downto 0);
8           wekker   :out   std_logic_vector(13 downto 0);
9           menu_state :out  std_logic_vector(2 downto 0));
10 end controller;
```

### A.2. BEHAVIOURAL VHDL CODE CONTROLLER

```
1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
3
4 architecture behaviour of controller is
5     component menu is                                -- Het blok waar het mooie en slimmen
6         port (clk      :in    std_logic;
7               reset    :in    std_logic;
8               knoppen  :in    std_logic_vector(3 downto 0);
9               wekdata   :in    std_logic_vector(13 downto 0);
10              enable    :out   std_logic;
11              wekker    :out   std_logic_vector(13 downto 0);
12              menu_signal :out  std_logic_vector(2 downto 0));
13     end component menu;
14
15     component geheugen is                            -- 14 bit opslag
16         port (clk      :in    std_logic;
17               reset    :in    std_logic;
18               enable   :in    std_logic;
19               wek_in   :in    std_logic_vector(13 downto 0);
20               wek_out  :out   std_logic_vector(13 downto 0));
21     end component geheugen;
22
23
24     component buff is                                --De buffer die speciaal gemaakt is voor de menu
25         port (clk      :in    std_logic;
26               reset    :in    std_logic;
27               knoppen  :in    std_logic_vector(3 downto 0);
28               knopjes  :out   std_logic_vector(3 downto 0));
29     end component buff;
30
31     signal knoppen_buff : std_logic_vector(3 downto 0);
32     --signal menu_state  : std_logic_vector(2 downto 0);
```



```

33 signal wekdata_men, wekker_men : std_logic_vector(13 downto 0);
34 signal write_enable : std_logic;
35
36 begin
37 buffer_portmap : buff port map (clk, reset, knoppen, knoppen_buff);
38 menu_portmap : menu port map (clk, reset, knoppen_buff, wekdata_men, write_enable, wekker_men,
    menu_state);
39 memory_portmap : geheugen port map (clk, reset, write_enable, wekker_men, wekdata_men);
40 wekker <= wekdata_men;
41
42 end behaviour;

```

### A.3. MENU ENTITY

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3  use IEEE.Numeric_Std.all;
4
5  entity menu is
6      port (clk          :in  std_logic;
7            reset        :in  std_logic;
8            knoppen      :in  std_logic_vector(3 downto 0);
9            wekdata      :in  std_logic_vector(13 downto 0);
10           enable        :out  std_logic;
11           wekker        :out  std_logic_vector(13 downto 0);
12           menu_signal   :out  std_logic_vector(2 downto 0));
13 end menu;

```

### A.4. BEHAVIOURAL VHDL CODE MENU

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3  use IEEE.numeric_Std.all;
4
5  architecture behaviour of menu is
6  type fsm_states is (rust, wekkertijd, led, led_toggle, geluid, geluid_toggle, wekker_toggle,
    uren_set, uren_plus, uren_min, minuten_set, minuten_plus, minuten_min);
7  signal state, new_state : fsm_states;
8  signal uren_tmp : std_logic_vector(4 downto 0);
9  signal minuten_tmp : std_logic_vector(5 downto 0);
10 begin
11     assign : process(clk, reset) --Daadwerkelijk alles toekennen
12     begin
13         if rising_edge(clk) then
14             if reset = '0' then
15                 state <= new_state;
16             else
17                 state <= rust;
18             end if;
19         end if;
20     end process assign;
21
22     actie_uitvoeren : process(knoppen, wekdata, clk, reset, state) --Voer acties uit
23     begin
24         case state is
25             when rust =>
26                 enable <= '0';
27                 wekker <= wekdata;
28                 menu_signal <= "000";
29
30             when wekker_toggle =>
31                 enable <= '1';
32                 wekker(12 downto 0) <= wekdata(12 downto 0);
33                 wekker(13) <= not wekdata(13);
34                 menu_signal <= "000";
35
36             when wekkertijd =>
37                 enable <= '0';
38                 wekker <= wekdata;
39                 menu_signal <= "000";

```

```

40
41     when led =>
42         enable <= '0';
43         wekker <= wekdata;
44         menu_signal <= "011";
45
46     when led_toggle =>
47         enable <= '1';
48         wekker(11 downto 0) <= wekdata(11 downto 0);
49         wekker(12) <= not wekdata(12);
50         wekker(13) <= wekdata(13);
51         menu_signal <= "011";
52
53     when geluid =>
54         enable <= '0';
55         wekker <= wekdata;
56         menu_signal <= "100";
57
58     when geluid_toggle =>
59         enable <= '1';
60         wekker(10 downto 0) <= wekdata(10 downto 0);
61         wekker(11) <= not wekdata(11);
62         wekker(13 downto 12) <= wekdata(13 downto 12);
63         menu_signal <= "100";
64
65     when uren_set =>
66         enable <= '0';
67         wekker <= wekdata;
68         menu_signal <= "001";
69
70     when uren_plus =>
71         enable <= '1';
72         menu_signal <= "101"; --let op dit is alleen gedaan voor testen
73         if (to_integer(unsigned(wekdata(10 downto 6)))) < 23 then
74             wekker(10 downto 6) <= std_logic_vector(to_unsigned(to_integer(unsigned(
75                 wekdata(10 downto 6))) + 1, 5));
76         else
77             wekker(10 downto 6) <= "00000";
78         end if;
79         wekker(13 downto 11) <= wekdata(13 downto 11);
80         wekker(5 downto 0) <= wekdata(5 downto 0);
81
82     when uren_min =>
83         enable <= '1';
84         menu_signal <= "110"; --let op dit is alleen gedaan voor testen
85         if (to_integer(unsigned(wekdata(10 downto 6)))) > 0 then
86             wekker(10 downto 6) <= std_logic_vector(to_unsigned(to_integer(unsigned(
87                 wekdata(10 downto 6))) - 1, 5));
88         else
89             wekker(10 downto 6) <= "10111";
90         end if;
91         wekker(13 downto 11) <= wekdata(13 downto 11);
92         wekker(5 downto 0) <= wekdata(5 downto 0);
93
94     when minuten_set =>
95         enable <= '0';
96         wekker <= wekdata;
97         menu_signal <= "010";
98
99     when minuten_plus =>
100         enable <= '1';
101         if (to_integer(unsigned(wekdata(5 downto 0)))) < 59 then
102             wekker(5 downto 0) <= std_logic_vector(to_unsigned(to_integer(unsigned(
103                 wekdata(5 downto 0))) + 1, 6));
104         else
105             wekker(5 downto 0) <= "000000";
106         end if;
107         menu_signal <= "111"; --let op dit is alleen gedaan voor testen
108         wekker(13 downto 6) <= wekdata(13 downto 6);
109
110     when minuten_min =>

```

```

108         enable <= '1';
109         if (to_integer(unsigned(wekdata(5 downto 0))) > 0 then
110             wekker(5 downto 0) <= std_logic_vector(to_unsigned(to_integer(unsigned(
111                 wekdata(5 downto 0))) - 1, 6));
112         else
113             wekker(5 downto 0) <= "111011";
114         end if;
115         menu_signal <= "111"; --let op dit is alleen gedaan voor testen
116         wekker(13 downto 6) <= wekdata(13 downto 6);
117     end case;
118 end process actie_uitvoeren;
119
120 next_state : process (knoppen, wekdata, clk, reset, state) -- Bepaal nieuwe state
121 begin
122     case state is
123     when rust =>
124         if knoppen(0) = '1' then
125             new_state <= wekkertijd;
126         elsif knoppen(1) = '1' then
127             new_state <= wekker_toggle;
128         else
129             new_state <= rust;
130         end if;
131
132     when wekker_toggle =>
133         new_state <= rust;
134
135     when wekkertijd =>
136         if knoppen(0) = '1' then
137             new_state <= rust;
138         elsif knoppen(2) = '1' then
139             new_state <= geluid;
140         elsif knoppen(3) = '1' then
141             new_state <= led;
142         elsif knoppen(1) = '1' then
143             new_state <= uren_set;
144         else
145             new_state <= wekkertijd;
146         end if;
147
148     when led =>
149         if knoppen(0) = '1' then
150             new_state <= rust;
151         elsif knoppen(2) = '1' then
152             new_state <= wekkertijd;
153         elsif knoppen(3) = '1' then
154             new_state <= geluid;
155         elsif knoppen(1) = '1' then
156             new_state <= led_toggle;
157         else
158             new_state <= led;
159         end if;
160
161     when led_toggle =>
162         new_state <= led;
163
164     when geluid =>
165         if knoppen(0) = '1' then
166             new_state <= rust;
167         elsif knoppen(2) = '1' then
168             new_state <= led;
169         elsif knoppen(3) = '1' then
170             new_state <= wekkertijd;
171         elsif knoppen(1) = '1' then
172             new_state <= geluid_toggle;
173         else
174             new_state <= geluid;
175         end if;
176
177     when geluid_toggle =>
178         new_state <= geluid;

```

```

178
179         when uren_set =>
180             if knoppen(0) = '1' then
181                 new_state <= rust;
182             elsif knoppen(2) = '1' then
183                 new_state <= uren_plus;
184             elsif knoppen(3) = '1' then
185                 new_state <= uren_min;
186             elsif knoppen(1) = '1' then
187                 new_state <= minuten_set;
188             else
189                 new_state <= uren_set;
190             end if;
191
192         when uren_plus =>
193             new_state <= uren_set;
194
195         when uren_min =>
196             new_state <= uren_set;
197
198         when minuten_set =>
199             if knoppen(0) = '1' then
200                 new_state <= rust;
201             elsif knoppen(2) = '1' then
202                 new_state <= minuten_plus;
203             elsif knoppen(3) = '1' then
204                 new_state <= minuten_min;
205             elsif knoppen(1) = '1' then
206                 new_state <= rust;
207             else
208                 new_state <= minuten_set;
209             end if;
210
211         when minuten_plus =>
212             new_state <= minuten_set;
213
214         when minuten_min =>
215             new_state <= minuten_set;
216     end case;
217 end process next_state;
218 end behaviour;

```

## A.5. MEMORY

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  entity geheugen is
5      port (clk      :in    std_logic;
6            reset    :in    std_logic;
7            enable   :in    std_logic;
8            wek_in   :in    std_logic_vector(13 downto 0);
9            wek_out  :out   std_logic_vector(13 downto 0));
10 end entity;

```

## A.6. BEHAVIOURAL VHDL MEMORY

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  architecture behaviour of geheugen is
5      signal wek_opslag, wek_temp : std_logic_vector(13 downto 0);
6  begin
7      assign : process(clk, reset, wek_temp, wek_in)
8      begin
9          if rising_edge(clk) then
10             if reset = '1' then
11                 wek_temp <= (others => '0');
12             else
13                 if enable = '1' then

```

```

14         wek_temp <= wek_in;
15     else
16         wek_temp <= wek_temp;
17     end if;
18 end if;
19 end if;
20 wek_out <= wek_temp;
21 end process assign;
22 end behaviour;

```

## A.7. ENTITY BUFFER

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  entity buff is
5      port (clk          :in    std_logic;
6            reset        :in    std_logic;
7            knoppen      :in    std_logic_vector(3 downto 0);
8            knopjes      :out    std_logic_vector(3 downto 0));
9  end buff;

```

## A.8. BEHAVIOURAL VHDL BUFFER

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3  use IEEE.numeric_std.all;
4
5  architecture behaviour of buff is
6      type fsm_states is (rust, one, zero);
7      signal state, new_state : fsm_states;
8      signal knopjes_temp : std_logic_vector(3 downto 0);
9  begin
10     assign : process (clk, reset) --Daadwerkelijk alles toekennen
11     begin
12         if rising_edge(clk) then
13             if reset = '0' then
14                 state <= new_state;
15             else
16                 state <= rust;
17             end if;
18             knopjes <= knopjes_temp;
19         end if;
20     end process assign;
21     actie_uitvoeren : process (knoppen, clk, reset, state) --Voer acties uit
22     begin
23         case state is
24             when rust =>
25                 --knopjes <= "0000";
26                 if ((knoppen(0) = '1' xor knoppen(1) = '1') xor (knoppen(2) = '1' xor knoppen
27                     (3) = '1')) then
28                     new_state <= one;
29                     knopjes_temp <= knoppen;
30                 else
31                     new_state <= state;
32                     knopjes_temp <= "0000";
33                 end if;
34             when zero =>
35                 --knopjes <= "0000";
36                 knopjes_temp <= "0000";
37                 if ((knoppen(0) = '0' and knoppen(1) = '0') and (knoppen(2) = '0' and knoppen
38                     (3) = '0')) then
39                     new_state <= rust;
40                 else
41                     new_state <= state;
42                 end if;
43             when one =>
44                 --knopjes <= knopjes_temp;
45                 --knopjes_temp <= knopjes_temp;
46                 new_state <= zero;

```

```
45         knopjes_temp <= "0000";
46     end case;
47
48 end process actie_uitvoeren;
49 end behaviour;
```

# B

## TESTBENCHS VOOR DE CONTROLLER

### B.1. TESTBENCH VHDL CONTROLLER

```
1  --In case of doubt, blame Kevin
2
3  library IEEE;
4  use IEEE.std_logic_1164.ALL;
5  use IEEE.Numeric_Std.all;
6
7  architecture behaviour of controller_tb is
8  component controller is
9      port (clk      :in    std_logic;
10           reset    :in    std_logic;
11           knoppen  :in    std_logic_vector(3 downto 0);
12           wekker   :out    std_logic_vector(13 downto 0);
13           menu_state :out    std_logic_vector(2 downto 0));
14  end component controller;
15
16  signal clk, reset          : std_logic;
17  signal menu_signal         : std_logic_vector(2 downto 0);
18  signal knoppen            : std_logic_vector(3 downto 0);
19  signal wekker              : std_logic_vector(13 downto 0);
20
21  begin
22      clk      <= '1' after 0 ns,
23              '0' after 40 ns when clk /= '0' else '1' after 40 ns;
24
25      reset    <= '1' after 0 ns,      --knoppen(0) = menu
26              '0' after 124 ns;        --knoppen(1) = set
27
28      knoppen  <= "0000" after 0 ns,    --knoppen(2) = up
29              "0010" after 128 ns,      --knoppen(3) = down
30              "0000" after 208 ns,      --rust -> wekker_toggle
31              "0010" after 368 ns,      --knoppen(3) = down
32              "0000" after 448 ns,      --wekker_toggle -> rust
33              "0001" after 608 ns,      --knoppen(3) = down
34              "0000" after 688 ns,      --rust -> wekkertijd
35              "0001" after 848 ns,      --knoppen(3) = down
36              "0000" after 928 ns,      --wekkertijd -> rust
37              "0001" after 1088 ns,     --knoppen(3) = down
38              "0000" after 1168 ns,     --rust -> wekkertijd
39              "0010" after 1328 ns,     --knoppen(3) = down
40              "0000" after 1408 ns,     --wekkertijd -> uren_set
41              "0100" after 1568 ns,     --knoppen(3) = down
42              "0000" after 1648 ns,     --uren_set -> uren_plus
43              "1000" after 2008 ns,     --knoppen(3) = down
44              "0000" after 2088 ns,     --uren_set -> uren_min
45              "0001" after 2248 ns,     --uren_min -> uren_set
46              "0000" after 2328 ns,     --uren_set -> rust
47              "0001" after 2488 ns,     --knoppen(3) = down
48              "0000" after 2568 ns,     --rust -> wekkertijd
49              "0000" after 2568 ns,     --knoppen(3) = down
```

```

49         "0010" after 2768 ns,    --wekkertijd -> uren_set
50         "0000" after 2808 ns,    --knoppen(3) = down
51         "0010" after 2968 ns,    --uren_set -> minuten_set
52         "0000" after 3048 ns,    --knoppen(3) = down
53         "0100" after 3208 ns,    --minuten_set -> minuten_plus
54         "0000" after 3288 ns,    --minuten_plus -> minuten_set
55         "1000" after 3448 ns,    --minuten_set -> minuten_min
56         "0000" after 3528 ns,    --minuten_min -> minuten_set
57         "0001" after 3688 ns,    --minuten_set -> rust
58         "0000" after 3768 ns,    --knoppen(3) = down
59         "0001" after 3928 ns,    --rust -> wekkertijd
60         "0000" after 4008 ns,    --knoppen(3) = down
61         "0010" after 4168 ns,    --wekkertijd -> uren_set
62         "0000" after 4248 ns,    --knoppen(3) = down
63         "0010" after 4408 ns,    --uren_set -> minuten_set
64         "0000" after 4488 ns,    --knoppen(3) = down
65         "0010" after 4648 ns,    --minuten_set -> rust
66         "0000" after 4728 ns,    --knoppen(3) = down
67         "0001" after 4888 ns,    --rust -> wekkertijd
68         "0000" after 4968 ns,    --knoppen(3) = down
69         "1000" after 5128 ns,    --wekkertijd -> led
70         "0000" after 5208 ns,    --knoppen(3) = down
71         "0001" after 5368 ns,    --led -> rust
72         "0000" after 5448 ns,    --knoppen(3) = down
73         "0001" after 5608 ns,    --rust -> wekkertijd
74         "0000" after 5688 ns,    --knoppen(3) = down
75         "0100" after 5848 ns,    --wekkertijd -> geluid
76         "0000" after 6128 ns,    --knoppen(3) = down
77         "0100" after 6288 ns,    --geluid -> led
78         "0000" after 6368 ns,    --knoppen(3) = down
79         "0100" after 6528 ns,    --led -> wekkertijd
80         "0000" after 6608 ns,    --knoppen(3) = down
81         "1000" after 6768 ns,    --wekkertijd -> led
82         "0000" after 6848 ns,    --knoppen(3) = down
83         "1000" after 7008 ns,    --led -> geluid
84         "0000" after 7088 ns,    --knoppen(3) = down
85         "1000" after 7248 ns,    --geluid -> wekkertijd
86         "0000" after 7328 ns,    --knoppen(3) = down
87         "1000" after 7488 ns,    --wekkertijd -> led
88         "0000" after 7568 ns,    --knoppen(3) = down
89         "0010" after 7728 ns,    --led -> led_toggle
90         "0000" after 7808 ns,    --led_toggle -> led
91         "1000" after 7968 ns,    --led -> geluid
92         "0000" after 8048 ns,    --knoppen(3) = down
93         "0010" after 8208 ns,    --geluid -> geluid_toggle
94         "0000" after 8288 ns,    --geluid_toggle -> geluid
95         "0001" after 8448 ns,    --geluid -> rust
96         "0000" after 8528 ns;    --done, done, done;
97
98     controller_pm: controller port map(clk, reset, knoppen, wekker, menu_signal);
99 end architecture;

```

## B.2. TESTBENCH VHDL MENU

```

1  --In case of doubt, blame Kevin
2
3  library IEEE;
4  use IEEE.std_logic_1164.ALL;
5  use IEEE.Numeric_Std.all;
6
7  architecture behaviour of menu_tb is
8  component menu is
9      port (clk          :in      std_logic;
10         reset         :in      std_logic;
11         knoppen       :in      std_logic_vector(3 downto 0);
12         wekdata       :in      std_logic_vector(13 downto 0);
13         enable        :out     std_logic;
14         wekker        :out     std_logic_vector(13 downto 0);
15         menu_signal    :out     std_logic_vector(2 downto 0));
16 end component menu;

```



```

17
18 signal clk, reset, enable           : std_logic;
19 signal menu_signal                   : std_logic_vector (2 downto 0);
20 signal knoppen                       : std_logic_vector (3 downto 0);
21 signal wekdata, wekker               : std_logic_vector (13 downto 0);
22
23 begin
24     clk      <= '1' after 0 ns,
25             '0' after 20 ns when clk /= '0' else '1' after 20 ns;
26
27     reset    <= '1' after 0 ns,
28             '0' after 62 ns;
29
30     knoppen  <= "0000" after 0 ns,
31             "0010" after 68 ns,
32             "0010" after 108 ns,
33             "0001" after 148 ns,
34             "0001" after 188 ns,
35             "0001" after 228 ns,
36             "0010" after 268 ns,
37             "0100" after 308 ns,
38             "0000" after 348 ns,
39             "1000" after 388 ns,
40             "0000" after 428 ns,
41             "0001" after 468 ns,
42             "0001" after 508 ns,
43             "0010" after 548 ns,
44             "0010" after 588 ns,
45             "0100" after 628 ns,
46             "0000" after 668 ns,
47             "1000" after 708 ns,
48             "0000" after 748 ns,
49             "0001" after 788 ns,
50             "0001" after 828 ns,
51             "0010" after 868 ns,
52             "0010" after 908 ns,
53             "0010" after 948 ns,
54             "0001" after 988 ns,
55             "1000" after 1028 ns,
56             "0001" after 1068 ns,
57             "0001" after 1108 ns,
58             "0100" after 1148 ns,
59             "0100" after 1188 ns,
60             "0100" after 1228 ns,
61             "1000" after 1268 ns,
62             "1000" after 1308 ns,
63             "1000" after 1348 ns,
64             "1000" after 1388 ns,
65             "0010" after 1428 ns,
66             "0000" after 1468 ns,
67             "1000" after 1508 ns,
68             "0010" after 1548 ns,
69             "0000" after 1588 ns,
70             "0001" after 1628 ns,
71             "0000" after 1668 ns;
72
73     wekdata <= "000000001000001" after 20 ns;
74
75     menu_pm: menu port map(clk, reset, knoppen, wekdata, enable, wekker, menu_signal);
76 end architecture;

```

### B.3. TESTBENCH VHDL GEHEUGEN

```

1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
3
4 architecture behaviour of geheugen_tb is
5 component geheugen is
6     port (clk      :in    std_logic;

```

```

7      reset  :in      std_logic;
8      enable :in      std_logic;
9      wek_in :in      std_logic_vector(13 downto 0);
10     wek_out:out     std_logic_vector(13 downto 0));
11 end component geheugen;
12
13 signal clk,enable,reset      :   std_logic;
14 signal wek_in,wek_out        :   std_logic_vector(13 downto 0);
15
16
17 begin
18     clk      <=  '0' after 0 ns,
19                '1' after 20 ns when clk /= '1' else '0' after 20 ns;
20
21     reset    <=  '1' after 0 ns,
22                '0' after 85 ns;
23
24
25     enable <=  '0' after 0 ns,
26                '1' after 150 ns,
27                '0' after 290 ns,
28                '1' after 590 ns;
29
30     wek_in <=  "00000000000001" after 0 ns,
31                "00000000000010" after 70 ns,
32                "00000000000011" after 110 ns,
33                "00000000000100" after 150 ns,
34                "00000000000101" after 190 ns,
35                "00000000000110" after 230 ns,
36                "00000000000111" after 270 ns,
37                "00000000001000" after 310 ns,
38                "00000000001001" after 350 ns,
39                "00000000001010" after 390 ns,
40                "00000000001011" after 430 ns,
41                "00000000001100" after 470 ns,
42                "00000000001101" after 510 ns,
43                "00000000001110" after 550 ns,
44                "00000000001111" after 590 ns,
45                "00000000010000" after 630 ns,
46                "00000000010001" after 680 ns,
47                "00000000010010" after 735 ns,
48                "00000000010111" after 779 ns;
49
50     geheugen_pm: geheugen port map(clk,reset,enable,wek_in,wek_out);
51 end behaviour;

```

## B.4. TESTBENCH VHDL BUFFER

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  architecture behaviour of buff_tb is
5  component buff is
6      port(clk          :in      std_logic;
7            reset       :in      std_logic;
8            knoppen     :in      std_logic_vector(3 downto 0);
9            knopjes     :out     std_logic_vector(3 downto 0));
10 end component buff;
11
12 signal clk,enable,reset      :   std_logic;
13 signal knoppen,knopjes      :   std_logic_vector(3 downto 0);
14
15
16 begin
17     clk      <=  '0' after 0 ns,
18                '1' after 20 ns when clk /= '1' else '0' after 20 ns;
19
20     reset    <=  '1' after 0 ns,
21                '0' after 85 ns;
22


```

```
23     knoppen <= "0000" after 0 ns,  
24               "1111" after 100 ns,  
25               "0000" after 150 ns,  
26               "1000" after 190 ns,  
27               "0000" after 240 ns,  
28               "0001" after 290 ns;  
29  
30     buff_pm: buff port map (clk, reset, knoppen, knoppjes);  
31 end behaviour;
```


# C

## SIMULATIES RESULTATEN VAN DE CONTROLLER


### C.1. BEHAVIORAL SIMULATIE




Figuur C.1: Simulatie van 0 tot 2500ns



Figuur C.2: Simulatie van 2500ns tot 5000ns




Figuur C.3: Simulatie van 5000ns tot 7500ns




Figuur C.4: Simulatie van 7500ns tot het einde


## C.2. SYNTHESIZE SIMULATIE




Figuur C.5: Simulatie van 0 tot 2500ns



Figuur C.6: Simulatie van 2500ns tot 5000ns




Figuur C.7: Simulatie van 5000ns tot 7500ns




Figuur C.8: Simulatie van 7500ns tot het einde


## C.3. EXTRACTED SIMULATIE




Figuur C.9: Simulatie van 0 tot 2500ns



Figuur C.10: Simulatie van 2500ns tot 5000ns



Figuur C.11: Simulatie van 5000ns tot 7500ns



Figuur C.12: Simulatie van 7500ns tot het einde



# D

## VHDL CODE VAN HET ALARM

### D.1. ENTITY ALARM-COMPARE

```
1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
3
4 entity compare is
5     port (clk      :in      std_logic;
6           reset    :in      std_logic;
7           tijd_uur  :in      std_logic_vector(4 downto 0);
8           tijd_min  :in      std_logic_vector(5 downto 0);
9           wekker_uur:in      std_logic_vector(4 downto 0);
10          wekker_min:in      std_logic_vector(5 downto 0);
11          stop_alarm:in      std_logic;
12          geluid     :out     std_logic;
13          licht      :out     std_logic);
14 end compare;
```

### D.2. BEHAVIOURAL ALARM-COMPARE

```
1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
3 use IEEE.numeric_std.ALL;
4
5 architecture behaviour of compare is
6     type comp_state is (steady, start, final);
7     signal state, new_state: comp_state;
8     signal alarm_uur: std_logic_vector(4 downto 0);
9     signal alarm_min: std_logic_vector(5 downto 0);
10 begin
11     lbl1: process (clk)
12     begin
13         if (clk'event and clk = '1') then
14             if (reset = '1') or (stop_alarm = '1') then
15                 state <= steady;
16                 alarm_min <= std_logic_vector(to_unsigned(0, 6));
17                 alarm_uur <= std_logic_vector(to_unsigned(0, 5));
18             else
19                 if (to_integer(unsigned(wekker_min)) > 14) then
20                     alarm_min <= std_logic_vector(to_unsigned(to_integer(unsigned(wekker_min)
21                                     ) - 15, 6));
22                     alarm_uur <= wekker_uur;
23                 else
24                     alarm_min <= std_logic_vector(to_unsigned(60 - (15-to_integer(unsigned(
25                                     wekker_min))), 6));
26                     if (to_integer(unsigned(wekker_uur)) = 0) then
27                         alarm_uur <= std_logic_vector(to_unsigned(23, 5));
28                     else
29                         alarm_uur <= std_logic_vector(to_unsigned(to_integer(unsigned(
30                                     wekker_uur)) - 1, 5));
31                     end if;
32                 end if;
33             end if;
34             state <= new_state;
35         end if;
36     end process;
37 end;
```



```

28         end if;
29     end if;
30     state <= new_state;
31 end if;
32 end if;
33 end process;
34 lbl2: process (state, alarm_min, alarm_uur, wekker_uur, wekker_min, tijd_min, tijd_uur)
35 begin
36     case state is
37     when steady =>
38         geluid <= '0';
39         licht <= '0';
40         if (alarm_min = tijd_min) and (alarm_uur = tijd_uur) then
41             new_state <= start;
42         else
43             new_state <= steady;
44         end if;
45     when start =>
46         geluid <= '0';
47         licht <= '1';
48         if (wekker_uur = tijd_uur) and (wekker_min = tijd_min) then
49             new_state <= final;
50         else
51             new_state <= start;
52         end if;
53     when final =>
54         geluid <= '1';
55         licht <= '1';
56         new_state <= final;
57     when others =>
58         geluid <= '0';
59         licht <= '1';
60         new_state <= state;
61     end case;
62 end process;
63 end behaviour;

```

### D.3. TOP ENTITY ALARM

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  entity alarm is
5      port (clk      :in    std_logic;
6            reset    :in    std_logic;
7            sec      :in    std_logic;
8            licht     :in    std_logic;
9            pwm_signal:out   std_logic);
10 end alarm;

```

### D.4. BEHAVIOURAL ALARM

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  architecture behaviour of alarm is
5  component counter
6      port ( clk      :in    std_logic;
7            reset     :in    std_logic;
8            sec       :in    std_logic;
9            licht      :in    std_logic;
10             length:out   std_logic_vector(5 downto 0));
11 end component;
12 component pwm
13     port ( clk      :in    std_logic;
14           reset     :in    std_logic;
15           length:in    std_logic_vector(5 downto 0);
16           pwm_signal :out   std_logic);
17 end component;
18 signal length : std_logic_vector (5 downto 0);

```

```

19 begin
20     counter_1 : counter port map (clk => clk, reset => reset, sec => sec, licht => licht,
        length => length);
21     pwm_1 : pwm port map (clk => clk, reset => reset, length => length, pwm_signal =>
        pwm_signal);
22 end behaviour;

```

## D.5. ENTITY ALARM-COUNTER

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  entity counter is
5      port (clk      :in      std_logic;
6            reset    :in      std_logic;
7            sec      :in      std_logic;
8            licht    :in      std_logic;
9            length :out      std_logic_vector(5 downto 0));
10 end counter;

```

## D.6. BEHAVIOURAL ALARM-COUNTER

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3  use IEEE.numeric_std.ALL;
4
5  architecture behaviour of counter is
6      type counter_state is (init, laag, hoog);
7      signal count, new_count: unsigned(3 downto 0);
8      signal length2, new_length2: unsigned(5 downto 0);
9      signal state, new_state: counter_state;
10 begin
11     length <= std_logic_vector(new_length2);
12     lbl1: process(clk)
13     begin
14         if (clk'event and clk = '1') then
15             if (reset = '1') or (licht = '0') then
16                 state <= init;
17                 count <= (others => '0');
18             else
19                 state <= new_state;
20                 count <= new_count;
21             end if;
22             length2 <= new_length2;
23         end if;
24     end process;
25     lbl2: process(sec, count, length2)
26     begin
27         case state is
28             when init =>
29                 new_length2 <= (others => '1');
30                 new_count <= (others => '0');
31                 new_state <= laag;
32             when laag =>
33                 if (sec = '1') then
34                     if (count = "1111") then
35                         new_count <= "0001";
36                         if (length2 /= 0) then
37                             new_length2 <= length2 -1;
38                         else
39                             new_length2 <= length2;
40                         end if;
41                     else
42                         new_count <= count + 1;
43                         new_length2 <= length2;
44                     end if;
45                 new_state <= hoog;
46             else
47                 new_count <= count;
48                 new_length2 <= length2;

```

```

49         new_state <= laag;
50     end if;
51     when hoog =>
52         if (sec = '0') then
53             new_state <= laag;
54         else
55             new_state <= hoog;
56         end if;
57         new_count <= count;
58         new_length2 <= length2;
59     when others =>
60         new_count <= count;
61         new_length2 <= length2;
62         new_state <= hoog;
63     end case;
64 end process;
65 end behaviour;

```

## D.7. ENTITY ALARM-PWM

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3
4  entity pwm is
5      port (clk      :in    std_logic;
6            reset    :in    std_logic;
7            length   :in    std_logic_vector(5 downto 0);
8            pwm_signal :out   std_logic);
9  end pwm;

```

## D.8. BEHAVIOURAL ALARM-PWM

```

1  library IEEE;
2  use IEEE.std_logic_1164.ALL;
3  use IEEE.numeric_std.ALL;
4
5  architecture behaviour of pwm is
6      type pwm_state is (hoog, laag, res_state);
7      signal counter, new_counter: unsigned(5 downto 0);
8      signal state, new_state: pwm_state;
9  begin
10     lbl1: process(clk)
11     begin
12         if (clk'event and clk = '1') then
13             if (reset = '1') then
14                 state <= res_state;
15                 counter <= (others => '0');
16             else
17                 state <= new_state;
18                 counter <= new_counter;
19             end if;
20         end if;
21     end process;
22     lbl2: process(counter, length, state)
23     begin
24         case state is
25             when res_state =>
26                 pwm_signal <= '0';
27                 new_counter <= (others => '0');
28                 new_state <= laag;
29             when laag =>
30                 pwm_signal <= '0';
31                 new_counter <= counter + 1;
32                 if (unsigned(length) <= counter) then
33                     new_state <= hoog;
34                 else
35                     new_state <= laag;
36                 end if;
37             when hoog =>
38                 pwm_signal <= '1';

```

```
39         new_counter <= counter + 1;
40         if (unsigned(length) <= counter) then
41             new_state <= hoog;
42         else
43             new_state <= laag;
44         end if;
45     when others =>
46         pwm_signal <= '0';
47         new_counter <= counter;
48         new_state <= laag;
49     end case;
50 end process;
51 end behaviour;
```

## BIBLIOGRAFIE