EPO-3

Extreme Winterslaap Interrupter Midterm report

Projectgroep A1





INHOUDSOPGAVE

1	Sam	envatting	1
2	Intro	oductie	2
3	Ontv	werp specificatie	3
4	Syste	eem overzicht en ontwerp	4
5	DCF	controller	6
	5.1	Inleiding	6
	5.2	Specificaties	6
		5.2.1 Ingangen	6
		5.2.2 Uitgangen	6
	5.3	Gedrag	6
6	Maiı	n controller	7
	6.1	Inleiding	7
	6.2	Specificaties	7
		6.2.1 Ingangen	7
		6.2.2 Uitgangen	7
		6.2.3 Gedrag	8
	6.3	Functionaliteit	8
		6.3.1 FSM	8
		6.3.2 VHDL code	9
	6.4	Testen	9
	6.5	Simulatie.	9
	6.6	Resultaten	9
7	Alar		11
	7.1	Inleiding	
	7.2	Specificaties	
		7.2.1 Ingangen	
		7.2.2 Uitgangen	
	7.2	7.2.3 Gedrag	
	7.3	Functionaliteit	
		7.3.1 FSM	
	7.4	7.3.2 Code	13
8			15
	8.1	Inleiding	
	8.2	Specificaties	
		8.2.1 Ingangen	
		8.2.2 Uitgangen	
	0.2	8.2.3 Gedrag	
	8.3	Functionaliteit	
		8.3.1 FSM	
		0.5.2 VIIDE COUCE	IJ

Inhoudsopgave	iii

	10 Plan voor het testen van de chip 17 10.1 FPGA bord. 17 10.2 Logic Analyzer. 17 10.2 Logic Analyzer. 17 17 17 17 18 19 19 19 19 19 19 19													
	8.4	Testen	5											
	8.6													
		8.6.1 Conclusie en discussie	5											
9	Resu	Its for total design 10	6											
10	Plan													
	10.1	FPGA bord	7											
	10.2	Logic Analyzer	7											
11			_											
	11.2													
	11 2													
10														
			_											
A														
	A.7	Entity buffer	6											
	A.8	Behavioural VHDL buffer	6											
В	VHD	L code	8											
	B.1	Testbench VHDL controller	8											
	B.2	Testbench VHDL menu	9											
	B.3													
	B.4	Testbench VHDL buffer	1											
C			_											
	C.4	11ming	b											
D														
		•												
		· · · · · · · · · · · · · · · · · · ·												
	D.7													
	D.8	Behavioural alarm-pwm	0											
Bil	oliogr	afie 4	2											
	0 Plan voor het testen van de chip 17 10.1 FPGA bord 17 10.2 Logic Analyzer 17 1 Voortgang van het project 18 11.1 Inleiding 18 11.2 Werkverdeling 18 11.2.1 Module opdracht 18 11.2.2 Wake-up light 18 11.3 Samenwerking binnen de groep 18 11.4 Afspraken binnen de groep 19 2 Conclusie 20 VHDL code 21 A.1 Top level entity 21 A.2 Behavioural VHDL code controller 21 A.3 Menu entity 22 A.4 Behavioural VHDL memory 25 A.6 Behavioural VHDL memory 25 A.7 Entity buffer 26 VHDL code 28 B.1 Testbench VHDL buffer 26 VHDL code 28 B.1 Testbench VHDL menu 29 B.3 Testbench VHDL buffer 31 Simulatie resultaten 33 C.1 Behavoral simulatie 33 C.2 Synthesize simulatie 34 C.3 Extracted simulatie 36 C.4 Timing													

1

SAMENVATTING

Dit is het verslag van "EPO-3"van groep A1. Hierin is te vinden hoe het project is aangepakt en uitgewerkt. Het systeem dat is ontworpen lijkt op de Wake-up Light van het bedrijf Philips. De opstakels die overwonnen moesten worden zijn het ontvangen en verwerken van het DCF-77 signaal, het aansturen van het licht, het aansturen van het geluid en het aansturen van een LCD schermpje. In het verslag is te vinden hoe al deze subsystemen zijn ontworpen en uitgewerkt.

2

INTRODUCTIE

Epo 3 staat in het teken van het ontwerpen van een chip. Wat voor product er ontworpen gaat worden ligt aan de projectgroep. Het bedenken van het ontwerp is de eerste stap in het ontwerpproces, bij deze stap moet er al rekening gehouden met de randvoorwaarden die aan het project gesteld worden, zoals het aantal beschikbare transistoren op de chip.

Er is besloten om een wake-up light te maken. De belangrijkste functie is dat het licht 15 minuten voor de alarmtijd langzaam aan begint te gaan, totdat de lamp op de alarmtijd op volle sterkte brandt. Daarnaast zullen er nog een paar functies toegevoegd worden. Het DCF-signaal zal opgevangen worden voor de actuele datum en tijd, dit zal op een LCD-scherm worden laten zien. Door middel van vijf knoppen kan de wekker bediend worden. De alarmtijd kan ingesteld worden en de gebruiker kan aangeven of het licht en geluid aan moeten gaan als de gebruiker gewekt wil worden. Op de LCD zal ook te zien zijn of er iets aangepast wordt. De ingangs- en uitgangssignalen en het gedrag moeten geformuleerd worden als specificaties.

Er wordt structuur aangebracht in het systeem door het systeem op te delen in een paar grote blokken, deze blokken kunnen dan over de acht projectleden verdeeld worden. Allereerst moeten er van de afzonderlijke subsystemen specificaties opgesteld worden, zodat de blokken op elkaar afgestemd kunnen worden. Vervolgens moet van elk blok één of meer FSM's gemaakt worden waarna er een code geschreven kan worden. De geschreven code moet gesimuleerd en gesyntetiseerd worden. Als aan het eind van het project van het hele systeem een lay-out gemaakt is, kan het systeem op een chip gezet worden.

ONTWERP SPECIFICATIE

Het systeem moet aan verschillende specificaties voldoen. Zo zal het een algemene reset moeten bevatten. Als gevolg van het indrukken van de resetknop zullen alle opgeslagen waarden en counters op 'nul' worden gezet. Ook zullen alle signalen 'active high' moeten zijn. De tijd, die intern wordt bijgehouden, zal worden gesynchroniseerd met een zogenaamd DCF signaal.

De wekker zal bediend worden door middel van een menu. Dit menu wordt aangestuurd op basis van 4 knoppen. In dit menu moet de wekkertijd ingesteld worden. Ook moet de wekker en het wekkergeluid aan en uit gezet kunnen worden. Een vijfde knop is de uitknop voor als de wekker gaat en uitgezet moet worden.

De visualisatie van dit menu zal op een LCD weergegeven worden. Als men zich niet in het menu bevindt, zal men alle data verdeeld over het scherm zien. Deze data bestaat uit de actuele tijd, de wekkertijd, de datum en de weekdag. Daarnaast zal op het LCD-scherm weergegeven worden of de wekker en het geluid aan staan. Met het knipperen van scheidingsteken tussen uren en minuten zal het passeren van seconden aangegeven worden.

Het systeem zal de volgende ingangen hebben:

- DCF-signaal
- 36kHz klok
- Reset-knop
- 4 menu-knoppen
- 1 uit-knop

Onze chip zal over de volgende uitgangen beschikken:


- LED, 1 bit om de led aan te sturen
- Sound, 1 bit om de buzzer aan te sturen
- LCD, een 8 bits vector om het scherm aan te sturen
- DCF_debug, bit om aan te geven of er een DCF-signaal ontvangen wordt.

SYSTEEM OVERZICHT EN ONTWERP

Het systeem is opgedeeld in vier blokken:

- De DCF controller
- De main controller
- Het alarm
- De LCD controller

In figuur 4.1 is te zien welke ingangs- en uitgangssignalen het systeem in en uit gaan en hoe de blokken elkaar aansturen.



Figuur 4.1: Blokdiagram van het gehele systeem

De DCF controller vangt het DCF signaal op en zet het om naar een bitvector met datum, uren en minuten. En er wordt een kloksignaal van 1 Hz gegenereerd. Mocht het DCF-signaal tijdelijk niet goed opgevangen kunnen worden, kan een intern register de tijd door blijven geven en er gaat een ledje branden om aan te geven dat de chip geen DCF-signaal meer ontvangt. Dit register wordt dan weer gesynchroniseerd als het signaal weer opgevangen wordt.

De main controller bestuurt het hele systeem. De alarmtijd kan ingesteld worden en de alarmtijd wordt met de actuele tijd vergeleken, zodat het alarmblok weet wanneer het alarm aan moet gaan. Met knoppen kan het menu

bestuurd worden.

In het alarmblok wordt eerst de vijftien minuten van de wekkertijd afgetrokken. De ingestelde tijd is namelijk de tijd waarop het geluid aan moet gaan, de lamp moet al een kwartier eerder beginnen met branden. Daarnaast zorgt het alarm ervoor dat een PWM-signaal gegenereerd wordt wat naar een LED gaat.

De LCD controller zorgt dat de datum, tijd, ingestelde alarmtijd en de veranderingen in het menu op de LCD zichtbaar zijn. Er wordt een LCD scherm gebruikt waar de pixels afzonderlijk van elkaar aangestuurd worden. Tussen de chip en het scherm zit nog een microcontroller, waarin de karakters zijn opgeslagen, dit zou namelijk te groot zijn om op de chip te regelen.

DCF CONTROLLER

5.1. INLEIDING

De basis van onze wekker wordt gelegd door een klok. Uit het onderdeel, genaamd DCF-controller, komt verschillende data, als de tijd, de datum en het weeknummer. Van de tijd uitgang wordt verwacht dat deze gesynchroniseerd met het DCF-signaal is, maar mocht het signaal uitvallen moet de tijd door blijven tellen.

5.2. SPECIFICATIES

5.2.1. INGANGEN

Dit onderdeel maakt gebruik van de volgende ingangen:

- Reset, standaard input.
- Klok, standaard input.
- DCF, signaal van 'logische' pulsen.

5.2.2. UITGANGEN

Dit onderdeel heeft de volgende uitgangen:

- Uren, een binaire vector van 6 bits.
- minuten, een binaire vector van 7 bits.
- clk, een clk die elke seconde een puls geeft.
- debug_led, een signaal dat een logische 1 doorgeeft zodra er een dcf signaal wordt ontvangen.

5.3. GEDRAG

Een van de eigenschappen van deze klok zal zijn dat hij gesynchroniseerd wordt met een zogenaamd DCF-signaal. Dit is een signaal dat in duitsland verzonden wordt en allerlei informatie bevat, als de actuele tijd en de datum. Wij zullen meerdere van deze elementen gebruiken in onze wekker. Al deze data wordt verzonden door middel van een pulssignaal. Vanuit Duitland wordt elke seconde een puls van 100 of 200 ms verstuurd, zodat respectievelijk een 0-bit en een 1-bit doorgegeven wordt. Dit resulteert in een totaal van 59 bits, gevolgt door een seconde 'rust', dat elke minuut opnieuw verzonden wordt. De uren en minuten van dit signaal zullen gebruikt worden om de tijd van een interne klok bij te werken. Daarnaast zal de dag van de week, de dag van de maand, de maand en het jaar doorgegeven naar de andere onderdelen van de wekker doorgegeven.

MAIN CONTROLLER

6.1. INLEIDING

De main controller bevat de interface van de wekker. Deze zorgt er voor dat een wekker ingesteld kan worden, aangepast kan worden en uitgezet kan worden. Belangrijk aan elke interface is dat deze gebruiksvriendelijk is. Dit kan onder andere bereikt worden door een optimum voor het aantal knoppen te bepalen. Te veel knoppen, en de gebruiker weet niet welke knop wat doet, te weinig knoppen, en de gebruiker moet navigeren door een nodeloos ingewikkeld menu.

Daarnaast is er nog een beperkende factor: het aantal pinnen op de chip.

Al deze informatie samengenomen is besloten dat 4 knoppen voor de interface het meest gebruiksvriendelijke resultaat oplevert. Daarnaast is er nog een knop die slechts gebruikt wordt om een afgaand alarm uit te zetten. De controller stuurt een hoop dingen aan, en van te voren was al geanticipeerd dat dit hierdoor een van de grootste onderdelen op de chip zou kunnen worden.

6.2. SPECIFICATIES

6.2.1. INGANGEN

- Klok, dit is een standaard input;
- Reset, ook dit is een standaard input;
- Knoppen, dit zijn de 4 knoppen die (nadat ze gebufferd zijn) onderdeel zijn van de interface.
 - knoppen[0] = menu
 - knoppen[1] = set
 - knoppen[2] = up
 - knoppen[3] = down

6.2.2. UITGANGEN

- Wekker, dit is de tijd dat de wekker af moet gaan en de wekkerdata, dus of het licht en geluid aan staan, en of de wekker uberhaupt aanstaat;
- Menu-state, dit is de staat in welke de FSM zich op het moment bevindt. Deze informatie wordt doorgevoerd naar het LCD-scherm om zo te kunnen zien waar in het menu men zit.

In tabel 6.1 wat voor informatie te vinden is in de uitgangen van de controller.

6.3. FUNCTIONALITEIT 8

Uitgang	Informatie over wat in de uitgang te vinden is
wekdata	De huidige info over de wekker instellingen uit geheugen
	wekdata[5 down to 0] daarin staan de minuten
	wekdata[10 down to 6] daarin staan de uren
	wekdata[11] geluid bit
	wekdata[12] led bit
	wekdata[13] wekker bit (Of de wekker uberhaupt aan is of niet)
menu	Deze geeft door aan de in welke state we zitten aan de lcd module
	000: Het normale scherm weergeven met alarm en wekkertijd weergave
	state: Rust, Wekkertijd
	001 : Uren aanpassen
	010 : Minuten aanpassen
	011 : Led aanpassen
	100 : Geluid aanpassen

Tabel 6.1: Uitgangen van de controller

6.2.3. GEDRAG

Om te beginnen moet de tijd waarop de wekker af moet gaan ingesteld kunnen worden. Dit wordt gedaan door eerst de huidige wekkertijd weer te geven, vervolgens het uur waarop gewekt moet worden te wijzigen en daarna de minuut. Hierna wordt de huidige tijd weer weergegeven.

Daarnaast is een vereiste dat de led uitgezet moet kunnen worden. Afhankelijk van een instelling moet het wakeup-light gedeelte wel of niet aangaan. Hetzelfde geld voor het geluid.

Dit alles moet zo gebruiksvriendelijk mogelijk gebeuren.

6.3. Functionaliteit

6.3.1. FSM

In fig. 6.1 staat de gemaakte fsm en in tabel 6.2 staan de uitgangen per state gespecificeerd.

Rust, Reset	enable ='0'
	wekker=wekdata
	menu='000'
Wekker toggle	enable ='1'
	wekker[12 down to 0]=wekdata[12 down to 0]
	wekker[13]=niet wekdata[13]
	menu = menu
Wekkertijd	enable ='0'
	wekker=wekdata
	menu = 000
Led	enable ='0'
	wekker=wekdata
	menu = 011
Led toggle	enable ='1'
	wekker[11 down to 0]=wekdata[11 down to 0]
	wekker[12] = niet wekdata[12]
	wekker[13] = wekdata[13]
	menu = menu
Geluid	enable ='0'
	wekker=wekdata of een mooi getal code
	menu = 100
Geluid toggle	enable ='1'
	wekker[10 down to 0]=wekdata[10 down to 0]
	wekker[11] = niet wekdata[11]
	wekker[13 downto 12] = wekdata[13 downto 12]
	menu = menu

6.4. TESTEN 9

Uren set	enable ='0'
	wekker=wekdata
	menu = 001
Uren plus	enable ='1'
	wekker=wekker+1
	menu =menu
Uren min	enable ='1'
	wekker=wekdata-1
	menu = menu
Minuten set	enable ='0'
	wekker=wekdata
	menu = 010
Minuten plus	enable ='1'
	Wektijd=wekdata+1
	menu = menu
Minuten min	enable ='1'
	wekker=wekdata-1
	menu = menu

Tabel 6.2: Uitgangen binnen de state van de controller

6.3.2. VHDL CODE

De code voor de controller van de wekker is te vinden in appendix A. Voor de overzicht en het modular opbouwen is de code in vier blokken geschreven.

- De top entity met de port map. Deze is te vinden in appendices A.1 en A.2.
- Het menu, hierin zit de echte logica verwerkt. Deze is te vinden in appendices A.3 en A.4.
- Het gebruikte geheugen element voor de opslag van 14 bits, te vinden in appendices A.5 en A.6.
- De gebruikte buffer is te vinden in appendices A.7 en A.8. De buffer regelt het ingangssignaal, en zorgt ervoor dat er maar 1 klokperiode lang een hoog signaal gelezen word.

Voor het testen van de code zijn er testbenches gemaakt welke te vind zijn in appendices B.1 tot B.4.

6.4. TESTEN

Om zeker te zijn dat alles goed werkt worden er drie verschillende testen uitgevoerd. De eerste is op behavioural niveau. Hier wordt getest of de basis van de code werkt zoals verwacht. Na een goed geslaagd resultaat kan de code worden gesynthetiseerd, en deze gesynthetiseerde code worden gesimuleerd. Als er geen fouten optreden kan het ontwerp gemaakt worden, daarna geextraheerd en nogmaals getest worden. De testen worden uitgevoerd met behulp van *Modelsim*.

6.5. SIMULATIE

De resultaten van de simulatie staan in appendix C. De testbench is te lang om in een keer weer te geven daarom is deze op geknipt in vier stukken. De testbench die gemaakt is voor de simulatie staat in appendix B.1


6.6. RESULTATEN

Van fig. C.1 tot en met fig. C.12 is te zien dat iedere simulatie tot hetzelde resultaat leid en daarmee succesvol is. De minimale klokperiode kan afgelezen worden aan de hand van fig. C.13. Hieruit is op te makken dat deze 60ns is.

6.6.1. CONCLUSIE EN DISCUSSIE

De controller werkt op alle gesimuleerde niveau's naar verwachting. De minimale klok periode bedraagt 60ns om gliches te voorkomen bij het optellen en aftrekken van uren en minuten. De controller maakt op dit moment gebruik van 9088 transitoren waarvan er voor de daadwerkelijke schakelingen slechts 2914 worden gebruikt. De controller maakt op dit moment nog gebruik van het binaire telsysteem (dat gebruik maakt van machten van 2), er bleek echter dat voor de lcd scherm BCD veel beter werkt. Dit moet nog worden geimplementeerd. Vlak

6.6. RESULTATEN 10



Figuur 6.1: FSM diagramma van de menu

nadat het inputbuffer gemaakt was kwam men er achter dat in plaats van een buffer ook de rising_edge functie gebruikt had kunnen worden.

ALARM

7.1. INLEIDING

In de alarm module wordt een led aangestuurd, die 15 minuten voor de ingestelde tijd in de main controller begint met branden en steeds feller wordt naarmate de tijd verstrijkt. Als de huidige tijd gelijk is aan de ingestelde tijd brandt de led op z'n felst en gaat er een geluid af, totdat er een knop wordt ingedrukt.

7.2. SPECIFICATIES

7.2.1. INGANGEN

- · Klok, standaard input.
- Reset, standaard input.
- Tijd-uur, huidige tijd in uren.
- Tijd-minuut, huidige tijd in minuten.
- Wekker-uur, uur ingesteld in de main controller.
- Wekker-min, minuten ingestels in de main controller.
- Sec, seconde signaal gegenereerd in de DCF controller.
- Knop, alarm uitschakelen.

7.2.2. UITGANGEN

- PWM-signaal, signaal om de led aan te sturen.
- Geluid, signaal om een geluid af te laten gaan.

7.2.3. GEDRAG


Het alarm moet een bepaalde tijd voordat de wekker is ingesteld aangaan, nu gekozen voor 15 minuten. Er wordt 15 minuten van de ingestelde tijd afgetrokken. Zodra die tijd gelijk is aan de huidige tijd komt er een signaal (licht) aan bij het gedeelte wat voor een pwm signaal zorgt. In dat gedeelte wordt een pwm signaal gegenereerd dat elke 15 seconde breder wordt. Dit wordt gedaan door in een counter 15 seconde te tellen. Elke 15 seconde wordt de variable "lenght"kleiner. Deze begon op 64 en wordt vergeleken met een andere counter die elke klokflank telt, tot 64. Als de counter groter of gelijk is aan "length"dan is het pwm-signaal hoog. Als 15 minuten zijn verstreken na het aangaan van de led, dus de ingestelde tijd is gelijk aan de huidige tijd, brandt de led op z'n felst. Ook zal dan een "geluid"signaal naar '1' gaan. Dit blijft zo totdat de knop wordt ingedrukt of alles wordt gereset.

7.3. FUNCTIONALITEIT 12


7.3. FUNCTIONALITEIT

7.3.1. FSM

FSM van "alarm-compare", het gedeelte waar de tijd vergeleken wordt met de ingestelde wekker tijd.




FSM van "alarm-counter", hier wordt de lengte van het PWM signaal berekend.



7.4. RESULTATEN 13

FSM van "alarm-pwm", hier wordt het pwm signaal gegenereed wat de led aanstuurt.



7.3.2. CODE

De code voor het alarm is opgedeeld in 3 stukken:


- alarm-compare
- · alarm-counter
- alarm-pwm

Alarm-counter en alarm-pwm zijn onderdeel van een top entity, alarm. Omdat het nog niet zeker is waar alarm-compare geplaatst gaat worden op de chip is die daar niet bij inbegrepen. De code voor het alarm is te vinden in appendix D.

- De entity en behavioural van alarm compare is te vinden in appendices D.1 en D.2.
- De top entity en port map van alarm is te vinden in appendices D.3 en D.4.
- De entity en behavioural van alarm-counter is te vinden in appendices D.5 en D.6.
- De entity en behavioural van alarm-pwm is te vinden in appendices D.7 en D.8.

7.4. RESULTATEN


Alle onderdelen werken in de simulaties. Zowel de simulatie van de behaviour als van de extracted vhdl. Onderstaande afbeeldingen zijn de resultaten van de simulaties, eerst die van de behaviour daarna van de extracted. De eerste 2 afbeedingen zijn van "alarm-compare", de andere 2 van "alarm-pwm".



7.4. RESULTATEN 14



Te zien is in de 2 afbeeldingen hier boven dat wanneer de huidige tijd (tijd_uur en tijd_min) gelijk is aan de wekker tijd (wekker_uur en wekker_min) minus 15 minuten, dan gaat het signaal licht naar '1'. Als de huidige tijd gelijk is aan de wekker tijd, gaat ook het geluid signaal naar '1'. Ook is te zien dat wanneer de knop (in de simulatie stop_alarm) naar '1' gaat het licht en/of geluid weer naar '0' gaat.



Bovenstaande 2 afbeeldingen laten zien dat op het moment dat er 15 seconde zijn verstreken het pwm-signaal breder wordt.

8

LCD CONTROLLER

- 8.1. INLEIDING
- 8.2. SPECIFICATIES
- **8.2.1. INGANGEN**
 - Klok, dit is een standaard input;
 - Reset, ook dit is een standaard input;
 - Menu vanaf de main controller;
 - Tijd en datum vanaf de DCF controller;
 - Wektijd vanaf de main controller;

8.2.2. UITGANGEN

- Data, dit is een lijn voor het versturen van de x en y coordinaten naar het LCD scherm;
- SCK, is een klok. Werkt in combinatie met de data lijn. Werkt als een soort spi;
- **8.2.3. G**EDRAG
- 8.3. FUNCTIONALITEIT
- 8.3.1. FSM
- **8.3.2.** VHDL CODE
- **8.4. TESTEN**
- 8.5. SIMULATIE
- **8.6.** RESULTATEN
- **8.6.1.** Conclusie en discussie

9

RESULTS FOR TOTAL DESIGN

Er zijn nog geen subsystemen aan elkaar gekoppeld. Het testen met meer dan één blok is dus nog niet gebeurd.

PLAN VOOR HET TESTEN VAN DE CHIP

Voor het testen zijn een aantal momenten in het proces waarop getest wordt. Zo wordt elk module getest in een simulatie in Modelsim. Hieruit kan opgemaakt worden wat het verwachte gedrag is. Maar een simulatie is niet alles. Daarom kan een module ook nog getest worden door middel van een FPGA te programmeren. De uiteindelijke chip zal getest worden met een logic analyzer en natuurlijk door te kijken of de chip de gewenste output geeft.

10.1. FPGA BORD

Het bord dat gebruikt kan worden is een Altera FPGA bord. Dit bord komt met eigen software genaamt Quartus. Deze software kan gebruikt worden om de gemaakte VHDL code om te zetten in een bitstream file en vervolgens het FPGA bord te programmeren. Door de VHDL code op een FPGA te programmeren kan worden geverifieerd of de code het gedrag vertoont wat verwacht wordt. Door simulatie is dit namelijk niet altijd helemaal te zien. Mocht op de FPGA een fout ontdekt worden, dan zal de code hierop aangepast worden en zal de code opnieuw gesimuleerd worden.

10.2. LOGIC ANALYZER

De gemaakte chip zal in Q4 worden getest. De chip zal eerst op een logic analyzer worden aangesloten. De analyzer die gebruikt zal worden is een LA-5580.

VOORTGANG VAN HET PROJECT

11.1. INLEIDING

Bij dit project zijn er vaak weinig resultaten, totdat het bijna afgelopen is. Dit is een van de redenen dat voor een wake-up light gekozen is. Een wekker zelf is relatief makkelijk te maken. Er zijn echter ook een hele hoop extra features die in een wekker geimplementeerd kunnen worden. Op deze manier is dus een werkend resultaat relatief snel geproduceerd, en kunnen daarna naar gelang extra toepassingen toegevoegd worden. Dit is goed voor het moreel in de groep, aangezien een werkend product al heel snel gerealiseerd is. Hierdoor is er ook meer aansporing om meer toepassingen te implementeren, omdat er al een werkend geheel is. In het ergste geval is er geen extra feature. Daarnaast, als uiteindelijk bleek dat de planning te krap was, kunnen er features geschrapt worden, en is er nog steeds een werkend product. Onder andere dit maakt een wake-up light zeer aantrekkelijk om te maken.

11.2. WERKVERDELING

11.2.1. MODULE OPDRACHT

De eerste twee weken werd er gewerkt aan een module-opdracht, dit bereide iedereen voor op de echte opdracht. De module-opdracht was vergelijkbaar met de uiteindelijke opdracht, alleen veel kleiner en het onderwerp was anders. De module-opdracht werd in tweetallen voltooid. De onderdelen die gemaakt werden zijn:

- Een ALU
- Een SRAM-module
- Een FIFO-module
- Een SPI-interface

Deze zijn allen ter voorbereiding op de grote opdracht. Deze opdrachten zijn in 2 weken tijd voltooid. Daarnaast heeft elk tweetal de specificaties voor een ander groepje opgesteld, zodat ook hierin ervaring opgedaan zou worden. Dit is nodig aangezien voor de grote opdracht zelf de specificaties opgesteld moesten worden.

11.2.2. WAKE-UP LIGHT

Zodra vastgesteld was wat de grote opdracht zou worden zijn eerst precieze specificaties opgesteld. Dit was nodig zodat het duidelijk was wat er gedaan moest worden. Vervolgens zijn de taken zo snel mogelijk verdeeld door de wake-up light in blokken te verdelen. Van deze blokken werden eerst de specificaties bepaald, zodat er geen communicatieproblemen zouden ontstaan tussen de blokken. Uiteindelijk zijn er 4 hoofdblokken ontstaan, wat goed uitkwam, aangezien dit betekende dat er weer 4 tweetallen nodig waren per blok.

Deze blokken werden vervolgens door de tweetallen apart gemaakt, en waar de specificaties niet duidelijk genoeg waren, of onhandig gedefinieerd, werden deze aangepast.

11.3. SAMENWERKING BINNEN DE GROEP

5 weken is een zeer korte tijd om mensen te leren kennen. Het merendeel van de samenwerking verliep goed, dit onderdeel zal uitgebreid worden in de loop van de komende 5 weken.

11.4. AFSPRAKEN BINNEN DE GROEP

Afspraken binnen de groep verliepen soepel. De enkele keer dat dit niet gebeurde was hier een goede reden voor. Zo gebeurde het dat op de dag van een presentatie bleek dat een van de leden ziek was. Andere leden sprongen in en zo kwam de presentatie toch nog tot een goed einde.

12

CONCLUSIE

Alle onderdelen zijn in theorie nu klaar. Individueel zijn ze via *Modelsim* getest en goed bevonden. De onderlinge signalen zijn zo veel mogelijk op elkaar afgestemd. De onderdelen voldoen samen aan de specificaties die eerder gesteld zijn. Echter in de praktijk zullen de onderdelen nog niet feilloos met elkaar samenwerken. Hiervoor zal er meer meer getest worden, bijvoorbeeld op een FPGA bord en een logic analyzer.



VHDL CODE VAN DE CONTROLLER

A.1. TOP LEVEL ENTITY

```
library IEEE;
   use IEEE.std_logic_1164.ALL;
3
4
   entity controller is
     port(clk :in
    reset :in
                         std_logic;
                         std_logic;
6
7
           knoppen:in
                         std_logic_vector(3 downto 0);
           wekker : out std_logic_vector(13 downto 0);
9
           menu_state :out std_logic_vector(2 downto 0));
10
   end controller;
```

A.2. BEHAVIOURAL VHDL CODE CONTROLLER

```
library IEEE;
2
   use IEEE.std_logic_1164.ALL;
   architecture behaviour of controller is
5
   component menu is
                                                       -- Het blok waar het mooie en slimmen
       onderdelen van de schakeling gedaan worden
       port(clk
6
                              :in std_logic;
                       :in
                             std_logic;
                       :in std_logic_vector(3 downto 0);
:in std_logic_vector(13 downto 0);
8
           knoppen
9
           wekdata
10
           enable
                        :out std_logic;
                          :out
                                      std_logic_vector(13 downto 0);
11
           wekker
12
           menu_signal
                              :out
                                           std_logic_vector(2 downto 0));
13
  end component menu;
14
15
   component geheugen is
                                                   -- 14 bit opslag
       port(clk :in
                          std logic;
16
17
           reset :in std_logic;
18
           enable :in
                         std_logic;
           wek_in :in std_logic_vector(13 downto 0);
19
           wek_out:out std_logic_vector(13 downto 0));
20
21
   end component geheugen;
22
23
24
   component buff is
                                               --De buffer die speciaal gemaakt is voor de menu
       met extra eigenschappen
25
       port (clk
                  :in std_logic;
                              std_logic;
26
           reset
                       :in
27
           knoppen
                       :in
                               std_logic_vector(3 downto 0);
                       :out std_logic_vector(3 downto 0));
28
           knopjes
29
   end component buff;
30
31 signal knoppen_buff : std_logic_vector(3 downto 0);
                              : std_logic_vector(2 downto 0);
32 --signal menu_state
```

A.3. MENU ENTITY 22

```
signal wekdata_men, wekker_men : std_logic_vector(13 downto 0);
   signal write_enable : std_logic;
35
36 begin
37
   buffer_portmap : buff port map (clk, reset, knoppen, knoppen_buff);
38
   menu_portmap : menu port map (clk, reset, knoppen_buff, wekdata_men, write_enable, wekker_men,
        menu_state);
39
   menory_portmap: geheugen port map (clk,reset,write_enable,wekker_men,wekdata_men);
40
   wekker <= wekdata_men;</pre>
41
42
   end behaviour:
```

A.3. MENU ENTITY

```
library IEEE;
  use IEEE.std_logic_1164.ALL;
3
  use IEEE.Numeric_Std.all;
   entity menu is
                                std_logic;
6
     port(clk
                          :in
                       :in
7
           reset
                            std_logic;
                             std_logic_vector(3 downto 0);
8
           knoppen
                       :in
9
           wekdata
                      :in
                            std_logic_vector(13 downto 0);
10
           enable
                           :out std_logic;
11
           wekker
                                       std_logic_vector(13 downto 0);
                           :out
12
           menu_signal
                              :out
                                           std_logic_vector(2 downto 0));
   end menu:
```

A.4. BEHAVIOURAL VHDL CODE MENU

```
library IEEE;
2 use IEEE.std_logic_1164.ALL;
   use IEEE.numeric_Std.all;
   architecture behaviour of menu is
6 type fsm_states is (rust, wekkertijd, led, led_toggle, geluid, geluid_toggle, wekker_toggle,
        uren_set, uren_plus, uren_min, minuten_set, minuten_plus, minuten_min);
7
   signal state, new_state : fsm_states;
8
   signal uren_tmp : std_logic_vector (4 downto 0);
Q
   signal minuten_tmp : std_logic_vector (5 downto 0);
10
  begin
        assign : process(clk, reset) -- Daadwerkelijk alles toekennen
11
12
       begin
            if rising_edge(clk) then
13
14
                if reset = '0' then
15
                    state <= new_state;
16
                else
17
                    state <= rust;
18
                end if;
19
            end if:
20
        end process assign;
21
        actie_uitvoeren : process(knoppen, wekdata, clk, reset, state) --Voer acties uit
22.
23
        begin
24
            case state is
25
                when rust =>
                    enable <= '0';
26
27
                    wekker <= wekdata;
28
                    menu_signal <= "000";
29
30
                when wekker_toggle =>
31
                    enable <= '1';
32
                    wekker(12 downto 0) <= wekdata(12 downto 0);</pre>
33
                    wekker(13) <= not wekdata(13);</pre>
34
                    menu_signal <= "000";
35
36
                when wekkertijd =>
37
                    enable <= '0';
                    wekker <= wekdata;
38
39
                    menu_signal <= "000";
```

```
40
41
                  when led =>
                      enable <= '0';
42
43
                      wekker <= wekdata;</pre>
44
                      menu_signal <= "011";
45
46
                  when led_toggle =>
47
                      enable <= '1';
                      wekker(11 downto 0) <= wekdata(11 downto 0);</pre>
48
49
                      wekker(12) <= not wekdata(12);</pre>
50
                      wekker(13) <= wekdata(13);</pre>
51
                      menu_signal <= "011";</pre>
52
53
                  when geluid =>
                      enable <= '0';
54
55
                      wekker <= wekdata;
                      menu_signal <= "100";
56
57
58
                  when geluid_toggle =>
59
                      enable <= '1';
60
                      wekker(10 downto 0) <= wekdata(10 downto 0);</pre>
61
                      wekker(11) <= not wekdata(11);</pre>
                      wekker(13 downto 12) <= wekdata(13 downto 12);</pre>
62
63
                      menu_signal <= "100";
64
65
                  when uren_set =>
                      enable <= '0';
66
67
                      wekker <= wekdata;
68
                      menu_signal <= "001";
69
70
                  when uren_plus =>
71
                      enable <= '1';
                      menu_signal <= "101"; --let op dit is alleen gedaan voor testen</pre>
72
73
                      if (to_integer(unsigned(wekdata(10 downto 6)))) < 23 then</pre>
74
                           wekker(10 downto 6) <= std_logic_vector(to_unsigned(to_integer(unsigned()))</pre>
                                wekdata(10 downto 6))) + 1, 5));
75
                      else
76
                          wekker(10 downto 6) <= "00000";
77
                      end if;
                       wekker(13 downto 11) <= wekdata(13 downto 11);</pre>
78
79
                       wekker(5 downto 0) <= wekdata(5 downto 0);</pre>
80
81
                  when uren_min =>
82
                      enable <= '1';
                      menu_signal <= "110"; --let op dit is alleen gedaan voor testen</pre>
83
                      if (to_integer(unsigned(wekdata(10 downto 6)))) > 0 then
84
85
                           wekker(10 downto 6) <= std_logic_vector(to_unsigned(to_integer(unsigned(</pre>
                               wekdata(10 downto 6))) - 1, 5));
86
                      else
87
                          wekker(10 downto 6) <= "10111";
88
                      end if:
20
                       wekker(13 downto 11) <= wekdata(13 downto 11);</pre>
90
                      wekker(5 downto 0) <= wekdata(5 downto 0);</pre>
91
92
                  when minuten_set =>
93
                      enable <= '0';
                       wekker <= wekdata;
94
95
                      menu_signal <= "010";</pre>
96
97
                  when minuten_plus =>
98
                      enable <= '1';
99
                      if (to_integer(unsigned(wekdata(5 downto 0)))) < 59 then</pre>
100
                           wekker(5 downto 0) <= std_logic_vector(to_unsigned(to_integer(unsigned(</pre>
                               wekdata(5 downto 0))) + 1, 6));
101
                      else
102
                           wekker(5 downto 0) <= "000000";
103
                      end if:
                       menu_signal <= "111"; --let op dit is alleen gedaan voor testen
104
105
                       wekker(13 downto 6) <= wekdata(13 downto 6);</pre>
106
107
                  when minuten_min =>
```

```
enable <= '1';
108
109
                       if (to_integer(unsigned(wekdata(5 downto 0)))) > 0 then
110
                            wekker(5 downto 0) <= std_logic_vector(to_unsigned(to_integer(unsigned(</pre>
                                 wekdata(5 downto 0))) - 1, 6));
111
                       else
                            wekker(5 downto 0) <= "111011";
112
113
114
                       menu_signal <= "111"; --let op dit is alleen gedaan voor testen</pre>
                       wekker(13 downto 6) <= wekdata(13 downto 6);</pre>
115
116
117
          end process actie_uitvoeren;
118
119
          next_state : process (knoppen, wekdata, clk, reset, state) -- Bepaal nieuwe state
120
121
              case state is
122
                   when rust =>
                       if knoppen(0) = '1' then
123
124
                            new_state <= wekkertijd;</pre>
                       elsif knoppen(1) = '1' then
125
126
                           new_state <= wekker_toggle;</pre>
127
                       else
128
                           new_state <= rust;</pre>
129
                       end if;
130
131
                   when wekker_toggle =>
132
                       new_state <= rust;</pre>
133
134
                   when wekkertijd =>
                       if knoppen(0) = '1' then
135
136
                            new_state <= rust;</pre>
137
                       elsif knoppen(2) = '1' then
                           new_state <= geluid;</pre>
138
139
                       elsif knoppen(3) = '1' then
140
                            new_state <= led;</pre>
                       elsif knoppen(1) = '1' then
141
142
                            new_state <= uren_set;</pre>
143
                           new_state <= wekkertijd;</pre>
144
145
                       end if;
146
147
                   when led =>
148
                       if knoppen(0) = '1' then
149
                       new_state <= rust;
elsif knoppen(2) = '1' then</pre>
150
151
                           new_state <= wekkertijd;</pre>
                       elsif knoppen(3) = '1' then
152
153
                            new_state <= geluid;</pre>
                       elsif knoppen(1) = '1' then
154
155
                            new_state <= led_toggle;</pre>
156
157
                            new_state <= led;</pre>
158
                       end if:
159
160
                   when led_toggle =>
161
                       new_state <= led;</pre>
162
                   when geluid =>
163
164
                       if knoppen(0) = '1' then
165
                            new_state <= rust;</pre>
                       elsif knoppen(2) = '1' then
166
167
                           new_state <= led;</pre>
168
                       elsif knoppen(3) = '1' then
169
                            new_state <= wekkertijd;</pre>
170
                       elsif knoppen(1) = '1' then
171
                            new_state <= geluid_toggle;</pre>
172
173
                           new_state <= geluid;</pre>
                       end if;
174
175
176
                   when geluid_toggle =>
177
                       new_state <= geluid;</pre>
```

A.5. MEMORY 25

```
178
179
                  when uren_set =>
180
                       if knoppen(0) = '1' then
181
                           new_state <= rust;</pre>
182
                       elsif knoppen(2) = '1' then
183
                           new_state <= uren_plus;</pre>
184
                       elsif knoppen(3) = '1' then
                       new_state <= uren_min;
elsif knoppen(1) = '1' then</pre>
185
186
187
                          new_state <= minuten_set;</pre>
188
                       else
189
                           new_state <= uren_set;</pre>
190
                       end if;
191
192
                  when uren_plus =>
                       new_state <= uren_set;</pre>
193
194
195
                  when uren_min =>
196
                      new_state <= uren_set;</pre>
197
198
                  when minuten_set =>
                       if knoppen(0) = '1' then
199
200
                           new_state <= rust;</pre>
201
                       elsif knoppen(2) = '1' then
202
                           new_state <= minuten_plus;</pre>
203
                       elsif knoppen (3) = '1' then
                           new_state <= minuten_min;</pre>
204
                       elsif knoppen(1) = '1' then
205
206
                          new_state <= rust;</pre>
207
                       else
208
                           new_state <= minuten_set;</pre>
209
                       end if;
210
211
                  when minuten_plus =>
212
                       new_state <= minuten_set;</pre>
213
214
                  when minuten_min =>
                      new_state <= minuten_set;</pre>
215
216
              end case;
217
         end process next_state;
218 end behaviour;
     A.5. MEMORY
    library IEEE;
 2
    use IEEE.std_logic_1164.ALL;
 3
 4
     entity geheugen is
       port(clk :in
    reset :in
 5
                             std_logic;
 6
                             std_logic;
              enable :in
                             std_logic;
 8
                             std_logic_vector(13 downto 0);
              wek_in :in
 9
              wek_out:out
                             std_logic_vector(13 downto 0));
    end geheugen;
 10
     A.6. BEHAVIOURAL VHDL MEMORY
 1
    library IEEE;
 2
     use IEEE.std_logic_1164.ALL;
     architecture behaviour of geheugen is
 4
 5
     signal wek_opslag, wek_temp : std_logic_vector(13 downto 0 );
 6
    begin
 7
     assign : process(clk,reset,wek_temp,wek_in)
 8
     begin
 9
         if rising_edge(clk) then
 10
              if reset = '1' then
 11
                  wek_temp<= (others => '0');
```

12

else

if enable = '1' then

A.7. ENTITY BUFFER 26

```
14
                       wek_temp <= wek_in;</pre>
15
                  else
16
                       wek_temp <= wek_temp;</pre>
17
                  end if;
18
              end if;
19
         end if;
20
         wek_out <= wek_temp;
    end process assign;
21
22.
    end behaviour:
```

A.7. ENTITY BUFFER

```
library IEEE;
2
  use IEEE.std_logic_1164.ALL;
3
4
  entity buff is
5
                              std_logic;
    port (clk
                       :in
6
                       :in
                              std_logic;
           knoppen
                      :in
                              std_logic_vector(3 downto 0);
8
                               std_logic_vector(3 downto 0));
          knopjes
                      :out
9
   end buff;
```

A.8. BEHAVIOURAL VHDL BUFFER

```
1 library IEEE;
 2 use IEEE.std_logic_1164.ALL;
 3
    use IEEE.numeric_Std.all;
 5
   architecture behaviour of buff is
   type fsm_states is (rust, one, zero);
 6
    signal state, new_state : fsm_states;
 8
    signal knopjes_temp : std_logic_vector(3 downto 0);
 9
    begin
10
        assign : process(clk, reset) --Daadwerkelijk alles toekennen
11
        begin
12
            if rising_edge(clk) then
                 if reset = '0' then
13
14
                     state <= new_state;
15
                 else
16
                     state <= rust;
17
                 end if;
18
                 knopjes <= knopjes_temp;</pre>
             end if;
19
20
        end process assign;
21
        actie_uitvoeren : process(knoppen,clk, reset, state) -- Voer acties uit
22
        begin
23
            case state is
24
                 when rust =>
25
                     --knopjes <= "0000";
                     if ((knoppen(0) = '1' xor knoppen(1) = '1') xor (knoppen(2) = '1' xor knoppen
26
                          (3) = '1')) then
27
                          new_state <= one;</pre>
28
                          knopjes_temp <= knoppen;</pre>
29
30
                          new_state <= state;</pre>
31
                          knopjes_temp <= "0000";</pre>
32
                     end if;
33
                 when zero =>
34
                      --knopjes <= "0000";
                     knopjes_temp <= "0000";</pre>
35
                     if ((knoppen(0) = '0' and knoppen(1) = '0') and (knoppen(2) = '0' and knoppen
36
                          (3) = '0')) then
37
                          new_state <= rust;</pre>
38
                     else
39
                         new_state <= state;</pre>
                     end if;
40
41
                 when one =>
                     --knopjes <= knopjes_temp;
42
                     --knopjes_temp <= knopjes_temp;
43
44
                     new_state <= zero;</pre>
```

```
45 knopjes_temp <= "0000";
46 end case;
47
48 end process actie_uitvoeren;
49 end behaviour;</pre>
```



TESTBENCHS VOOR DE CONTROLLER

B.1. TESTBENCH VHDL CONTROLLER

```
--In case of doubt, blame Kevin
1
2
   library IEEE;
3
4
   use IEEE.std_logic_1164.ALL;
5
   use IEEE.Numeric_Std.all;
7
    architecture behaviour of controller_tb is
8
   component controller is
9
       port(clk :in
                           std logic:
10
                         std_logic;
           reset :in
            knoppen:in std_logic_vector(3 downto 0);
wekker:out std_logic_vector(13 downto 0);
11
12
13
           menu_state :out std_logic_vector(2 downto 0));
   end component controller;
14
15
16
   signal clk, reset
                                                  : std_logic;
17
   signal menu_signal
                                                  : std_logic_vector(2 downto 0);
18
   signal knoppen
                                                  : std_logic_vector (3 downto 0);
19
   signal wekker
                       : std_logic_vector (13 downto 0);
20
21
   begin
                <= '1' after 0 ns,
       clk
22.
23
                '0' after 40 ns when clk /= '0' else '1' after 40 ns;
24
                <= '1' after 0 ns,
25
                                         --knoppen(0) = menu
        reset
26
                '0' after 124 ns;
                                         --knoppen(1) = set
27
                                          --knoppen(2) = up
        knoppen <= "0000" after 0 ns,
28
                                         --knoppen(3) = down
29
                "0010" after 128 ns,
                                         --rust -> wekker_toggle
                "0000" after 208 ns,
30
                                         --knoppen(3) = down
                "0010" after 368 ns,
31
                                         --wekker_toggle -> rust
                "0000" after 448 ns,
32
                                         --knoppen(3) = down
                "0001" after 608 ns,
33
                                         --rust -> wekkertijd
34
                "0000" after 688 ns,
                                         --knoppen(3) = down
                "0001" after 848 ns,
35
                                         --wekkertijd -> rust
36
                "0000" after 928 ns,
                                         --knoppen(3) = down
                "0001" after 1088 ns,
"0000" after 1168 ns,
37
                                         --rust -> wekkertijd
                                         --knoppen(3) = down
38
                "0010" after 1328 ns,
39
                                         --wekkertijd -> uren_set
40
                "0000" after 1408 ns,
                                         --knoppen(3) = down
                "0100" after 1568 ns,
                                         --uren_set -> uren_plus
41
                "0000" after 1648 ns,
42
                                         --knoppen(3) = down
                "1000" after 2008 ns,
43
                                         --uren_set -> uren_min
                "0000" after 2088 ns,
44
                                         --uren_min -> uren_set
                "0001" after 2248 ns,
45
                                         --uren_set -> rust
                "0000" after 2328 ns,
46
                                         --knoppen(3) = down
                "0001" after 2488 ns,
47
                                         --rust -> wekkertijd
                "0000" after 2568 ns,
                                        --knoppen(3) = down
```

```
49
                 "0010" after 2768 ns,
                                          --wekkertiid -> uren set
50
                 "0000" after 2808 ns,
                                          --knoppen(3) = down
                 "0010" after 2968 ns,
51
                                          --uren_set -> minuten_set
                 "0000" after 3048 ns,
52
                                          --knoppen(3) = down
53
                 "0100" after 3208 ns,
                                          --minuten_set -> minuten_plus
                 "0000" after 3288 ns,
54
                                          --minuten_plus -> minuten_set
                 "1000" after 3448 ns,
                                          --minuten_set -> minuten_min
55
                 "0000" after 3528 ns,
56
                                          --minuten_min -> minuten_set
                 "0001" after 3688 ns,
57
                                          --minuten_set -> rust
                 "0000" after 3768 ns,
                                          --knoppen(3) = down
58
                 "0001" after 3928 ns,
"0000" after 4008 ns,
59
                                          --rust -> wekkertijd
60
                                          --knoppen(3) = down
                 "0010" after 4168 ns,
61
                                          --wekkertijd -> uren_set
                 "0000" after 4248 ns, \,
62
                                          --knoppen(3) = down
                 "0010" after 4408 ns,
63
                                          --uren_set -> minuten_set
                 "0000" after 4488 ns,
64
                                          --knoppen(3) = down
                 "0010" after 4648 ns,
65
                                          --minuten_set -> rust
66
                 "0000" after 4728 ns,
                                          --knoppen(3) = down
                 "0001" after 4888 ns,
67
                                          --rust -> wekkertijd
                 "0000" after 4968 ns,
68
                                          --knoppen(3) = down
69
                 "1000" after 5128 ns,
                                          --wekkertijd -> led
                 "0000" after 5208 ns,
70
                                          --knoppen(3) = down
71
                 "0001" after 5368 ns,
                                          --led -> rust
72
                 "0000" after 5448 ns,
                                          --knoppen(3) = down
                 "0001" after 5608 ns,
73
                                          --rust -> wekkertijd
74
                 "0000" after 5688 ns,
                                          --knoppen(3) = down
                 "0100" after 5848 ns,
"0000" after 6128 ns,
75
                                          --wekkertijd -> geluid
76
                                          --knoppen(3) = down
                 "0100" after 6288 ns,
77
                                          --geluid -> led
                 "0000" after 6368 ns,
78
                                          --knoppen(3) = down
79
                 "0100" after 6528 ns,
                                          --led -> wekkertijd
                 "0000" after 6608 ns,
80
                                          --knoppen(3) = down
                 "1000" after 6768 ns,
81
                                          --wekkertijd -> led
82
                 "0000" after 6848 ns,
                                          --knoppen(3) = down
                 "1000" after 7008 ns,
83
                                          --led -> geluid
                 "0000" after 7088 ns,
84
                                          --knoppen(3) = down
85
                 "1000" after 7248 ns,
                                          --geluid -> wekkertijd
                 "0000" after 7328 ns,
                                          --knoppen(3) = down
86
87
                 "1000" after 7488 ns,
                                          --wekkertijd -> led
88
                 "0000" after 7568 ns,
                                          --knoppen(3) = down
                 "0010" after 7728 ns,
                                          --led -> led_toggle
89
90
                 "0000" after 7808 ns,
                                          --led_toggle -> led
91
                 "1000" after 7968 ns,
"0000" after 8048 ns,
                                          --led -> geluid
92
                                          --knoppen(3) = down
                 "0010" after 8208 ns,
93
                                          --geluid -> geluid_toggle
                 "0000" after 8288 ns,
94
                                          --geluid_toggle -> geluid
95
                 "0001" after 8448 ns,
                                          --geluid -> rust
                 "0000" after 8528 ns;
96
                                          --done, done, done;
97
98
        controller_pm: controller port map(clk, reset, knoppen, wekker,menu_signal);
    end architecture:
```

B.2. TESTBENCH VHDL MENU

```
1
   --In case of doubt, blame Kevin
3 library IEEE;
4
  use IEEE.std_logic_1164.ALL;
   use IEEE.Numeric_Std.all;
6
7
   architecture behaviour of menu_tb is
8
   component menu is
9
       port (clk
                       :in
                               std_logic;
                               std_logic;
10
           reset
                       :in
11
                      :in
                               std_logic_vector(3 downto 0);
           knoppen
                       :in
12
           wekdata
                               std_logic_vector(13 downto 0);
13
                       :out
                             std_logic;
           enable
14
                              std_logic_vector(13 downto 0);
           wekker
                       :out
15
                        :out
                                   std_logic_vector(2 downto 0));
           menu_signal
16 end component menu:
```

```
17
   signal clk, reset, enable
                                                         std logic:
                                                     : std_logic_vector (2 downto 0);
19 signal menu_signal
20 signal knoppen
                                                 : std_logic_vector (3 downto 0);
21 signal wekdata, wekker : std_logic_vector (13 downto 0);
22
23 begin
                <= '1' after 0 ns,
24
       clk
                '0' after 20 ns when clk /= '0' else '1' after 20 ns;
2.5
26
                <= '1' after 0 ns,
27
        reset
                                         --knoppen(0) = menu
                '0' after 62 ns;
28
                                         --knoppen(1) = set
                                         --knoppen(2) = up
30
        knoppen \leftarrow "0000" after 0 ns, -knoppen(3) = down
31
                "0010" after 68 ns,
                                         --rust -> wekker_toggle
                "0010" after 108 ns,
32
                                         --wekker_toggle -> rust
                "0001" after 148 ns,
33
                                         --rust -> wekkertijd
34
                "0001" after 188 ns,
                                         --wekkertijd -> rust
                "0001" after 228 ns,
35
                                         --rust -> wekkertijd
                "0010" after 268 ns,
36
                                         --wekkertijd -> uren_set
37
                "0100" after 308 ns,
                                         --uren_set -> uren_plus
                "0000" after 348 ns,
                                         --uren_plus -> uren_set
38
                "1000" after 388 ns,
39
                                         --uren_set -> uren_min
40
                "0000" after 428 ns,
                                         --uren_min -> uren_set
                "0001" after 468 ns,
                                         --uren_set -> rust
41
                "0001" after 508 ns,
                                         --rust -> wekkertijd
42
                "0010" after 548 ns,
"0010" after 588 ns,
43
                                         --wekkertijd -> uren_set
44
                                         --uren_set -> minuten_set
                "0100" after 628 ns,
45
                                         --minuten_set -> minuten_plus
                "0000" after 668 ns,
46
                                         --minuten_plus -> minuten_set
47
                "1000" after 708 ns,
                                         --minuten_set -> minuten_min
                "0000" after 748 ns,
48
                                         --minuten min -> minuten set
                "0001" after 788 ns,
49
                                         --minuten_set -> rust
50
                "0001" after 828 ns,
                                         --rust -> wekkertijd
                "0010" after 868 ns,
                                         --wekkertijd -> uren_set
51
                "0010" after 908 ns,
52.
                                         --uren_set -> minuten_set
53
                "0010" after 948 ns,
                                         --minuten_set -> wekkertijd
                                                                          EIGENLIJK GAAT DIT NAAR
                    RUST TOE
54
                "0001" after 988 ns,
                                         --rust -> wekkertijd
55
                "1000" after 1028 ns,
                                         --wekkertijd -> led
                "0001" after 1068 ns,
                                         --led -> rust
56
                "0001" after 1108 ns,
57
                                         --rust -> wekkertijd
58
                "0100" after 1148 ns,
"0100" after 1188 ns,
                                         --wekkertijd -> geluid
59
                                         --geluid -> led
                "0100" after 1228 ns,
60
                                         --led -> wekkertijd
                "1000" after 1268 ns,
                                         --wekkertijd -> led
61
                "1000" after 1308 ns,
62
                                         --led -> geluid
                "1000" after 1348 ns,
63
                                         --geluid -> wekkertijd
                "1000" after 1388 ns,
                                         --wekkertijd -> led
64
                                         --led -> led_toggle
65
                "0010" after 1428 ns,
                "0000" after 1468 ns,
                                         --led_toggle -> led
66
                "1000" after 1508 ns,
67
                                         --led -> geluid
                "0010" after 1548 ns,
                                         --geluid -> geluid_toggle
68
                "0000" after 1588 ns,
                                         --geluid_toggle -> geluid
69
                "0001" after 1628 ns,
70
                                         --geluid -> rust
71
                "0000" after 1668 ns;
                                         --done, done, done;
72.
73
        wekdata <= "00000001000001" after 20 ns;
74
        menu_pm: menu port map(clk, reset, knoppen, wekdata, enable, wekker, menu_signal);
75
   end architecture;
```

B.3. TESTBENCH VHDL GEHEUGEN

```
1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
3
4 architecture behaviour of geheugen_tb is
5 component geheugen is
6 port(clk :in std_logic;
```

```
7
             reset :in
                           std_logic;
 8
             enable :in
                            std_logic;
 9
                            std_logic_vector(13 downto 0);
             wek in :in
             wek_out:out std_logic_vector(13 downto 0));
10
11
    end component geheugen;
12
    signal clk, enable, reset :
13
                                       std_logic;
14
                                           std_logic_vector(13 downto 0);
    signal wek_in, wek_out :
15
16
17
   begin
                 <= '0' after 0 ns,
18
        clk
                 '1' after 20 ns when clk /= '1' else '0' after 20 ns;
19
20
21
                 <= '1' after 0 ns,
        reset
                 '0' after 85 ns;
22
23
24
        enable <= '0' after 0 ns,
25
                 '1' after 150 ns,
26
                 '0' after 290 ns,
27
                 '1' after 590 ns;
28
29
30
                    "000000000000001" after 0 ns,
        wek_in <=
                 "000000000000010" after 70 ns,
31
32
                 "00000000000011" after 110 ns,
                 "000000000000000" after 150 ns, "000000000000101" after 190 ns,
33
34
                 "00000000000110" after 230 ns,
35
                 "00000000000111" after 270 ns,
36
                 "00000000000000000" after 310 ns,
37
                 "00000000001001" after 350 ns,
38
                 "00000000001010" after 390 ns,
39
40
                 "00000000001011" after 430 ns,
                 "00000000001100" after 470 ns,
41
                 "00000000001101" after 510 ns,
42
                 "00000000001110" after 550 ns,
"00000000001111" after 590 ns,
43
44
                 "00000000010000" after 630 ns,
45
                 "00000000010001" after 680 ns, "00000000010010" after 735 ns,
46
47
48
                 "00000000010111" after 779 ns;
49
50
        geheugen_pm: geheugen port map(clk, reset, enable, wek_in, wek_out);
    end behaviour;
```

B.4. TESTBENCH VHDL BUFFER

```
1
   library IEEE;
2
   use IEEE.std_logic_1164.ALL;
   architecture behaviour of buff_tb is
4
5
   component buff is
      port(clk
                                   std_logic;
6
                           :in
                       :in std_logic;
7
           reset
8
                               std_logic_vector(3 downto 0);
           knoppen
                       :in
                             std_logic_vector(3 downto 0));
9
           knopies
                       :out
10
   end component buff;
11
                             : std_logic;
: std_lo
   signal clk, enable, reset
12
13
   signal knoppen, knoppjes
                                          std_logic_vector(3 downto 0);
14
15
  begin
16
17
               <= '0' after 0 ns,
       clk
               '1' after 20 ns when clk /= '1' else '0' after 20 ns;
18
19
             <= '1' after 0 ns,
20
       reset
               '0' after 85 ns;
21
```



SIMULATIES RESULTATEN VAN DE CONTROLLER

C.1. BEHAVORAL SIMULATIE

<u>€1</u> •	Msgs																									
<pre>/controller_tb/clk</pre>	1																									
<pre>/controller_tb/reset</pre>																										
■ ♦ /controller_tb/menu_signal	000	000														0001			(01)00	1)110			000
	0000	0000)0010	10000	100	10 1000)	100001	0000)000	1 (0000	()	1001 100	100	0010)0000)01	00 0000				(1000)	1000	00001	10000	
■ ◆ /controller_tb/wekker	X	X O)8192		(0)64					()()		
ra ■ ● Now	9400 ns	18	20	ns .	400	ns	600	ns	80	0 ns	100	ns)	120	0 ns	140	ns .	160	ns	180	0 ns	200	ns .	2200	ns .	240) ns
© Zee Cursor 1	0 ns	0 ns																								

Figuur C.1: Simulatie van 0 tot 2500ns



Figuur C.2: Simulatie van 2500ns tot 5000ns

<u>•</u>	Msgs																								
<pre>/controller_tb/clk</pre>	1																								
→ /controller_tb/reset → /controller_tb/menu_signal		000	_	- v)11		YAAA		-			100				011		7000		- 7	11		1100		7000
• /controller_tb/knoppen	0000	0000	0000	100000	'IT	01)000	1 2000	00001	0000)010		11/1/	10000	_	0100 000		00100	0000		00 1000	 	1000	1000	1100	10000 10000
■◆/controller_tb/wekker	X	0				/																			
Now Now	9400 ns		520	0 ns	540	ns (560	0 ns	580	0 ns	600	ns	6200	ns	6400	ns	6600	ns	6800	ns	700	0 ns	720) ns	7400 ns
Gursor 1	0 ns																								

Figuur C.3: Simulatie van 5000ns tot 7500ns

<u>€</u> 1+	Msgs																								
<pre>/controller_tb/clk</pre>	1																								
<pre>/controller_tb/reset</pre>																									
■ → /controller_tb/menu_signal		011 1100		1000			0111				[1]	00				(00	(i								
■ ◆ /controller_tb/knoppen	0000	100010000	11000	10000		000 100	00)0010	10000	(10	30 10000		(0010)	1000)000	1 10000									
■	X	0								14096					6144										
™ ■ ● Now	9400 ns	720) ns	7400	ns	7600) ns	7800) rs	8000	ns	820	l() ns	840	() ns	86(() ns	880) ns	900	0 rs	920) ns	9400) ns
Cursor 1	0 ns																								

Figuur C.4: Simulatie van 7500ns tot het einde

C.2. SYNTHESIZE SIMULATIE

€ 1 •	Msg																									
<pre>/controller_tb/clk</pre>																										
<pre>/controller_tb/reset</pre>			\uparrow																							
■→ /controller_tb/menu_sig		000														1001			1 101)(0	(1)			111	10)(001		(000
→ /controller_tb/knoppen	0000	0000	0010	0000)00	10 1000	j	(0001	1000	1000	10000		1001 (00	100	0010	00000	<u> </u>	100 (aa	10			11000)000	10000	
■ → /controller_tb/wekker		00000000	daaaaaaaa		10000	0000000	10)00	daaaaaaa	00000										10	00000010	(d0000))0000	10000000	000
<i>≅</i> ₹ €	Now 9000 ns	ns	200) ns	400	ns	600	ns	800	ns ns	100	ns	120	0 ns	140	0 ns	16	0 ns	18	00 ns	200	0 ns	220	0 ns	2400	0 ns
6 ∕• Cur	sor 1 0 ns	0 ns																								

Figuur C.5: Simulatie van 0 tot 2500ns

<u>*</u>	Msgs																									
<pre>/controller_tb/clk</pre>																										
<pre>/controller_tb/reset</pre>																										
/controller_tb/menu_signal		000				Ò01		(010		(133)	i (01)		000	1010)00	0				0001		100	10		(000	
→ /controller_tb/knoppen	0000		000		(0000)	(010 1000	Ó	10100	d000	(100)(001)	odoo	(0001	20000)0(10 0000	Ó	10010	td000	(001	10000		0001
■ → /controller_tb/wekker		(((((((((((((((((((((((((((((((((((((((obboadaa)000	aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa	001	1000000000	100000000											
™® ● Now	9000 ns	260	0 ns	280	0 ns	30	00 ns	320	0 ns	340	0 ns	360	0 ns		00 ns	400	0 ns	420	0 ns	440	00 ns	460	0 ns	480	ns	daman
⊕ / • Cursor 1	0 ns																									

Figuur C.6: Simulatie van 2500ns tot 5000ns

_																										
\$2 1 -		Msgs																								
	/controller_tb/clk																									
4																										
B 🧇			000		1011)000					1100				011		(000			011		X100		XOQ	
	/controller_tb/knoppen		0000	1000	0000	Χοσ <u>ρ</u> 1 Χοσο	10	00001 0	1000	X010			00000		0100)DOD	Ó	10100	10000	(10	00 0000	4	11000 0	000	(1000	00000	
B	/controller_tb/wekker	011000000000000	00000000	000000																						
AL 🚒 0	Now	9000 ns	0 ns	5200	ns	5400 ns	560	0 ns	580	0 ns	6000	ns	6200	ns	6400	ns	6600	ns	6800	ns .	700	ns	7200	ns	7400	ns
S 2.	Cursor 1	() ne																								

Figuur C.7: Simulatie van 5000ns tot 7500ns

6 1•	Maga																								
♦ /controller_tb/clk								Ш								Ш						ЩП			
<pre>/controller_tb/reset</pre>																									
■ → /controller_tb/menu_signal		(000		011		11.00		(0.0	0		(011			0011		100)/ 	000				
■ ◆ /controller_tb/knoppen	0000	0000)1	aga)baa	1	1000)	0000	(100	00000		1000 100	DDD .	10010	00000	(10	300C OD	Ó	10010 0	1000	(000	10000					
■		aaaaaaaaaaaaaaaa	100											(01000	bbbbaaa	00			00000000	iaaaaaa	0				
≥ ■ ● Now	9000 ns	68	10 ns	700	∩ ne	720	ns	740	ns	760	ns	7800	ng	800	ne ne	820	ne .	840	ns ns	88	NO ns		OO ns	900	ns
⊕ / ● Cursor 1	0 ns																								

Figuur C.8: Simulatie van 7500ns tot het einde


C.3. EXTRACTED SIMULATIE



Figuur C.9: Simulatie van 0 tot 2500ns

<u>\$1</u> •	Maga																									
<pre>/controller_tb/clk //controller_tb/reset</pre>	1	ш							ш	ш		+			$\Box\Box$	\vdash	ш				ш					ш
/controller_tb/menu_signal		000				001		X010)	11 (01		X111	(010)000					0001)(0	10		000	
■	0000	0001 100	00		00000	100	LO MODO		00100	0000	10	10 X0000		(gaa) - (aa	100	10001	10000	100	10 0000	1	10010	0000	10010	10000	100	001 1
	^					_					u_			"												=
∴ ■ ● Now	9000 ns	2600	ns	2800	ns	3000	ns	320	0 ns	34	00 ns	36	00 ns	380	0 ns	400	0 ns	4200	ns	440	0 ns	460	0 ns	4800	ns	
Gursor 1	0 ns																									_

Figuur C.10: Simulatie van 2500ns tot 5000ns



Figuur C.11: Simulatie van 5000ns tot 7500ns



Figuur C.12: Simulatie van 7500ns tot het einde

C.4. TIMING

C.4. TIMING



Figuur C.13: Timing problemen



VHDL CODE VAN HET ALARM

D.1. ENTITY ALARM-COMPARE

```
library IEEE;
1
   use IEEE.std_logic_1164.ALL;
3
4
    entity compare is
                      :in
      port(clk
                              std_logic;
                       :in std_logic;
6
            reset
            tijd_uur :in std_logic_vector(4 downto 0);
tijd_min :in std_logic_vector(5 downto 0);
7
8
9
             wekker_uur:in std_logic_vector(4 downto 0);
10
             wekker_min:in
                                std_logic_vector(5 downto 0);
                               std_logic;
11
            stop_alarm:in
                     :out std_logic;
:out std_logic);
12
             geluid
             licht
13
   end compare;
```

D.2. BEHAVIOURAL ALARM-COMPARE

```
1
   library IEEE;
    use IEEE.std_logic_1164.ALL;
    use IEEE.numeric_std.ALL;
 3
 4
 5
    architecture behaviour of compare is
        type comp_state is (steady, start, final);
 6
        signal state, new_state: comp_state;
 8
        signal alarm_uur: std_logic_vector(4 downto 0);
 9
        signal alarm_min: std_logic_vector(5 downto 0);
10
   begin
11
        lbl1: process (clk)
12
        begin
13
            if (clk'event and clk = '1') then
                 if (reset = '1') or (stop_alarm = '1') then
14
15
                     state <= steady;
                     alarm_min <= std_logic_vector(to_unsigned(0, 6));</pre>
16
17
                     alarm_uur <= std_logic_vector(to_unsigned(0,5));</pre>
18
19
                     if (to_integer(unsigned(wekker_min)) > 14) then
20
                         alarm_min <= std_logic_vector(to_unsigned(to_integer(unsigned(wekker_min)))</pre>
                             ) - 15, 6));
2.1
                         alarm_uur <= wekker_uur;
23
                         alarm_min <= std_logic_vector(to_unsigned(60 - (15-to_integer(unsigned(</pre>
                              wekker_min))),6));
24
                         if (to_integer(unsigned(wekker_uur)) = 0) then
25
                             alarm_uur <= std_logic_vector(to_unsigned(23, 5));</pre>
26
                         else
                             alarm_uur <= std_logic_vector(to_unsigned(to_integer(unsigned(</pre>
                                  wekker_uur)) - 1, 5));
```

D.3. TOP ENTITY ALARM 38

```
28
                          end if:
29
                      end if;
30
                      state <= new_state;
31
                 end if;
32
             end if;
33
        end process;
34
        lbl2: process (state, alarm_min, alarm_uur, wekker_uur, wekker_min, tijd_min, tijd_uur)
35
        begin
36
             case state is
37
                 when steady =>
                     geluid <= '0';
38
                      licht <= '0';
39
40
                      if (alarm_min = tijd_min) and (alarm_uur = tijd_uur) then
41
                          new_state <= start;</pre>
42
                         new_state <= steady;</pre>
43
                      end if;
44
45
                 when start =>
                     geluid <= '0';
46
                      licht <= '1';
47
48
                      if (wekker_uur = tijd_uur) and (wekker_min = tijd_min) then
49
                          new_state <= final;</pre>
50
51
                         new state <= start:
52.
                      end if;
53
                 when final =>
                      geluid <= '1';
54
                      licht <= '1';
55
                     new_state <= final;</pre>
56
57
                 when others =>
                     geluid <= '0';
58
59
                      licht <= '1';
60
                      new_state <= state;</pre>
61
             end case;
        end process;
62
   end behaviour;
63
```

D.3. TOP ENTITY ALARM

```
library IEEE;
  use IEEE.std_logic_1164.ALL;
2
3
4
   entity alarm is
5
                    :in
                           std_logic;
     port (clk
6
                    :in
                          std_logic;
          reset
7
                           std_logic;
          sec
                    in
8
          licht
                     :in
                           std_logic;
9
          pwm_signal:out
                          std_logic);
  end alarm:
```

D.4. BEHAVIOURAL ALARM

```
library IEEE;
1
   use IEEE.std_logic_1164.ALL;
3
4
   architecture behaviour of alarm is
   component counter
                    :in
6
        port ( clk
                           std_logic;
7
                   reset :in
                               std_logic;
8
                   sec :in
                                std_logic;
9
           licht :in std_logic;
10
                   length:out
                               std_logic_vector(5 downto 0));
11
   end component;
12
   component pwm
13
       port ( clk
                           std_logic;
                    :in
14
                   reset :in
                              std_logic;
15
                   length:in
                               std_logic_vector(5 downto 0);
                               :out std_logic);
16
                   pwm_signal
17
   end component;
18 signal length : std_logic_vector (5 downto 0);
```

D.5. ENTITY ALARM-COUNTER

```
library IEEE;
  use IEEE.std_logic_1164.ALL;
4
  entity counter is
5
     port(clk :in
                       std logic:
6
          reset :in
                       std_logic;
                       std_logic;
          sec :in
8
       licht :in
                  std_logic;
Q
          length:out
                      std_logic_vector(5 downto 0));
  end counter;
```

D.6. BEHAVIOURAL ALARM-COUNTER

```
1
    library IEEE;
 2
    use IEEE.std_logic_1164.ALL;
    use IEEE.numeric_std.ALL;
 4
 5
    architecture behaviour of counter is
        type counter_state is (init, laag, hoog);
 6
 7
        signal count, new_count: unsigned(3 downto 0);
 8
        signal length2, new_length2: unsigned(5 downto 0);
 9
        signal state, new_state: counter_state;
10
11
        length <= std_logic_vector(new_length2);</pre>
12
        lbl1: process(clk)
13
        begin
14
             if (clk'event and clk = '1') then
                 if (reset = '1') or (licht = '0') then
15
                     state <= init;
16
17
                      count <= (others => '0');
18
                 else
19
                      state <= new_state;
                      count <= new_count;</pre>
20
21
                 end if;
22
                 length2 <= new_length2;</pre>
23
             end if:
24
        end process;
25
        lbl2: process(sec, count, length2)
26
        begin
27
            case state is
                 when init =>
28
29
                     new_length2 <= (others => '1');
30
                      new_count <= (others => '0');
                      new_state <= laag;</pre>
31
32
                 when laag =>
                     if (sec = '1') then
33
34
                          if (count = "1111") then
                               new_count <= "0001";
35
                               if (length2 /= 0) then
36
37
                                   new_length2 <= length2 -1;</pre>
38
                               else
39
                                   new_length2 <= length2;</pre>
40
                               end if;
41
                          else
42
                               new_count <= count + 1;</pre>
43
                               new_length2 <= length2;</pre>
44
                          end if:
45
                          new_state <= hoog;</pre>
46
                      else
47
                          new_count <= count;</pre>
48
                          new_length2 <= length2;</pre>
```

D.7. ENTITY ALARM-PWM

```
49
                            new_state <= laag;</pre>
50
                        end if;
51
                   when hoog =>
                       if (sec = '0') then
52
53
                            new_state <= laag;</pre>
54
55
                            new_state <= hoog;
56
                        end if;
57
                        new_count <= count;</pre>
                        new_length2 <= length2;</pre>
59
                   when others =>
60
                       new_count <= count;</pre>
                       new_length2 <= length2;</pre>
61
62
                        new_state <= hoog;</pre>
63
64
         end process;
    end behaviour;
65
```

D.7. ENTITY ALARM-PWM

```
library IEEE;
  use IEEE.std_logic_1164.ALL;
2
3
4
  entity pwm is
                       std_logic;
5
     port(clk :in
           reset :in
6
                       std_logic;
           length:in
                       std_logic_vector(5 downto 0);
8
                       :out std_logic);
           pwm_signal
  end pwm;
```

D.8. BEHAVIOURAL ALARM-PWM

```
1
   library IEEE;
   use IEEE.std_logic_1164.ALL;
 2
    use IEEE.numeric_std.ALL;
 5
    architecture behaviour of pwm is
        type pwm_state is (hoog, laag, res_state);
 7
        signal counter, new_counter: unsigned(5 downto 0);
 8
        signal state, new_state: pwm_state;
 9
    begin
10
        lbl1: process(clk)
11
        begin
             if(clk'event and clk = '1') then
12
                 if (reset = '1') then
13
14
                      state <= res_state;
                      counter <= (others => '0');
15
16
                 else
17
                     state <= new_state;
                      counter <= new_counter;</pre>
18
19
                 end if;
20
             end if;
2.1
        end process;
22
        1b12: process(counter, length, state)
23
        begin
24
             case state is
25
                 when res_state =>
                      pwm_signal <= '0';</pre>
26
27
                      new_counter <= (others => '0');
28
                     new_state <= laag;</pre>
29
                 when laag =>
30
                     pwm_signal <= '0';</pre>
                      new_counter <= counter + 1;</pre>
31
32
                      if (unsigned(length) <= counter) then</pre>
33
                          new_state <= hoog;</pre>
34
                      else
35
                         new_state <= laag;
36
                     end if;
37
                 when hoog =>
38
                     pwm_signal <= '1';</pre>
```

```
39
                       new_counter <= counter + 1;</pre>
                       if (unsigned(length) <= counter) then</pre>
40
41
                            new_state <= hoog;</pre>
42
43
                           new_state <= laag;</pre>
44
                       end if;
45
                   when others =>
                       pwm_signal <= '0';
new_counter <= counter;</pre>
46
47
                       new_state <= laag;
48
49
              end case;
50
         end process;
51 end behaviour;
```

BIBLIOGRAFIE