EPO-3

Extreme Winterslaap Interrupter Final report

14-01-2015

Projectgroep A1





SAMENVATTING

Dit is het verslag van "EPO-3"van groep A1. Hierin is te vinden hoe het project is aangepakt en uitgewerkt. Het systeem dat is ontworpen lijkt op de Wake-up Light van het bedrijf Philips. De obstakels die overwonnen moesten worden zijn het ontvangen en verwerken van het DCF-77 signaal, het aansturen van het licht, het aansturen van het geluid en het aansturen van een LCD schermpje. In het verslag is te vinden hoe al deze subsystemen zijn ontworpen en uitgewerkt.

INHOUDSOPGAVE

Sa	menv	ratting	ii
1	Intro	oductie	1
2	Ont	werp specificatie	2
3	Syste	eem overzicht en ontwerp	3
4	DCF	F 77	5
	4.1	Inleiding	5
	4.2	Specificaties	6
		4.2.1 Ingangen	6
		4.2.2 Uitgangen	6
		4.2.3 Gedrag	6
	4.3	Functionaliteit	6
		4.3.1 FSM diagrammen	8
		4.3.2 VHDL code	8
	4.4	Simulatie	9
	4.5	Rapid prototyping (FPGA implementatie)	9
	4.6	Resultaten	
5			11
	5.1	Inleiding	
	5.2	Specificaties	
		5.2.1 Ingangen	
		5.2.2 Uitgangen	
		5.2.3 Gedrag	
	5.3	Functionaliteit	
	5.4	VHDL code	
	5.5	Testen	
	5.6	Simulatie	
	5.7	Resultaten	13
		5.7.1 Conclusie en discussie	15
6	Alar	rm	16
•	6.1	Inleiding	
	6.2	Specificaties	
	0.2	6.2.1 Ingangen	
		6.2.2 Uitgangen	
		6.2.3 Gedrag	
	6.3	Functionaliteit	
	0.5	6.3.1 FSM	
		6.3.2 Code	
	6.4	Resultaten	
	6.5	Testen	
	0.5	rester	17
7	LCD		20
	7.1	Inleiding	
	7.2	Specificaties	
	7.3	Entity	
	7.4	Gedrag	
	7.5	Functionaliteit	21

INHOUDSOPGAVE

	7.6	Subsyst																									
																											22
	7.7	Simulat																									
	7.8	Testen																									
	7.9	Resulta																									
		7.9.1	C	onc	lusi	ie e	n d	1SCI	ussi	ie .	٠		٠	 •	•	 ٠	•	 ٠	 ٠	 ٠	•	 ٠	•	 ٠	٠	 ٠	22
8	Resu	ilts for t	tot	al d	esiş	gn																					23
9	Plan	voor he																									24
	9.1	Logic a	ana	lyz	er.																						24
	9.2	Testsign	gna	len																							24
10	Voor	tgang v	van	he	t pr	oje	ect																				25
		Inleidin																								 	25
		Werkve																									
	10.3	Sameny	iwe	rkir	ıg b	oinn	ien	de	gro	ep.																	25
	10.4	Afsprak	ıkeı	ı biı	nne	n d	e gi	roe	p .																		25
11	Cone	clusie																									26
A	FSM	l diagrai	amı	men	Œ)CI	F 77)																			27
		OL code			- (-			,																			30
D		VHDL		ech	riis	ino	r 379	n h	of T	CE	77	bl.	ok														
	B.2	Testben																									
	B.3	FPGA 1																									
	B.4	VHDL		•																							
		B.4.1																									66
		B.4.2																									66
		B.4.3																									66
		B.4.4																									67
		B.4.5																									70
		B.4.6										•															71
		B.4.7																									71
	D 5	B.4.8																									71
	B.5	Testben																									
		B.5.1 B.5.2																									72 73
										neug																	
		B.5.4							_																		76
	B.6	Vhdl co																									
		B.6.1																									76
		B.6.2	В	eha	vio	ura	l ala	arm	1-cc	omp	are																76
		B.6.3	T	op e	nti	ty a	ıları	m .																			77
		B.6.4																									77
		B.6.5		•	•																						78
		B.6.6																									78
		B.6.7					-																				79
		B.6.8	В	eha	V101	ura.	I ala	arm	ı-pv	vm	٠		•	 •	•	 •	•	 •	 •	 ٠	•	 •	•	 •	•	 ٠	79
C		ılatie re																									81
	C.1	Behavio																									
	C.2	Synthes																									
	C.3	Extracto																									
	C.4	Timing	g .			•		•			٠		٠	 •	٠	 •	•	 •	 •	 •	•	 ٠	•	 ٠	•	 ٠	84
D		ılatie re																									85
	D.1	Behavio																									
	D 2	Extracto	ted	SITT	11112	itie								 												 	გრ

1

INTRODUCTIE

Epo 3 staat in het teken van het ontwerpen van een chip. Wat voor product er ontworpen gaat worden ligt aan de projectgroep. Het bedenken van het ontwerp is de eerste stap in het ontwerpproces, bij deze stap moet er al rekening gehouden met de randvoorwaarden die aan het project gesteld worden, zoals het aantal beschikbare transistoren op de chip.

Er is besloten om een wake-up light te maken. De belangrijkste functie is dat het licht 15 minuten voor de alarmtijd langzaam aan begint te gaan, totdat de lamp op de alarmtijd op volle sterkte brandt. Daarnaast zullen er nog een paar functies toegevoegd worden. Het DCF-signaal zal opgevangen worden voor de actuele datum en tijd, dit zal op een LCD-scherm worden laten zien. Door middel van vijf knoppen kan de wekker bediend worden. De alarmtijd kan ingesteld worden en de gebruiker kan aangeven of het licht en geluid aan moeten gaan als de gebruiker gewekt wil worden. Op de LCD zal ook te zien zijn of er iets aangepast wordt. De ingangs- en uitgangssignalen en het gedrag moeten geformuleerd worden als specificaties.

Er wordt structuur aangebracht in het systeem door het systeem op te delen in een paar grote blokken, deze blokken kunnen dan over de acht projectleden verdeeld worden. Allereerst moeten er van de afzonderlijke subsystemen specificaties opgesteld worden, zodat de blokken op elkaar afgestemd kunnen worden. Vervolgens moet van elk blok één of meer FSM's gemaakt worden waarna er een code geschreven kan worden. De geschreven code moet gesimuleerd en gesyntetiseerd worden. Als aan het eind van het project van het hele systeem een lay-out gemaakt is, kan het systeem op een chip gezet worden.

ONTWERP SPECIFICATIE

Voor ons project ontwerpen we een klok, gesynchroniseerd met DCF77, weergeven op lcd met een wake-up alarm. De tijd, die intern wordt bijgehouden, zal worden gesynchroniseerd met een zogenaamd DCF signaal. De wekker zal bediend worden door middel van een menu. Dit menu wordt aangestuurd op basis van 4 knoppen. In dit menu moet de wekkertijd ingesteld worden. Ook moet de wekker en het wekkergeluid aan en uit gezet kunnen worden. Een vijfde knop is de uitknop voor als de wekker gaat en uitgezet moet worden. De visualisatie van dit menu zal op een LCD weergegeven worden. Als men zich niet in het menu bevindt, zal men alle data verdeeld over het scherm zien. Deze data bestaat uit de actuele tijd, de wekkertijd, de datum en de weekdag. Daarnaast zal op het LCD-scherm weergegeven worden of de wekker en het geluid aan staan. Met het knipperen van scheidingsteken tussen uren en minuten zal het passeren van seconden aangegeven worden.

Het systeem zal enkele reandvoorwaarden hebben. Zo zal het een algemene reset moeten bevatten. Als gevolg van het indrukken van een resetknop zullen alle opgeslagen waarden en counters op 'nul' worden gezet. Ook zullen alle signalen 'active high' moeten zijn. De implementatie van het totale ontwerp moet op een chip-oppervlak van circa $0.4~\rm cm^2$, oftewel $40.000~\rm transistor$ -paren. Dit in de vorm van twee opeengestapelde bond_bars, zoals aangelevert door de TU Delft. De chip beschikt over 32 pins voor i/o poorten. Daar zitten niet de voedingspinnen bij, deze worden apart aangesloten. Voor de FSM's (Finite State Machine) mogen alleen die van het Moore-type gebruikt worden. Als de schakeling geactiveerd wordt moeten alle FSM's in hun begintoestand komen door middel van een reset signaal. Voor de opwekking van het kloksignaal kan gebruik gemaakt worden van een kristal van $6.144~\rm MHz$ of $32~\rm kHz$. Het streven is om zo weinig mogelijk componenten extern te gebruiken. De dissipatie van de chip dient echter ook beperkt te zijn. Dit geeft een compromis voor de maximale stroom die de elektronica mag dissiperen voor de aansturing van externe componenten, zoals LEDs. De voedingsspanning van het IC bedraagt $5~\rm Volt$. Het IC wordt gemaakt in een semi-custom CMOS proces. [?]

Het systeem zal de volgende ingangen hebben:

- DCF-signaal
- 36kHz klok
- Reset-knop
- 4 menu-knoppen
- 1 uit-knop

Onze chip zal over de volgende uitgangen beschikken:


- LED, 1 bit om de led aan te sturen
- Sound, 1 bit om de buzzer aan te sturen
- LCD, een 7 bits vector om het scherm aan te sturen via een microcontroller
- · Clk_out, 1 bit ter aansturing van de microcontroller

SYSTEEM OVERZICHT EN ONTWERP

Het systeem is opgedeeld in vier blokken:

- De DCF controller
- De main controller
- · Het alarm
- De LCD controller

In figuur 3.1 is te zien welke ingangs- en uitgangssignalen het systeem in en uit gaan en hoe de blokken elkaar aansturen.



Figuur 3.1: Blokdiagram van het gehele systeem

In de DCF controller wordt het DCF signaal opgevangen en omgezet naar een bitvector met weekdag, datum en tijd. Daarnaast wordt er een kloksignaal van 1 Hz gegenereerd. Mocht het DCF-signaal tijdelijk niet goed opgevangen kunnen worden, kan een intern register de tijd door blijven geven en op de LCD wordt aangegeven of het

DCF signaal opgevangen wordt. Dit register wordt dan weer gesynchroniseerd als het signaal weer opgevangen wordt

De main controller bestuurt het hele systeem. De alarmtijd kan ingesteld worden en de alarmtijd wordt met de actuele tijd vergeleken, zodat het alarmblok weet wanneer het alarm aan moet gaan. Met knoppen kan het menu bediend worden.

In het alarmblok wordt eerst de vijftien minuten van de wekkertijd afgetrokken. De ingestelde tijd is namelijk de tijd waarop het geluid aan moet gaan, de lamp moet al een kwartier eerder beginnen met branden. Daarnaast zorgt het alarm ervoor dat een PWM-signaal gegenereerd wordt wat naar een LED gaat.


De LCD controller zorgt dat de datum, tijd, ingestelde alarmtijd en de veranderingen in het menu op de LCD zichtbaar zijn. Er wordt een LCD scherm gebruikt waar de pixels afzonderlijk van elkaar aangestuurd worden. Tussen de chip en het scherm zit nog een microcontroller, waarin de karakters zijn opgeslagen, dit zou namelijk te groot zijn om op de chip te regelen.

4

DCF77

4.1. INLEIDING

In dit onderdeel, genaamd DCF77, wordt de basis van de wekker gelegd, door verschillende belangrijke datasignalen aan te maken, welke nodig zijn om de rest van de wekker goed te laten functioneren. Een eis die is gesteld aan de eigenschappen van deze klok, is dat deze gesynchroniseerd wordt met het zogenaamde DCF77 signaal. Dit is een signaal dat vanuit Duitsland wordt verzonden en bestaat uit korte (100 ms) en lange (200 ms) pulsen, welke respectievelijk nullen en enen coderen. Iedere seconde, behalve de laatste van iedere minuut, wordt er een puls verzonden. De bits die door deze pulsen worden gecodeerd, bevatten allerlei informatie, zoals de actuele datum en tijd op de eerstvolgende minuut. Een deel van de informatie die op deze manier wordt verzonden, zal worden gebruikt voor het aansturen van de wekker. Om gebruik te kunnen maken van de informatie die met het DCF77 signaal wordt verzonden, is het echter wel nodig te weten welke bit uit de reeks van 59 stuks welke informatie codeert. In figuur 4.1 is te zien welke informatie door elk van de 59 bits wordt gecodeerd. Een versie in tabelvorm is te vinden op Wikipedia [?]. De wekker zal gebruik gaan maken van bits 21 t/m 58. In de afbeelding worden binnen deze selectie bits 28, 35 en 58 respectievelijk P1, P2 en P3 genoemd. Deze bits zijn zogenaamde parity-bits, welke de ontvanger van het DCF77 signaal in staat stelt om tot op zekere hoogte te controleren of de ontvangen bitreeks correct is. In het DCF77 signaal wordt gebruik gemaakt van even parity. Dit betekent dat, wanneer zich in de bits die bij een zekere parity bit horen een even aantal logische enen bevindt, de parity bit een logische 0 zal zijn [?]. Het DCF77 blok converteert een gedigitaliseerde versie van het DCF77 signaal naar een tijdreferentie, waarna deze een autonome klok synchroniseert, welke zich ook binnen het DCF77 blok bevindt.



Figuur 4.1: Codering van het dcf-signaal [?]

4.2. Specificaties 6

4.2. SPECIFICATIES

In deze sectie worden de in- en uitgangen van de DCF-controller overzichtelijk weergeven. Doordat dit onderdeel aan het begin staat van het totale systeem, bevat dit blok enkel standaard ingangen en een ingang van buitenaf met het DCF77 signaal. De uitgangen uren en minuten worden doorgestuurd naar de main-controller. De clk van 1 Hz zal in verschillende onderdelen worden gebruikt, zowel binnen als buiten het DCF77 blok. De datum en het signaal dcf_led zullen rechtstreeks op het LCD scherm worden weergegeven. Enkele signalen zijn in BCD (Binairy Coded Decimal). Meer informatie over BCD is te vinden op de website van Technology UK [?].

4.2.1. INGANGEN

Dit onderdeel maakt gebruik van de volgende ingangen:

- De 32 kHz systeemklok, een standaard input.
- Het 'active high' resetsignaal, een standaard input.
- Het gedigitaliseerde DCF77 signaal, bestaande uit korte en lange pulsen.

4.2.2. UITGANGEN

Dit onderdeel genereert de volgende uitgangen:

- Een kloksignaal met een frequentie van 1 Hz, welke gebruikt kan worden om secondes te tellen.
- Het debug signaal dcf_led, wat een seconde lang hoog is na ontvangst van een puls van het DCF77 signaal.
- Uren; de uren van de huidige tijd in een BCD vector van 6 bits.
- Minuten; de minuten van de huidige tijd in een BCD vector van 7 bits.
- Weekdag; de dag van de week, binair gecodeerd met maandag als 001.
- Dag; de dag van de maand in een BCD vector van 6 bits.
- Maand; het nummer van de maand in een BCD vector van 5 bits.
- Jaar; de laatste twee cijfers van het jaartal in een BCD vector van 8 bits.
- Date_ready; een signaal dat aangeeft dat de datum gereed is voor verder gebruik.

4.2.3. GEDRAG

Het DCF77 blok heeft als belangrijkste gedragsfunctie om de huidige tijd en datum door te geven. Om deze informatie zo precies mogelijk te houden, dient deze zo vaak mogelijk te worden gesynchroniseerd met het extern gedigitaliseerde DCF77 ingangssignaal. Idealiter zou er dus iedere minuut met het DCF77 signaal worden gesynchroniseerd. Pas als via de parity bits is gebleken dat het de ontvangen tijd en datum plausibel zijn, wordt dit echter gedaan. Anders blijft de datum onveranderd en wordt de tijd bijgehouden met een interne klok. Zo wordt voorkomen dat andere onderdelen op de chip tijdelijk een compleet verkeerd signaal krijgen doorgestuurd, indien het DCF-signaal signaal niet of slecht wordt ontvangen.

Naast deze belangrijkste functie, heeft het DCF77 blok ook nog enige kleinere taken. Zo dient het 1 Hz signaal dat afkomstig is uit een interne klokdeler en wordt gebruikt voor de interne klok ook beschikbaar te worden gesteld voor gebruik in andere blokken. Ook dient een debug signaal def_led gegenereerd te worden, dat na iedere ontvangen bit uit het DCF77 signaal een seconde lang hoog is. Ten slotte dienen alle subblokken, inclusief registers, van de gehele module bij een 'active high' reset gereset te worden.

4.3. FUNCTIONALITEIT


Het DCF blok dient volgens de specificaties een tijd- en dagstempel te genereren uit het gedigitaliseerde DCF77 signaal dat aan het blok wordt aangeboden. Bovendien dient het blok de tijd zelf bij te houden wanneer het DCF77 signaal niet of niet goed wordt ontvangen. Het is vrij ondoenlijk om deze volledige functionaliteit in één keer te implementeren in VHDL. Bovendien zou dit een groot, lomp blok opleveren in de layout, welke vervolgens lastig op de chip te plaatsen zal zijn. Daarom wordt het DCF blok opgedeeld in kleinere subblokken, totdat deze wel in één keer geïmplementeerd kunnen worden. Een top-level beschrijving knoopt vervolgens de kleinere subblokken weer aan elkaar tot een groot blok. Naast het voordeel dat dit het ontwerpen vergemakkelijkt, geeft dit ook een gemakkelijker op de chip te plaatsen ontwerp, omdat ook de layout op dezelfde hiërarchische manier gegenereerd zal worden.

4.3. FUNCTIONALITEIT 7

In fig. 4.2 is te zien hoe het DCF blok is verdeeld in subblokken. Het DCF77 signaal wordt allereerst aangeboden aan het subblok edge detector, welke dit signaal vervolgens opsplitst in twee afzonderlijke signalen. Het eerste signaal geeft een puls wanneer er een rising edge plaatsvind op het DCF77 signaal en het tweede signaal geeft een puls wanneer er een falling edge plaatsvind op het DCF77 signaal. Beide signalen worden doorgevoerd naar de DCF counter, welke het tijdsverschil tussen de rising en falling edges telt. De tellerwaarde wordt na iedere ontvangen puls beschikbaar gesteld aan de daadwerkelijke DCF decoder door het signaal new_bit hoog te maken.

De DCF decoder bepaald vervolgens wat de bitreeks is die in één minuut van het DCF77 signaal gecodeerd is en genereerd hieruit de signalen voor de tijd en datum. Ook de parity bits worden apart naar buiten gevoerd, zodat deze kunnen worden gebruikt in de parity check. Naast deze signalen genereert de decoder ook het debug signaal dcf_led, dat aangeeft of het DCF77 signaal goed wordt ontvangen. Ten slotte genereert de decoder een signaal "start" dat aangeeft wanneer een volledige minuut is gedecodeerd. Dit laatste signaal gaat, samen met de tijd-, datum- en parity bits naar het subblok parity check. Hier wordt gecontroleerd of het aantal enen (even of oneven) klopt met wat het parity bit aangeeft. Het parity bit is namelijk alleen 0 wanneer er een even aantal bits bij hoort. Het controleren op een even of oneven aantal enen gebeurt door middel van een herhaalde xor operatie. Het subblok parity check genereert vervolgens een sync_now signaal dat aangeeft dat de controle is voltooid en succesvol was. Dit signaal wordt ook naar buiten gevoerd om aan te geven dat de datum aan de uitgang van de decoder gebruikt kan worden.

Het sync_now signaal komt vervolgens aan bij de autonome synchroniseerbare klok. Dit subblok besstaat vervolgens zelf weer uit twee mod60 tellers en een mod24 teller, waarmee autonoom de tijd kan worden bijgehouden, mocht het DCF77 signaal onverhoopt wegvallen. Wanneer sync_now hoog wordt, worden deze tellers gesynchroniseerd met de tijd uit het DCF77 signaal. Voor het tellen wordt gebruik gemaakt van het uitgangssignaal van een ander subblok, namelijk de klokdeler. Dit subblok genereert het 1 Hz kloksignaal uit de 32 kHz systeemklok, wat wordt gebruikt voor het tellen van seconden en bovendien naar andere blokken buiten het DCF blok wordt doorgevoerd.




Figuur 4.2: Verdeling van het DCF blok in subblokken

4.3. FUNCTIONALITEIT 8

4.3.1. FSM DIAGRAMMEN

Het opdelen van het grote DCF77 blok in subblokken is bijzonder nuttig, maar nog niet voldoende om direct een implementatie in VHDL te kunnen maken. Daarom wordt voor alle subblokken op het laagste abstractieniveau een FSM diagram gemaakt, waarin globaal wordt aangegeven wat er wanneer dient te gebeuren binnen elk van deze blokken. Er zijn in totaal acht verschillende subblokken te ontwerpen. Dit betekent dat er ook acht verschillende FSM diagrammen dienen te worden getekend. Bij wijze van voorbeeld wordt hier het FSM diagram van de parity_check besproken. Alle acht FSM diagrammen zijn terug te vinden in appendix A als fig. A.1 t/m fig. A.8.



Figuur 4.3: FSM diagram van het subblok parity check

In fig. 4.3 is het FSM diagram van de parity check nogmaals weergegeven. Zoals te zien is, begint deze na een reset altijd in de clear state. In tegenstelling tot wat je zou verwachten, worden in deze state de drie bits die het resultaat van de drie parity checks bevatten, niet op een logische 0, maar op een logische 1 gezet. Dit is zo, omdat in het DCF77 signaal gebruik wordt gemaakt van even parity. Dit betekent dat een parity bit een logische 0 bevat, wanneer de bijbehorende bitreeks een even aantal logische enen bevat. Een xor operatie met deze bitreeks + de bijbehorende parity bit zal dus 0 opleveren wanneer de parity bit correct is. In de reset ga je er echter juist vanuit dat de parity nog niet correct is. Wanneer dit door de decoder wordt aangegeven met het signaal start_xor, zal de state van het subblok parity_check naar check gaan.

In de state check worden vervolgens, door middel van herhaalde xor operaties, de daadwerkelijke parity checks uitgevoerd. Één check controleert de minuten, een tweede controleert de uren en de derde controleert de volledige datum (inclusief dag van de week). Onafhankelijk van het resultaat van deze drie parity checks, zal het subblok vervolgens gelijk naar de state output gaan.

In de state output worden dan de resultaten van de drie parity checks bij elkaar genomen. Dit gebeurt, om zo een strengere controle op de correctheid van de ontvangen bits te verkrijgen. Bovendien is op deze manier slechts één signaal nodig dat aangeeft of de ontvangen tijd en datum correct zijn. Alleen als alle parity checks kloppen, zal het uitgangssignaal sync_now hoog worden gemaakt. Hiermee worden vervolgens de tijd en datum vrijgegeven voor verder gebruik in de wekker. Ten slotte zal het subblok direct na het uitzenden van een puls op het sync_now signaal weer teruggaan naar de state clear, zodat deze klaar staat om de volende minuut weer de parity checks uit te voeren. De cirkel is nu rond.

4.3.2. VHDL CODE

Met behulp van de FSM diagrammen kan er behavioural VHDL worden geschreven, welke vervolgens met behulp van structural VHDL aan elkaar kan worden gemaakt om zo uiteindelijk het hele DCF77 blok te vormen. Al deze behavioural en structural VHDL beschrijvingen zijn voorzien van enig commentaar en opgenomen in appendix B.1. Vanuit de top-level beschrijving in appendix B.1.11 is, eventueel met behulp van fig. 4.2, gemakkelijk terug te vinden hoe alle andere VHDL beschrijvingen binnen het blok samenwerken.

4.4. SIMULATIE 9

4.4. SIMULATIE

Om de correcte functionaliteit te toetsen aan de verwachtingen, wordt de VHDL beschrijving van het DCF77 blok veelvuldig gesimuleerd. Hiervoor dienen echter wel testbenches geschreven te worden, welke het te testen onderdeel voorzien van testsignalen. Deze testbenches zijn voor ieder apart onderdeel geschreven in twee varianten, ook voor de structural beschrijvingen. In de eerste variant wordt er vanuit gegaan dat de systeemklok, net als in het uiteindelijke product, een signaal van 32 kHz is. Op deze variant van de testbenches wordt in dit verslag verder niet ingegaan, omdat deze te lang zijn. Dit levert later in het proces problemen op tijdens het simuleren op transistorniveau. Daarom is er ook een tweede variant van alle testbenches geschreven, waarin gebruik wordt gemaakt van geschaalde ingangssignalen. Op deze manier is er een veel kortere simulatietijd nodig, terwijl toch uit de resultaten opgemaakt kan worden of het geteste onderdeel naar verwachting werkt. Deze testbenches zijn opgenomen in appendix B.2 als appendix B.2.1 t/m appendix B.2.11

In *Modelsim* worden vervolgens alle onderdelen van het DCF77 blok getest op behavioural niveau met behulp van deze testbenches. Zodra de resultaten van deze simulaties overeenkomen met de verwachte resultaten, worden alle VHDL beschrijvingen in het programma *GoWithTheFlow* gesynthetiseerd. De gesynthetiseerde VHDL kan vervolgens met dezelfde testbenches opnieuw in *Modelsim* worden gesimuleerd. Als alles goed is, zullen de resultaten er precies hetzelfde uitzien. In dat geval wordt er van alle subblokken een layout gegenereerd door de programma's *Madonna & Trout*. Uit deze layout kan vervolgens binnen *GoWithTheFlow* weer VHDL worden geëxtraheerd. Deze VHDL kan vervolgens opnieuw met dezelfde testbenches in *Modelsim* worden gestopt ter controle. Ook de resultaten van deze simulaties zullen als alles klopt precies hetzelfde zijn als die van de behavioural simulaties. Binnen *GoWithTheFlow* is het echter ook mogelijk om aan de hand van een testbench de gegenereerde layout direct, zonder extractie van VHDL, te simuleren. Dit heet ook wel de switch-level simulatie, omdat deze het ontwerp op transistorniveau simuleert. Ten slotte is het binnen *GoWithTheFlow* mogelijk om de resultaten van de switch-level simulatie te laten vergelijken met die van de behavioural simulatie. Als ze met elkaar overeen komen, mag deze vergelijking slechts één enkele error opleveren; namelijk direct aan het begin van de simulatie, wanneer er nog geïnitialiseerd wordt.

4.5. RAPID PROTOTYPING (FPGA IMPLEMENTATIE)

Wanneer de testbenches eenmaal geschreven zijn, is het teseten van de geschreven VHDL beschrijvingen door middel van simuleren vrij snel voor elkaar. De resultaten van deze simulaties geven een aardige indicatie van de kans dat een ontwerp ook op de Sea-of-gates chip zal gaan werken. Er is echter nog een manier van testen, welke de resultaten van de simulaties kan ondersteunen. Dit is het plaatsen van het ontwerp op een FPGA development board, zoals het *Altera DE1* bord, waarna met behulp bijvoorbeeld de schakelaars, knoppen en ledjes van het development board het ontwerp realtime kan worden getest. Door ook op deze manier te testen, kunnen mogelijk andere problemen naar voren komen, welke in de simulaties niet worden opgemerkt.

In het specifieke geval van het DCF77 blok, zijn voor het testen op het FPGA bord nog enige extra VHDL beschrijvingen nodig. Deze extra beschrijvingen zijn voor onderstaande functies van belang en zijn opgenomen in appendix B.3 als appendix B.3.1 t/m appendix B.3.7.

- Het 50 MHz interne kloksignaal van het FPGA bord delen tot de 32 kHz van het ontwerp. [gen32khz]
- Een DCF signaal gegenereren wat iedere minuut opnieuw wordt herhaald. [dcf_gen] m.b.v. [gen10hz]
- Het wel of niet aansluiten van het gegenereerde DCF signaal op het ontwerp. [dcf_switch]
- Vanwege het beperkte aantal ledjes op het FPGA bord; schakelen tussen dag, maand en jaar. [switch]
- Om het uitgangssignaal date_ready af te kunnen lezen op een ledje, wordt dit signaal gebufferd. [buff]
- De huidige tijd op het seven-segment display van het FPGA bord weergeven. [sevenseg]

Uiteindelijk is met behulp van deze extra bestanden het volgende waar te nemen op het FPGA development board: Na de reset knop te hebben ingedrukt, zal op het seven-segment display te zien zijn dat de tijd is gereset naar 00:00. Ook de datum, welke kan worden weergegeven op de ledjes van het bord, is gereset naar enkel nullen. Door de daarvoor aangewezen schakelaar om te halen, wordt het gegenereerde DCF signaal aangesloten op het ontwerp en zal de tijd na een initialisatieperiode van één tot twee minuten gesynchroniseerd worden naar de in het signaal gecodeerde waarde. Ook zal het ledje dat is toegewezen aan date_ready nu gaan branden, als teken dat de datum nu beschikbaar is voor weergave op de ledjes. Wanneer de schakelaar van het DCF signaal weer wordt teruggezet, zal de tijd verder lopen op de interne klok. Op het seven-segment display is dit te zien aan het feit dat de weergegeven tijd iedere minuut met een minuut wordt opgehoogd.

4.6. RESULTATEN 10

4.6. RESULTATEN

MAIN CONTROLLER

5.1. INLEIDING

De main controller bevat de interface van de wekker. Deze zorgt er voor dat een wekker ingesteld kan worden, aangepast kan worden en uitgezet kan worden. Belangrijk aan elke interface is dat deze gebruiksvriendelijk is. Dit kan onder andere bereikt worden door een optimum voor het aantal knoppen te bepalen. Te veel knoppen, en de gebruiker weet niet welke knop wat doet, te weinig knoppen, en de gebruiker moet navigeren door een nodeloos ingewikkeld menu.

Daarnaast is er nog een beperkende factor: het aantal pinnen op de chip.

Dit alles bijeengenomen leverde een zo gebruiksvriendelijk mogelijke interface als er gebruik word gemaakt van 4 knoppen. Daarnaast is er nog een knop die slechts gebruikt wordt om een afgaand alarm uit te zetten.

De controller stuurt een hoop dingen aan, en van te voren was al geanticipeerd dat dit hierdoor een van de grootste onderdelen op de chip zou kunnen worden.

5.2. Specificaties

De controller moet aan een aantal eisen voldoen zodat andere componten overweg kunnen met de uitgangsignalen van de controller. De tijd moet gecodeerd worden volgens het DCB codering. Om door te geven of het alarm of onderelen aan of uit zijn wordt gebruik gemaakt van positieve logica. Dit houd in als er een 1 als uitgangsignaal is dan staat het onderdeel aan.

5.2.1. INGANGEN

- Klok, dit is een standaard input;
- Reset, ook dit is een standaard input;
- Knoppen, dit zijn de 4 knoppen die (nadat ze gebufferd zijn) onderdeel zijn van de interface.
 - knoppen[0] = menu
 - knoppen[1] = set
 - knoppen[2] = up
 - knoppen[3] = down

5.2.2. UITGANGEN

- Wekker, dit is een vector van 16 lang. In dit signaal zijn alle instellelingen te vineden van hoelaat de wekker afgaat tot of het alarm aan of uit is.
- Menu, een vector van 3 lang hierin is gecodeerd welke state de gebruiker is zodat de lcd de output eraan kan aanpassen.

In tabel 5.1 staat wat voor informatie te vinden is in de uitgangen van de controller.

5.3. FUNCTIONALITEIT 12

Tabel 5.1: Uitgangen van de controller

Uitgang	Informatie over wat in de uitgang te vinden is						
wekker	De huidige info over de wekker instellingen uit geheugen						
	wekker[6 down to 0] daarin staan de minuten						
	wekker[12 down to 7] daarin staan de uren						
	wekker[13] geluid bit						
	wekker[14] led bit						
	wekker[15] wekker bit (Of de wekker uberhaupt aan is of niet)						
menu	Deze geeft door aan de in welke state we zitten aan de lcd module						
	000 : Het normale scherm weergeven met alarm en wekkertijd weergave states :						
	(Rust, wekker toggle						
	001 : Uren aanpassen states : (uren set, uren min/plus)						
	010 : Minuten aanpassen states : (minuten set, minuten min/plus)						
	011 : Led aanpassen states : (Led, Led toggle)						
	100 : Geluid aanpassen states : (Geluid, Geluid toggle)						
	101 : De menu is geopend states : (Wekkertijd)						

5.2.3. GEDRAG

Om te beginnen moet de tijd waarop de wekker af gaat ingesteld kunnen worden. Dit wordt gedaan door eerst de huidige wekkertijd weer te geven, vervolgens het uur waarop gewekt moet worden te wijzigen en daarna de minuten. Hierna wordt de huidige tijd weer weergegeven.

Daarnaast is een vereiste dat de alarm in het geheel of gedeeltelijk uitgezet kan worden. Afhankelijk van een instelling moet het niks gebeuren of een combinatie van het afgaan van de led en geluid. Dit alles moet gebruiksvriendelijk mogelijk zijn.

5.3. Functionaliteit

Om de controller goed hiërarchisch te kunnen ontwerpen is deze opgedeeld in 3 componenten. Een buffer voor de vier knoppen, geheugenelement en het menu zelf. In fig. 5.1 is te vinden hoe de blok diagram van de controller eruit ziet.

Voor het menu is een grote FSM die in fig. 5.2 staat de gemaakte fsm en in tabel 5.2 staan de uitgangen per state gespecificeerd.

Rust	enable = '0'						
	wekker=wekdata						
	menu= "000"						
Wekker toggle	enable = '1'						
	wekker[12 down to 0]=wekdata[12 down to 0]						
	wekker[13]= niet wekdata[13]						
	menu = "000"						
Wekkertijd	enable ='0'						
	wekker=wekdata						
	menu = "000"						
Led	enable ='0'						
	wekker=wekdata						
	menu = "011"						
Led toggle	enable ='1'						
	wekker[11 down to 0]=wekdata[11 down to 0]						
	wekker[12] = niet wekdata[12]						
	wekker[13] = wekdata[13]						
	menu = "011"						
Geluid	enable ='0'						
	wekker=wekdata						
	menu = "100"						

5.4. VHDL CODE 13

Geluid toggle	enable ='1'							
	wekker[10 down to 0]=wekdata[10 down to 0]							
	wekker[11] = niet wekdata[11]							
	wekker[13 downto 12] = wekdata[13 downto 12]							
	menu = "100"							
Uren set	enable ='0'							
	wekker=wekdata							
	menu = "001"							
Uren plus	enable ='1'							
	wekker=wekdata+1							
	menu = "001"							
Uren min	enable ='1'							
	wekker=wekdata-1							
	menu = "001"							
Minuten set	enable ='0'							
	wekker=wekdata							
	menu = "010"							
Minuten plus	enable ='1'							
	wekker=wekdata+1							
	menu = "010"							
Minuten min	enable ='1'							
	wekker=wekdata-1							
	menu = "010"							

Tabel 5.2: Uitgangen binnen de state van de controller

5.4. VHDL CODE

De code voor de controller van de wekker is te vinden in appendix B.4. Voor de overzicht en het modular opbouwen is de code in vier blokken geschreven.

- De top entity met de port map. Deze is te vinden in appendices B.4.1 en B.4.2.
- Het menu, hierin zit de echte logica verwerkt. Deze is te vinden in appendices B.4.3 en B.4.4.
- Het gebruikte geheugen element voor de opslag van 16 bits, te vinden in appendices B.4.5 en B.4.6.
- De gebruikte buffer is te vinden in appendices B.4.7 en B.4.8. De buffer regelt het ingangssignaal, en zorgt ervoor dat er maar 1 klokperiode lang een hoog signaal gelezen word.

Voor het testen van de code zijn er testbenches gemaakt welke te vind zijn in appendices B.5.1 tot B.5.4.

5.5. TESTEN

Om zeker te zijn dat alles goed werkt worden er vier verschillende testen uitgevoerd. De belangrijkste zijn de behavoural en switch level simulatie. Om zeker te zijn dat alles goed werkt wordt er ook nog een test gedaan door de code te synthetiseren en te extracten uit de schakeling. Bij een test op behavioural niveau wordt er gekeken of de code werkt zoals verwacht. Na een geslaagd resultaat kan de code worden gesynthetiseerd, en deze gesynthetiseerde code worden gesimuleerd. Als er geen fouten optreden kan het ontwerp gemaakt worden, daarna geëxtraheerd en nogmaals getest worden. De testen worden uitgevoerd met behulp van *Modelsim*. De laatste stap bevat de switch level simulatie deze is als bijlage ingeleverd bij het document.


5.6. SIMULATIE

De resultaten van de simulatie staan in appendix C. De testbench is te lang om in een keer weer te geven daarom is deze op geknipt in vier stukken. De testbench die gemaakt is voor de simulatie staat in appendix B.5.1

5.7. RESULTATEN


Van fig. C.1 tot en met fig. C.12 is te zien dat iedere simulatie tot hetzelde resultaat leid en daarmee succesvol is. De minimale klokperiode kan afgelezen worden aan de hand van fig. C.13. Hieruit is op te makken dat deze 60ns is.

5.7. RESULTATEN 14



Figuur 5.1: Blok diagramma van de controller

5.7. RESULTATEN 15



Figuur 5.2: FSM diagramma van de menu

5.7.1. CONCLUSIE EN DISCUSSIE

De controller werkt op alle gesimuleerde niveau's naar verwachting. Voor een correcte werking heeft de controller een klok periode die volgens de simulaties ten minste 60ns moet bedragen om gliches te voorkomen De controller maakt gebruik van 8606 transitoren waarvan er voor de daadwerkelijke logica slechts 2965 worden gebruikt. Vlak nadat het inputbuffer gemaakt was kwam men er achter dat in plaats van een buffer ook de *rising_edge* functie gebruikt had kunnen worden. Hier is niet voor gekozen omdat het dan niet altijd even duidelijk is wat er gebeurd als er twee knoppen tegelijk ingedrukt worden.

6 ALARM

6.1. INLEIDING

In de alarm module wordt een led aangestuurd, die 15 minuten voor de ingestelde tijd in de main controller begint met branden en steeds feller wordt naarmate de tijd verstrijkt. Als de huidige tijd gelijk is aan de ingestelde tijd brandt de led op z'n felst en gaat er een geluid af, totdat er een knop wordt ingedrukt.

6.2. SPECIFICATIES

6.2.1. INGANGEN

- · Klok, standaard input.
- · Reset, standaard input.
- Tijd-uur, huidige tijd in uren.
- Tijd-minuut, huidige tijd in minuten.
- Wekker-uur, uur ingesteld in de main controller.
- Wekker-min, minuten ingestels in de main controller.
- Sec, seconde signaal gegenereerd in de DCF controller.
- Knop, alarm uitschakelen.

6.2.2. UITGANGEN

- PWM-signaal, signaal om de led aan te sturen.
- Geluid, signaal om een geluid af te laten gaan.

6.2.3. GEDRAG


Het alarm moet een bepaalde tijd voordat de wekker is ingesteld aangaan, nu gekozen voor 15 minuten. Er wordt 15 minuten van de ingestelde tijd afgetrokken. Zodra die tijd gelijk is aan de huidige tijd komt er een signaal (licht) aan bij het gedeelte wat voor een pwm signaal zorgt. In dat gedeelte wordt een pwm signaal gegenereerd dat elke 15 seconde breder wordt. Dit wordt gedaan door in een counter 15 seconde te tellen. Elke 15 seconde wordt de variable "lenght"kleiner. Deze begon op 64 en wordt vergeleken met een andere counter die elke klokflank telt, tot 64. Als de counter groter of gelijk is aan "length"dan is het pwm-signaal hoog. Als 15 minuten zijn verstreken na het aangaan van de led, dus de ingestelde tijd is gelijk aan de huidige tijd, brandt de led op z'n felst. Ook zal dan een "geluid"signaal naar '1' gaan. Dit blijft zo totdat de knop wordt ingedrukt of alles wordt gereset.

6.2. Specificaties


6.3. Functionaliteit

Om te laten zien hoe het alarm werkt, zijn er FSM's gemaakt en is tevens VHDL code inbegrepen.

6.3.1. FSM




Figuur 6.1: Alarm Compare FSM



Figuur 6.2: Alarm counter FSM

6.2. SPECIFICATIES 18



Figuur 6.3: Alarm pwm FSM

6.3.2. CODE

De code voor het alarm is opgedeeld in 3 stukken:

- · alarm-compare
- alarm-counter
- · alarm-pwm

Alarm-counter en alarm-pwm zijn onderdeel van een top entity, alarm. Omdat het nog niet zeker is waar alarm-compare geplaatst gaat worden op de chip is die daar niet bij inbegrepen. De code voor het alarm is te vinden in appendix B.6.

- De entity en behavioural van alarm compare is te vinden in appendices B.6.1 en B.6.2.
- De top entity en port map van alarm is te vinden in appendices B.6.3 en B.6.4.
- De entity en behavioural van alarm-counter is te vinden in appendices B.6.5 en B.6.6.
- De entity en behavioural van alarm-pwm is te vinden in appendices B.6.7 en B.6.8.

6.4. RESULTATEN 19

6.4. RESULTATEN

Alle onderdelen werken in de simulaties. Zowel de simulatie van de behaviour als van de extracted vhdl. De simulaties zijn te vinden in appendix D.

Te zien is in fig's. D.1 en D.3 dat wanneer de huidige tijd (tijd_uur en tijd_min) gelijk is aan de wekker tijd (wekker_uur en wekker_min) minus 15 minuten, dan gaat het signaal licht naar '1'. Als de huidige tijd gelijk is aan de wekker tijd, gaat ook het geluid signaal naar '1'. Ook is te zien dat wanneer de knop (in de simulatie stop_alarm) naar '1' gaat het licht en/of geluid weer naar '0' gaat.

fig's. D.2 en D.4 laten zien dat op het moment dat er 15 seconde zijn verstreken het pwm-signaal breder wordt.

6.5. TESTEN

Nadat alles er goed uitzag bij de simulaties is het alarm uitvoerig getest op de FPGA. Hier bleek alles ook prima te werken. Er was te zien dat een led steeds feller werd, dus het pwm-signaal werd steeds breder. Ook was te zien dat als de huidige tijd gelijk was aan de ingestelde wekker tijd minus 15 minuten er een signaal naar de pwm generator gaat om die aan te zetten.

7

LCD CONTROLLER

7.1. INLEIDING

Op de LCD zal de huidige tijd, ingestelde wekkertijd, datum en ingeschakelde functies te zien zijn. Een LCD is daar handig voor omdat het veel ontwerp vrijheid bied. Dat neemt ook mee dat het erg gecompliceerd kan worden. Het LCD dat zal worden gebruikt is van de fabrikant MIDAS, typenummer MC128064B6W-BNMLW. Het betreft een graphical LCD van 128 x 64 pixels met een register die geschreven kan worden. De bibliotheek met characters en de controller om het LCD te schrijven zal extern van deze chip plaatsvinden door middel van een atmega32-16pu. Deze keuze is gemaakt omdat voor de characters niet genoeg ruimte is op de chip. De LCD controller op de chip zal dus alleen de inkomende data moeten omzetten naar een positie waarnaar het geschreven moet worden en een bijbehorend character.

7.2. SPECIFICATIES 21

7.2. SPECIFICATIES

7.3. ENTITY

Naam	Type	Functie								
clk	in std_logic	Klok								
reset	in std_logic	Reset								
ready	in std_logic									
uren	in std_logic_vector(5 downto 0)	data signaal met actuele uren af- komstig van DCF								
minuten	in std_logic_vector(6 downto 0)	data signaal met actuele minuten afkomstig van DCF								
dagvdweek	in std_logic_vector(2 downto 0)	data signaal met de actuele dag afkomstig van DCF								
dagvdmaand	in std_logic_vector(5 downto 0)	data signaal met de actuele dag van de maand afkomstig van DCF								
maand	in std_logic_vector(4 downto 0)	data signaal met de actuele maand afkomstig van DCF								
jaar	in std_logic_vector(7 downto 0)	data signaal met het actuele jaar afkomstig van DCF								
dcf_debug	in std_logic	????								
menu	in std_logic_vector(2 downto 0)	data signaal die de actuele menu state weergeeft								
alarm	in std_logic	buffer signaal dat weergeeft of alarmfunctie in of uitgeschakeld is								
geluid_signaal	in std_logic	buffer signaal dat weergeeft of geluidsfunctie in of uitgescha- keld is								
licht_signaal	in std_logic	buffer signaal dat weergeeft of lichtfunctie in of uitgeschakeld is								
wektijd_uren	in std_logic_vector(5 downto 0)	data signaal met ingestelde wektijd uren								
wektijd_min	in std_logic_vector(6 downto 0)	data signaal met ingestelde wektijd minuten								
data_out	in std_logic_vector(6 downto 0)	data signaal dat de x,y,c informatie doorgeeft aan de microcontroller								
clk_out	in std_logic	clock om microcontroller clock mee te synchroniseren								

7.4. GEDRAG

7.5. Functionaliteit

7.6. Subsystemen LCD

7.7. SIMULATIE 22

- **7.6.1.** VHDL CODE
- **7.7. SIMULATIE**
- **7.8. TESTEN**
- 7.9. RESULTATEN
- **7.9.1.** CONCLUSIE EN DISCUSSIE

RESULTS FOR TOTAL DESIGN

Er zijn nog geen subsystemen aan elkaar gekoppeld. Het testen met meer dan één blok is dus nog niet gebeurd.

PLAN VOOR HET TESTEN VAN DE CHIP

9.1. LOGIC ANALYZER

Zodra de chip daadwerkelijk gemaakt is, kan die in kwartaal vier getest worden. Dit wordt gedaan met behulp van de logic analyzer LA-5580. Dit meetinstrument meet de uitgangsspanningen (logische één of nul) als functie van de tijd. De voordelen van deze analyzer ten opzichte van een oscilloscoop is dat de analyzer een groot aantal uitgangsspanningen kan meten en tegelijkertijd ingangssignalen de chip in kan sturen.

Voor het testen van de chip met een logic analyzer zijn een paar referentiedocumenten nodig die geproduceerd worden tijdens het ontwerpen van de chip. De ingangssignalen die in de referentiedocumenten staan worden als ingang naar de chip gestuurd en de uitgangssignalen van de chip en die van de documenten worden met elkaar vergeleken.

9.2. TESTSIGNALEN

De meeste uitgangssignalen die uit de chip komen, gaan naar een LCD-scherm. Mocht er iets mis gegaan zijn tussen de chip, microcontroller en het scherm, dan zal de weergave op het scherm niet goed zijn. Om te checken of de fout in de chip zelf zit of in de communicatie tussen de chip en het LCD zullen er testsignalen op de nietgebruikte pinnen van de chip gezet worden. Op die manier kunnen de signalen tussen de subblokken ook getest worden. De testsignalen die op de pinnen gezet worden zijn de volgende:

- Het dcf_debug signaal, om te zien of het DCF-signaal opgevangen wordt.
- Het Hz_1-signaal.
- Het menu_state-signaal.

VOORTGANG VAN HET PROJECT

10.1. INLEIDING

Bij dit project zijn er vaak weinig resultaten, totdat het bijna afgelopen is. Dit is een van de redenen dat voor een wake-up light gekozen is. Een wekker zelf is relatief makkelijk te maken. Er zijn echter ook een hele hoop extra features die in een wekker geimplementeerd kunnen worden. Op deze manier is dus een werkend resultaat relatief snel geproduceerd, en kunnen daarna naar gelang extra toepassingen toegevoegd worden. Dit is goed voor het moreel in de groep, aangezien een werkend product al heel snel gerealiseerd is. Hierdoor is er ook meer aansporing om meer toepassingen te implementeren, omdat er al een werkend geheel is. In het ergste geval is er geen extra feature. Daarnaast, als uiteindelijk bleek dat de planning te krap was, kunnen er features geschrapt worden, en is er nog steeds een werkend product. Onder andere dit maakt een wake-up light zeer aantrekkelijk om te maken.

10.2. Werkverdeling

Zodra duidelijk was wat gemaakt ging worden, werd een werkplan opgesteld. Dit was nodig zodat het duidelijk was wat er gedaan moest worden. Vervolgens zijn de taken zo snel mogelijk verdeeld door de wake-up light in blokken te verdelen. Van deze blokken werden ook eerst de specificaties bepaald, zodat er geen communicatie-problemen zouden ontstaan tussen de blokken. Uiteindelijk zijn er 4 hoofdblokken ontstaan, wat goed uitkwam, aangezien dit betekende dat er weer 4 tweetallen nodig waren, en de groep bestaat uit 8 mensen.

Deze blokken werden vervolgens door de tweetallen apart gemaakt, en waar de specificaties niet duidelijk genoeg waren, of onhandig gedefinieerd, werden deze aawngepast.

10.3. Samenwerking binnen de groep

10.4. AFSPRAKEN BINNEN DE GROEP

Afspraken binnen de groep verliepen soepel. De enkele keer dat dit niet gebeurde was hier een goede reden voor. Zo gebeurde het dat op de dag van een presentatie bleek dat een van de leden ziek was. Andere leden sprongen in en zo kwam de presentatie toch nog tot een goed einde.


11 Conclusie

De wekker werkt nu naar behoren. Alle onderdelen voldoen aan de gestelde eisen. De interne klok wordt gesynchroniseert als een goed dcf-signaal wordt ontvangen en kan op zichzelf door tellen mocht het signaal wegvallen. De data wordt ook ververst en doorgegeven mits de parity check het signaal goedkeurd. De controller beschikt over een werkend menu en kan bepalen welke informatie op het LCD-scherm weergegeven wordt. Dit kan via de 4 knoppen menu, set, up en down. Daarnaast is de wekker in te stellen via het menu en kan het geluid apart aan of uit gezet worden. Het licht begint 15 minuten van te voren langzaam meer licht te geven en op de ingestelde wekkertijd gaat het geluid af. De LCD_controller geeft overzichtelijk alle informatie via een microcontroller weer op een LCD scherm. Alle onderdelen zijn succesvol gesimuleerd in modelsim®en via een switch-level simulatie. Nada deze simulaties overeen kwamen zijn alle onderdelen op een FPGA getest. Dit bleek ook succesvol te zijn. Vervolgens werd met succes deze handelingen voor een top-entity herhaald. ##Helaas bleek dat er na al deze handelingen te weinig tijd was om de layout aan de bond bars aan te passen. Zodoende is het niet gelukt om de code in te leveren en zal het product niet op een chip verschijnen.## Hoewel de wekker theoretisch op nu op de chip kan staan, zal het moeten blijken of de chip het in praktijk ook doet. Naast deze test zijn er nog meer mogelijkheden om te onderzoeken. Zou zouden er meer functionaliteiten en of opties op de wekker kunnen. Zoals bijvoorbeeld het instellen van de duur dat het licht aangaat of de temperatuur weer te geven. Bij zo'n eventuele uitbreiding zal misschien overwogen moeten worden een grotere chip te nemen zodat er meer oppast of meer op efficiëntie letten.




FSM DIAGRAMMEN (DCF77 BLOK)


SUBBLOKKEN VAN SYNCTIME




Figuur A.1: FSM diagram van het subblok edge detector



Figuur A.2: FSM diagram van het subblok DCF counter




Figuur A.3: FSM diagram van het subblok DCF decoder




Figuur A.4: FSM diagram van het subblok parity check

KLOKDELER




Figuur A.5: FSM diagram van het subblok klokdeler


SUBBLOKKEN VAN DE KLOK



Figuur A.6: FSM diagram van het subblok seconden teller



Figuur A.7: FSM diagram van het subblok minuten teller



Figuur A.8: FSM diagram van het subblok uren teller

B

VHDL CODE

B.1. VHDL BESCHRIJVING VAN HET DCF77 BLOK

B.1.1. EDGE DETECTOR

```
-- Alex Oudsen, 4325494
1
3
   library ieee;
   use ieee.std_logic_1164.all;
4
5
6
   entity edge_detector is
                                       -- 32 kHz systeemklok
7
     port(clk :in std_logic;
           reset :in input :in
8
                                        -- Systeemreset
                          std_logic;
                                       -- digitaal DCF77 signaal
9
                         std_logic;
10
           rising :out std_logic;
                                        -- DCF77 rising edge
11
           falling:out std_logic);
                                        -- DCF77 falling edge
12 end edge_detector;
   -- Alex Oudsen, 4325494
2
   -- De edge detector genereert uit het dcf77 signaal
3
    -- aparte pulsen voor de rising en falling edges
5 library ieee;
6
   use ieee.std_logic_1164.all;
8
   architecture behaviour of edge_detector is
9
10
        type edged is (clear, find_edge, output);
11
        signal state, new_state: edged;
12
13
        signal temp, new_temp: std_logic;
14
        signal rise, new_rise: std_logic;
15
        signal fall, new_fall: std_logic;
16
17
        signal r_wait, new_r_wait: std_logic;
18
        signal f_wait, new_f_wait: std_logic;
19
20
        rising <= rise; -- rising en falling zijn de daadwerkelijke uitgangen
21
        falling <= fall;</pre>
22
23
       process(clk)
24
       begin
25
            if(clk'event and clk = '1') then
                if(reset = '1') then -- Systeemreset
26
27
                   rise <= '0';
                    fall <= '0';
28
                    temp <= '0';
29
30
                    r_wait <= '0';
f_wait <= '0';
31
32
                    state <= clear;
```

```
34
                  else
35
                      rise <= new_rise;
36
                      fall <= new_fall;
37
                      temp <= new_temp;</pre>
38
39
                      r_wait <= new_r_wait;
40
                      f_wait <= new_f_wait;
                      state <= new_state;
41
42
                  end if:
43
             end if;
44
         end process;
45
46
         process(state, input, temp, rise, fall, r_wait, f_wait) is
47
48
         begin
49
             case state is
50
                  when clear =>
                                     -- Reset state
                     new_rise <= '0';
51
                      new_fall <= '0';
52
53
                      new_temp <= input;</pre>
54
                      new_r_wait <= '0';
55
56
                      new_f_wait <= '0';
57
                      new_state <= find_edge;</pre>
                  when find_edge => -- Maakt gebruik van vertragingstijd van de not
58
59
                     new_rise <= (not temp) and input;</pre>
60
                      new_fall <= (not input) and temp;</pre>
61
                      new_temp <= temp;</pre>
62
                      new_r_wait <= '0';
63
64
                      new_f_wait <= '0';
                      new_state <= output;
65
                  when output => -- Hier wordt gezorgd voor een bruikbare uitgangspuls
66
67
                      new_rise <= rise;</pre>
                      new_fall <= fall;</pre>
68
69
                      new_temp <= temp;</pre>
70
                      if(rise = '1' or fall = '1') then
71
72
                          if(rise <= '1' and f_wait = '0') then
                               new_r_wait <= '0';
73
                               new_f_wait <= '1';
74
75
                               new_state <= clear;</pre>
                           elsif(fall <= '1' and r_wait = '0') then
    new_r_wait <= '1';</pre>
76
77
                               new_f_wait <= '0';
78
79
                               new_state <= clear;</pre>
80
                               new_r_wait <= '0';
81
                               new_f_wait <= '0';
82
83
                               new_state <= find_edge;</pre>
84
                          end if:
85
                      else
86
                          new_r_wait <= '0';
                          new_f_wait <= '0';
87
88
                          new_state <= find_edge;</pre>
89
                      end if;
                  when others =>
                                       -- Zou nooit mogen voorkomen
90
                     new_rise <= '0';
91
                      new_fall <= '0';
92
                      new_temp <= '0';
93
94
                      new_r_wait <= '0';
95
                      new_f_wait <= '0';
96
97
                      new_state <= clear;</pre>
98
             end case;
99
         end process;
100 end behaviour;
```

B.1.2. DCF COUNTER

```
-- Alex Oudsen, 4325494
 2
 3
   library ieee;
   use ieee.std_logic_1164.all;
 5
 6
    entity dcf_counter is
      port(clk :in
                              std_logic; -- 32 kHz systeemklok
                      :in
                          :in std_logic; -- Systeemreset
    std_logic; -- DCF77 signaal - rising edge
    std_logic; -- DCF77 signaal - falling edge
 8
             reset
             dcf_rise:in
 9
10
            dcf fall:in
11
                         :out std_logic_vector(15 downto 0); -- Tellerwaarde
12
        new_bit :out
                         std_logic); -- Een nieuwe bit is geteld
   end dcf_counter;
13
   -- Alex Oudsen, 4325494
    -- De dcf_counter is verantwoordelijk voor het detecteren van de pulsen
 2
 3
    -- van het dcf77 signaal waarmee de informatiebits zijn gecodeerd
 5
   library ieee;
 6
    use ieee.std_logic_1164.all;
   use ieee.std_logic_unsigned.all;
 8
 9
    architecture behaviour of dcf_counter is
10
11
        type count_state is (idle, rising, dcf_high, hold);
12
        signal state, new_state: count_state;
13
14
        signal next_bit, new_next_bit: std_logic;
15
        signal counter, new_counter: std_logic_vector(15 downto 0);
16
17
18
        count <= counter;</pre>
19
        new_bit <= next_bit;</pre>
20
2.1
        process(clk) is
22
        begin
            if(clk'event and clk = '1') then
23
                 if(reset = '1') then
24
                                          -- Svsteemreset
25
                      counter <= (others => '0');
                      next_bit <= '0';
26
27
                      state <= idle;
28
                 else
                     counter <= new_counter;</pre>
29
30
                     next_bit <= new_next_bit;</pre>
31
                      state <= new_state;</pre>
32.
                 end if:
33
             end if;
34
        end process;
35
36
        process(state, dcf_rise, dcf_fall, counter, next_bit) is
37
        begin
38
             case state is
39
                 when idle =>
40
                     -- Controleer op een rising edge van het dcf77 signaal
41
                      if(dcf_rise = '1') then
42
                         new_counter <= (others => '0');
43
                          new_next_bit <= '0';</pre>
44
                          new_state <= rising;</pre>
45
46
                          new_counter <= counter + 1;</pre>
47
                          new_next_bit <= '0';</pre>
48
                          new_state <= idle;</pre>
49
                     end if;
50
                 when rising =>
51
                      -- Hier wordt bepaald of een rising edge hoort bij
                      -- een daadwerkelijke puls of een spike/glitch
53
                     new_counter <= counter + 1;</pre>
                      new_next_bit <= '0';</pre>
54
                     if(counter > 640) then
```

```
56
                           new_state <= dcf_high;</pre>
57
                      elsif(dcf_fall = '1') then
58
                          new_state <= idle;</pre>
59
60
                          new state <= rising;
61
                      end if;
62
                  when dcf high =>
63
                      -- Wacht op een falling edge van het dcf77 signaal
64
                      -- Negeer bovendien falling edges t.g.v. spikes/glitches
                      if(dcf_fall = '1' and counter > 2560) then
65
                          new_counter <= counter;</pre>
66
67
                           new_next_bit <= '1';</pre>
68
                          new_state <= hold;</pre>
69
70
                           new_counter <= counter + 1;</pre>
                          new next bit <= '0';
71
72
                          new_state <= dcf_high;</pre>
73
                      end if;
74
                  when hold =>
75
                      new_counter <= counter;</pre>
76
                      new_next_bit <= next_bit;</pre>
                      new_state <= idle;</pre>
77
78
                  when others =>
                                             -- Zou nooit mogen voorkomen
79
                      new_counter <= (others => '0');
                      new_next_bit <= '0';</pre>
80
81
                      new_state <= idle;</pre>
82
             end case:
83
         end process;
    end behaviour;
    B.1.3. DCF DECODER
    -- Alex Oudsen, 4325494
 1
    library ieee;
 4
    use ieee.std_logic_1164.all;
 5
    entity dcf_decoder is
 6
      port(clk
 7
                         :in std_logic; -- 32 kHz systeemklok
                               :in std_logic; -- Systeemreset
 8
 9
                               :in std_logic_vector(15 downto 0); -- Tellerwaarde
             count
10
         new_bit
                      :in std_logic; -- Een nieuwe bit is geteld
11
         dcf led
                      :out std_logic; -- Debug signaal voor signaalontvangst
                         :out std_logic; -- Enable signaal voor parity_check
12
        start xor
                      :out std_logic_vector(6 downto 0); -- Minuten in BCD
:out std_logic_vector(5 downto 0); -- Uren in BCD
:out std_logic_vector(2 downto 0); -- Dagen (001 is maandag, enz.)
13
        minuten
14
        uren
15
        weekdag
16
                      :out std_logic_vector(5 downto 0); -- Dagen (de cijfers) in BCD
         dagen
17
                      :out std_logic_vector(4 downto 0); -- Nummer van de maand in BCD
:out std_logic_vector(7 downto 0); -- Laatste 2 cijfers van het jaartal; in
         maanden
18
         jaren
            BCD
19
                          :out std_logic_vector(2 downto 0)); -- De 3 parity bits uit het DCF77
         parity_bits
             signaal
20
  end dcf_decoder;
    -- Joran Out, 4331958 & Alex Oudsen, 4325494
 1
    -- De dcf_decoder filtert met behulp van de informatie die
    -- de dcf_counter over het digitale dcf ingangssignaal levert
    -- de gewenste bits waarmee datum en tijd zijn gecodeerd
    -- Bovendien worden de drie bijbehorende parity_bits
    -- ook meegegeven aan het volgende onderdeel (parity check)
    -- Het uitgangssignaal dcf_led geeft aan of het dcf signaal
 8
    -- goed wordt ontvangen door uit te gaan op het moment dat
    -- er bits uit de reeks van 59 die het dcf77 signaal bevat, ontbreken
 9
10
11
   library ieee;
12
    use ieee.std_logic_1164.all;
13
   use ieee.std_logic_unsigned.all;
14
   use ieee.numeric std.all:
15
16 architecture behaviour of dcf_decoder is
```

```
17
    type dcf_state is (idle, newbit, hold_on);
18
19
20 signal led, new_led: std_logic;
21
    signal state, new_state: dcf_state;
22
    signal minute, new_minute: std_logic;
    signal bit_storage, new_bit_storage: std_logic_vector(58 downto 0);
24 signal bits_received, new_bits_received: std_logic_vector(5 downto 0);
25
26
  begin
27
        dcf led
                         <= led;
28
        minuten
                          <= bit_storage(27 downto 21);
                         <= bit_storage(34 downto 29);</pre>
        uren
30
        weekdag
                         <= bit_storage(44 downto 42);
31
                          <= bit_storage(41 downto 36);
        dagen
32
                         <= bit_storage(49 downto 45);
        maanden
33
        jaren
                          <= bit_storage(57 downto 50);
34
        parity_bits(2)
                              <= bit_storage(58);
35
                              <= bit_storage(35);
        parity_bits(1)
36
        parity_bits(0)
                             <= bit_storage(28);
37
38
        process(clk, reset) is
39
        begin
40
            if(reset = '1') then
                                                         -- Systeemreset
                 bits_received <= (others => '0');
41
42
                 bit_storage <= (others => '0');
                 minute <= '0';
led <= '0';
43
44
                 state <= idle;
45
            elsif(clk'event and clk = '1') then
46
                                                                     -- Opgaande klokflank v.d.
                 svsteemklok
47
                 bits received <= new bits received;
48
                 bit_storage <= new_bit_storage;</pre>
49
                 minute <= new_minute;</pre>
                 led <= new_led;</pre>
50
51
                 state <= new_state;</pre>
52
             end if:
53
        end process;
54
55
        process(state, count, new_bit, minute, bits_received, bit_storage, led) is
56
57
        variable location: natural range 0 to 59;
58
59
        begin
60
            location := to_integer(unsigned(bits_received));
61
             new_bit_storage <= bit_storage;</pre>
62
63
            case state is
64
                 when idle =>
65
                     if(new_bit = '1') then
                         new_bits_received <= bits_received;</pre>
66
67
                          new_minute <= minute;</pre>
68
                          new_led <= led;</pre>
                          start_xor <= '0';
69
70
                          new_state <= newbit;</pre>
71
                      -- Controleer of er een nieuwe minuut gaat beginnen
                     elsif(count > 32000 and count < 48000) then</pre>
72.
73
                          -- Initialiseer voor een nieuwe minuut
74
                          new_bits_received <= (others => '0');
75
76
                          -- Controle of er niet toevallig een seconde is gemist
                         if(bits_received = 59) then
  new_minute <= '1';</pre>
77
78
79
                              new_led <= '1';
80
                          else
81
                              new_minute <= minute;</pre>
                              new_led <= '0';
82
                          end if;
83
84
85
                          start_xor <= '0';
86
                          new_state <= idle;</pre>
```

```
87
                     else
88
                          new_bits_received <= bits_received;</pre>
89
                          new minute <= minute;</pre>
90
                          new_led <= led;</pre>
91
                          start_xor <= '0';
                          new_state <= idle;</pre>
92
93
                     end if;
94
                 when newbit =>
95
                      -- Ga na of de ontvangen bit een 1 of een 0 is
                     if(count <= 7040 and count >= 5760) then
96
97
                          new_bits_received <= bits_received + 1;</pre>
98
                          new_bit_storage(location) <= '1';</pre>
99
                     elsif(count <= 3840 and count >= 2560) then
100
                          new_bits_received <= bits_received + 1;</pre>
101
                          new_bit_storage(location) <= '0';</pre>
102
                     else -- Zou nooit mogen voorkomen
                         new_bits_received <= (others => '0');
103
104
                     end if;
105
106
                     new_minute <= minute;</pre>
107
                     new_led <= '1';
108
109
                      -- Geef een seintje (start_xor) als een nieuwe minuut is begonnen
110
                     if(minute = '1') then
                         start_xor <= '1';
111
112
113
                         start_xor <= '0';
114
                     end if;
115
116
                     new_state <= hold_on;</pre>
117
                 when hold_on =>
118
                     new bits received <= bits received;
119
                     new_minute <= '0';</pre>
                     new_led <= '1';
120
                     start_xor <= '0';
121
122
                     new_state <= idle;</pre>
123
                 when others =>
                                           -- Zou nooit mogen voorkomen
                     new_bits_received <= bits_received;</pre>
124
125
                     new_minute <= '0';</pre>
                     new_led <= '0';
126
                     start_xor <= '0';
127
128
                     new_state <= idle;</pre>
129
             end case:
130
         end process;
   end behaviour;
131
    B.1.4. PARITY CHECK
    -- Joran Out, 4331958 & Alex Oudsen, 4325494
 1
 2
    library ieee;
 4
    use ieee.std_logic_1164.all;
 5
 6
    entity parity_check is
 7
                                            -- 32 kHz systeemklok
      port(clk
                     :in
                                std logic;
 8
            reset
                         :in
                                std_logic;
                                              -- Systeemreset
                                             -- Enable voor parity_check
             start_xor :in
                               std_logic;
 10
             minuten
                       :in
                                std_logic_vector(6 downto 0);
 11
                                std_logic_vector(5 downto 0);
                        :in
                                std_logic_vector(2 downto 0);
12
             weekdag
                        :in
13
             dagen
                        :in
                                std_logic_vector(5 downto 0);
 14
             maanden
                        :in
                                std_logic_vector(4 downto 0);
                                std_logic_vector(7 downto 0);
15
             jaren
                        :in
16
            parity_bits:in
                               std_logic_vector(2 downto 0);
17
                              std_logic); -- Ready signaal van parity_check
             sync_now
                        :out
18
   end parity_check;
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
 2 -- De parity check controleert of de bits die uit de
    -- dcf decoder komen 'kloppen' volgens de parity bits,
    -- welke eveneens uit de decoder komen. Indien een
```

```
-- parity bit 1 is, zou er in de bijbehorende bits
    -- een even aantal enen moeten voorkomen
 8
   library ieee;
 9
   use ieee.std_logic_1164.all;
10 use ieee.numeric_std.all;
   architecture behaviour of parity_check is
12
13
14
        type checks is (clear, check, output);
15
        signal state, new_state: checks;
16
17
        signal m_par, new_m_par: std_logic; -- parity minuten (correct = 0)
        signal h_par, new_h_par: std_logic; -- parity uren (correct = 0)
18
19
        signal d_par, new_d_par: std_logic; -- parity datum (correct = 0)
20
2.1
   begin
22
       process(clk) is
23
        begin
24
            if(clk'event and clk = '1') then
                if(reset = '1') then
25
                                        -- Systeemreset
                     m_par <= '1';
26
                     h_par <= '1';
27
28
                     d_par <= '1';
                     state <= clear;</pre>
29
30
31
                     m_par <= new_m_par;</pre>
32.
                     h_par <= new_h_par;
                     d_par <= new_d_par;</pre>
33
34
                     state <= new_state;</pre>
35
                 end if;
36
            end if;
37
        end process;
38
39
        process(state, start_xor, m_par, h_par, d_par, minuten, uren, weekdag, dagen, maanden,
            jaren, parity_bits) is
40
        begin
41
            case state is
42
                when clear =>
                                             -- Dit is de reset state
43
                    new_m_par <= '1';
                     new_h_par <= '1';
44
45
                    new_d_par <= '1';
46
47
                     sync_now <= '0';
48
                     if(start_xor = '1') then
49
                         new_state <= check; -- Start een parity check</pre>
50
51
                        new state <= clear;
                     end if;
52.
53
                 when check =>
                                              -- Voer de parity check uit
                    new_m_par <= minuten(6) xor minuten(5) xor minuten(4) xor
54
55
                             minuten(3) xor minuten(2) xor minuten(1) xor
56
                             minuten(0) xor parity_bits(0);
                     new_h_par <= uren(5) xor uren(4) xor uren(3) xor</pre>
57
58
                             uren(2) xor uren(1) xor uren(0) xor
59
                             parity_bits(1);
60
                     new_d_par <= weekdag(2) xor weekdag(1) xor weekdag(0) xor</pre>
61
                             dagen(5) xor dagen(4) xor dagen(3) xor
62
                             dagen(2) xor dagen(1) xor dagen(0) xor
63
                             maanden (4) xor maanden (3) xor maanden (2) xor
                             maanden(1) xor maanden(0) xor jaren(7) xor
64
65
                             jaren(6) xor jaren(5) xor jaren(4) xor
66
                              jaren(3) xor jaren(2) xor jaren(1) xor
67
                             jaren(0) xor parity_bits(2);
68
69
                     sync_now <= '0';
70
                    new_state <= output;</pre>
71
                 when output =>
72
                    new_m_par <= m_par;</pre>
                     new_h_par <= h_par;</pre>
73
74
                     new_d_par <= d_par;</pre>
```

```
75
76
                    if(m_par = '0' and h_par = '0' and d_par = '0') then
                      sync_now <= '1';
77
                                         -- Parity is correct
78
79
                       sync_now <= '0';
                                            -- Parity is niet correct
80
                    end if;
81
                   new_state <= clear;</pre>
82
                when others =>
                                            -- Zou nooit mogen voorkomen
                    new_m_par <= m_par;</pre>
83
                    new_h_par <= h_par;</pre>
84
85
                    new_d_par <= d_par;</pre>
86
                   sync_now <= '0';
87
88
                    new_state <= clear;</pre>
89
           end case;
90
        end process;
91 end behaviour;
    B.1.5. SYNCTIME
   -- Alex Oudsen, 4325494
3
   library ieee;
4
   use ieee.std_logic_1164.all;
5
6
   entity synctime is
     port (clk:
7
                          in std_logic;
                       in std_logic;
8
         reset:
9
         dcf_in:
                      in std_logic;
10
         dcf_led:
                           out std_logic;
                      out std_logic;
11
         readv:
12
         minuten:
                      out std_logic_vector(6 downto 0);
                      out std_logic_vector(5 downto 0);
13
         uren:
14
         weekdag:
                       out std_logic_vector(2 downto 0);
15
                         out std_logic_vector(5 downto 0);
         dagen:
16
                          out std_logic_vector(4 downto 0);
         maanden:
17
          jaren:
                       out std_logic_vector(7 downto 0));
18 end synctime;
1
   -- Alex Oudsen, 4325494
   -- Dit onderdeel is verantwoordelijk voor het genereren
   -- van synchronisatiemomenten uit het te ontvangen
4
   -- digitale dcf77 signaal
   -- Er wordt gebruik gemaakt van de volgende subblokken:
6
7
   -- edge_detector, dcf_counter, dcf_decoder en parity_check
8
9
   library ieee;
10
  use ieee.std_logic_1164.all;
11
   use ieee.numeric std.all;
12
13
   architecture structure of synctime is
14
        component edge_detector is
15
           port(clk:
                           in std_logic;
                           in std_logic;
16
                reset:
17
                            input:
                                           in std_logic;
18
                                       out std_logic;
                           rising:
19
                falling:
                             out std_logic);
20
        end component edge_detector;
21
22.
        component dcf_counter is
           port(clk
                       :in
                                  std_logic;
23
24
                reset
                           :in
                                  std_logic;
                            :in std_logic;
25
                 dcf_rise
26
                dcf_fall
                              :in
                                       std_logic;
                         :out std_logic_vector(15 downto 0);
27
                count
28
                new_bit
                           :out
                                       std_logic);
29
       end component dcf_counter;
30
31
       component dcf_decoder is
           port(clk :in std_logic;
```

```
33
                 reset
                            :in std_logic;
34
                 count
                            :in std_logic_vector(15 downto 0);
35
                                :in std_logic;
                 new bit
36
                 dcf_led
                                :out std_logic;
37
                 start xor
                                :out std_logic;
38
                 minuten
                                :out std_logic_vector(6 downto 0);
39
                            :out std_logic_vector(5 downto 0);
                 uren
                                :out std_logic_vector(2 downto 0);
40
                 weekdag
41
                 dagen
                            :out std_logic_vector(5 downto 0);
42
                 maanden
                              :out std_logic_vector(4 downto 0);
                            :out std_logic_vector(7 downto 0);
43
                 jaren
44
                 parity_bits:out std_logic_vector(2 downto 0));
45
        end component dcf_decoder;
46
47
        component parity_check is
48
                port (clk:
                                    in std_logic;
49
                  reset:
                                        in std_logic;
50
                  start_xor:
                                        in std_logic;
51
                                        in std_logic_vector(6 downto 0);
                  minuten:
52
                  uren:
                                        in std_logic_vector(5 downto 0);
53
                                        in std_logic_vector(2 downto 0);
                  weekdag:
54
                                    in std_logic_vector(5 downto 0);
                  dagen:
55
                                        in std_logic_vector(4 downto 0);
                  maanden:
56
                                        in std_logic_vector(7 downto 0);
                  iaren:
57
                  parity_bits:
                                        in std_logic_vector(2 downto 0);
58
                                    out std_logic);
                  sync_now:
59
        end component parity_check;
60
61
        signal dcf_rise, dcf_fall, new_bit, start_xor: std_logic;
        signal count: std_logic_vector(15 downto 0);
62.
63
        signal jaar: std_logic_vector(7 downto 0);
64
        signal minuut: std logic vector(6 downto 0);
65
        signal uur, dag: std_logic_vector(5 downto 0);
66
        signal maand: std_logic_vector(4 downto 0);
67
        signal weekday, par: std_logic_vector(2 downto 0);
68
69
   begin
       minuten <= minuut;
70
71
        uren <= uur;
72
        weekdag <= weekday;
        dagen <= dag;
73
74
       maanden <= maand;
75
       jaren <= jaar;
76
77
        edging: edge_detector port map(clk, reset, dcf_in, dcf_rise, dcf_fall);
78
        counts: dcf_counter port map(clk, reset, dcf_rise, dcf_fall, count, new_bit);
79
        decode: dcf_decoder port map(clk, reset, count, new_bit, dcf_led, start_xor, minuut, uur,
            weekday, dag, maand, jaar, par);
80
        parity: parity_check
                               port map(clk, reset, start_xor, minuut, uur, weekday, dag, maand,
             jaar, par, ready);
81
   end structure:
    B.1.6. KLOKDELER
1
   -- Alex Oudsen, 4325494
3
   library ieee;
4
    use ieee.std_logic_1164.all;
6
    entity klokdeler is
      port(clk :in
    reset :in
                                        -- 32 kHz systeemklok
7
                          std_logic;
                                        -- Systeemreset
                          std_logic;
8
Q
            clk_1hz:out std_logic); -- 1 Hz uitgangssignaal
10
   end klokdeler;
   -- Alex Oudsen, 4325494
    -- Deze klokdeler deelt de frequentie van de ingang clk met een factor 32000
3
    -- en wordt gebruikt om de systeemklok van 32 kHz te delen tot een 1 Hz signaal
5 library ieee;
```

```
use ieee.std_logic_1164.all;
6
    use ieee.std_logic_unsigned.all;
Q
   architecture behaviour of klokdeler is
10
11
        type kd_state is (clear, counting, switch);
                                                                     -- Declaratie van de
           gebruikte states
12
        signal state, new_state: kd_state;
13
        signal count, new_count: std_logic_vector(13 downto 0); -- Voor het tellen tot 32000
14
15
        signal temp, new_temp: std_logic;
                                                             -- Interne versie van het 1 Hz
            signaal
16
17
   begin
18
        clk_1hz <= temp;</pre>
                                            -- Uitvoeren van het interne 1 Hz signaal
19
20
        process(clk) is
21
        begin
           if(clk'event and clk = '1') then
22
23
                if(reset = '1') then
                                                 -- Systeemreset
                    temp <= '0';
24
25
                    count <= (others => '0');
26
                    state <= clear;</pre>
27
                else
28
                    temp <= new_temp;</pre>
29
                   count <= new_count;
30
                    state <= new_state;
31
                end if:
32
            end if;
        end process;
33
34
35
        process(state, count, temp) is
36
        begin
37
            case state is
38
                when clear =>
                                        -- Dit is de reset state
                    new_temp <= '0';
39
40
                    new_count <= (others => '0');
                    new_state <= counting;</pre>
41
42
                when counting =>
                                             -- Er wordt geteld
43
                   new_temp <= temp;</pre>
44
                    new_count <= count + 1;</pre>
45
                    if(count < 15998) then
46
                        new_state <= counting;</pre>
                    else
47
48
                        new_state <= switch;
49
                    end if;
50
                when switch =>
                                        -- Inverteer de uitgangswaarde
51
                   new_temp <= not temp;</pre>
                    new_count <= (others => '0');
52.
                    new_state <= counting;</pre>
53
54
                when others =>
                    new_temp <= '1';
55
56
                    new_count <= (others => '0');
                    new_state <= clear;</pre>
57
58
            end case;
59
        end process;
60 end behaviour;
    B.1.7. MOD60 (SECONDEN) TELLER
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
2
3
   library ieee;
   use ieee.std_logic_1164.all;
5
6
    entity mod60_clk_bcd is
     port(clk
                         std_logic; -- 32 kHz systeemklok
7
                  :in
                         std_logic; -- Sturende klok(lokaal gegenereerd)
8
           clk_in :in
                         std_logic; -- Systeemreset
std_logic; -- Enable signaal voor synchronisatie
9
            reset
                    :in
10
            sync_now:in
11
           ref
                  :in std_logic_vector(6 downto 0); -- Tijdsreferentie
```

```
12
                       std_logic); -- Sturende klok voor volgende teller
        m_clk
               :out
   end mod60_clk_bcd;
13
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
 2.
   -- Deze mod60 teller telt elke rising edge van clk_in 1
    -- bij de huidige waarde van count op in bcd codering
    -- De waarde van count wordt echter gelijk gemaakt aan ref,
 5
    -- wanneer het signaal sync_now hoog wordt
   library ieee;
 8 use ieee.std_logic_1164.all;
 9
   use ieee.std_logic_unsigned.all;
10
11
   architecture behaviour of mod60_clk_bcd is
12
13
        type m60_state is (clear, wait_high, wait_low, synchronising);
14
        signal state, new_state: m60_state;
15
16
        signal s_count, new_s_count: std_logic_vector(6 downto 0);
17
        signal m_temp, new_m_temp: std_logic;
18
19
   begin
20
        m_clk <= m_temp;</pre>
21
22
        process(clk) is
23
        begin
24
            if(clk'event and clk = '1') then
25
                 if(reset = '1') then
                                                       -- Systeemreset
                     s_count <= (others => '0');
26
                     m_temp <= '0';
27
28
                     state <= clear;
                 elsif(sync_now = '1') then
29
30
                    s_count <= ref;
31
                     m_temp <= new_m_temp;</pre>
32
                     state <= synchronising;
33
                 else
34
                     s_count <= new_s_count;</pre>
35
                     m_temp <= new_m_temp;</pre>
                     state <= new_state;
36
37
                 end if:
38
            end if;
39
        end process:
40
41
        process(state, clk_in, ref, s_count, m_temp) is
42.
        begin
43
            case state is
44
                 when clear =>
                                               -- Reset state
                     new_s_count <= (others => '0');
45
                     new_m_temp <= '0';</pre>
46
                     if(clk_in = '1') then
47
                         new_state <= wait_low;</pre>
48
49
                     else
50
                         new_state <= wait_high;</pre>
51
                     end if;
52
                 when wait_high =>
                                                   -- Er wordt geteld op de sturende klok
                     if(clk_in = '1') then
53
54
                         if(s_count = "1011001") then
                             new_s_count <= (others => '0');
55
                         elsif(s_count(3 downto 0) = "1001") then
56
57
                             new_s_count <= s_count + 7;</pre>
58
                         else
59
                              new_s_count <= s_count + 1;</pre>
60
                         end if;
                         if(s_count = "0101001") then
61
62
                              new_m_temp <= '0';</pre>
                         elsif(s_count = "1011001") then
63
                             new_m_temp <= '1';
64
65
66
                             new_m_temp <= m_temp;</pre>
67
                         end if;
                         new_state <= wait_low;</pre>
```

```
69
                     else
70
                         new_s_count <= s_count;</pre>
71
                         new_m_temp <= m_temp;</pre>
72
                         new_state <= wait_high;</pre>
73
                     end if;
74
                 when wait_low =>
75
                     if(clk_in = '0') then
                         new_s_count <= s_count;</pre>
76
77
                         new_m_temp <= m_temp;</pre>
                         new_state <= wait_high;</pre>
78
79
                     else
80
                         new_s_count <= s_count;</pre>
                         new_m_temp <= m_temp;</pre>
81
                         new_state <= wait_low;</pre>
82
83
                     end if;
84
                 when synchronising =>
85
                     new_s_count <= ref;</pre>
86
                     new_m_temp <= m_temp;</pre>
                     if(clk_in = '1') then
87
88
                         new_state <= wait_low;
89
90
                         new_state <= wait_high;</pre>
91
                     end if;
92
                                               -- Zou nooit mogen voorkomen
                 when others =>
                     new_s_count <= (others => '0');
93
94
                     new_m_temp <= '0';
95
                     new_state <= clear;</pre>
96
            end case;
97
        end process;
98
    end behaviour;
    B.1.8. Mod60 (MINUTEN) TELLER
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
 3
   library ieee;
 4
    use ieee.std_logic_1164.all;
    entity mod60_tel_bcd is
 6
                          std_logic; -- 32 kHz systeemklok
std_logic; -- Sturende klok(lokaal gegenereerd)
 7
      port(clk
            clk_in :in
 8
                          std_logic; -- Systeemreset
 9
            reset :in
10
            sync_now:in
                            std_logic;
                                         -- Enable signaal voor synchronisatie
                          std_logic_vector(6 downto 0); -- Tijdsreferentie
11
            ref
                  :in
                                                                -- Huidige tellerstand
12
            count :out std_logic_vector(6 downto 0);
13
        h_clk :out std_logic); -- Sturende klok voor volgende teller
  end mod60_tel_bcd;
14
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
 2
    -- Deze mod60 teller telt elke rising edge van clk_in 1
 3
   -- bij de huidige waarde van count op in bcd codering
    -- De waarde van count wordt echter gelijk gemaakt aan ref,
 5
    -- wanneer het signaal sync_now hoog wordt
   library ieee;
 8
   use ieee.std_logic_1164.all;
 9
    use ieee.std_logic_unsigned.all;
10
11
   architecture behaviour of mod60_tel_bcd is
12
13
        type m60_state is (clear, wait_high, wait_low, synchronising);
14
        signal state, new_state: m60_state;
15
        signal m_count, new_m_count: std_logic_vector(6 downto 0);
16
17
        signal h_temp, new_h_temp: std_logic;
18
19
   begin
20
        count <= m_count;</pre>
2.1
        h_clk <= h_temp;
22
        process(clk) is
```

```
24
        begin
25
             if(clk'event and clk = '1') then
                  if(reset = '1') then
                                                           -- Systeemreset
26
                      m_count <= (others => '0');
27
                      h_temp <= '0';
28
29
                      state <= clear;
30
                  elsif(sync_now = '1') then
31
                      m_count <= ref;</pre>
32.
                      h_temp <= new_h_temp;
                      state <= synchronising;
33
34
                  else
35
                      m_count <= new_m_count;</pre>
36
                      h_temp <= new_h_temp;</pre>
37
                      state <= new_state;
38
                  end if;
39
             end if;
40
         end process;
41
         process(state, clk_in, ref, m_count, h_temp) is
42
43
44
             case state is
45
                  when clear =>
                                                 -- Reset state
46
                      new_m_count <= (others => '0');
                      new_h_temp <= '0';
if(clk_in = '1') then</pre>
47
48
49
                          new_state <= wait_low;
50
51
                          new_state <= wait_high;
                      end if;
53
                  when wait_high =>
                                                      -- Er wordt geteld op de sturende klok
54
                      if(clk_in = '1') then
                          if(m_count = "1011001") then
55
                                new_m_count <= (others => '0');
56
57
                           elsif(m_count(3 downto 0) = "1001") then
58
                              new_m_count <= m_count + 7;</pre>
59
60
                               new_m_count <= m_count + 1;</pre>
                           end if:
61
62
                           if(m_count = "0101001") then
                           new_h_temp <= '0';
elsif(m_count = "1011001") then</pre>
63
64
65
                              new_h_temp <= '1';
66
                           else
67
                               new_h_temp <= h_temp;</pre>
                           end if;
68
69
                           new_state <= wait_low;</pre>
70
71
                          new_m_count <= m_count;</pre>
72.
                           new_h_temp <= h_temp;</pre>
73
                           new_state <= wait_high;</pre>
74
                      end if:
75
                  when wait_low =>
76
                      if(clk_in = '0') then
77
                           new_m_count <= m_count;</pre>
78
                           new_h_temp <= h_temp;</pre>
79
                           new_state <= wait_high;</pre>
80
81
                          new_m_count <= m_count;</pre>
82
                           new_h_temp <= h_temp;</pre>
83
                           new_state <= wait_low;</pre>
84
                      end if:
85
                  when synchronising =>
86
                      new_m_count <= ref;</pre>
                      new_h_temp <= h_temp;</pre>
87
                      if(clk_in = '1') then
88
89
                          new_state <= wait_low;</pre>
90
91
                          new_state <= wait_high;
                      end if;
92
93
                  when others =>
                                                 -- Zou nooit mogen voorkomen
94
                      new_m_count <= (others => '0');
```

```
95
                    new_h_temp <= '0';
96
                    new_state <= clear;</pre>
97
           end case:
98
        end process;
   end behaviour;
    B.1.9. Mod24 (uren) teller
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
2
3
   library ieee;
   use ieee.std_logic_1164.all;
4
6
   entity mod24_tel_bcd is
      port(clk
                          std_logic; -- 32 kHz systeemklok
7
                  :in
8
           clk_in :in
                         std_logic; -- 1/3600 Hz lokale klok
                         std_logic; -- Systeemreset
std_logic; -- Enable signaal voor synchronisatie
9
            reset :in
10
            sync_now:in
           ref :in std_logic_vector(5 downto 0); -- Tijdsreferentie (uren)
count :out std_logic_vector(5 downto 0)); -- Teller met huidig aantal uren
11
12
13
   end mod24_tel_bcd;
1 -- Joran Out, 4331958 & Alex Oudsen, 4325494
2.
   -- Deze mod24 teller telt elke rising edge van clk_in 1
   -- bij de huidige waarde van count op in bcd codering
   -- De waarde van count wordt echter gelijk gemaakt aan ref,
5
   -- wanneer het signaal sync_now hoog wordt
6
   library ieee;
8 use ieee.std_logic_1164.all;
9
   use ieee.std_logic_unsigned.all;
10
11
   architecture behaviour of mod24_tel_bcd is
12
13
        type m24_state is (clear, wait_high, wait_low, synchronising);
14
        signal state, new_state: m24_state;
15
16
        signal h_count, new_h_count: std_logic_vector(5 downto 0);
17
18
   begin
19
       count <= h_count;
20
21
       process(clk) is
22
       begin
            if(clk'event and clk = '1') then
23
24
                h_count <= (others => '0');
25
                    state <= clear;
26
27
                elsif(sync_now = '1') then
28
                   h_count <= ref;
29
                    state <= synchronising;
30
31
                    h_count <= new_h_count;
32
                    state <= new_state;
33
                end if;
            end if:
34
35
        end process;
36
37
        process(state, clk_in, ref, h_count) is
38
        begin
39
            case state is
40
                when clear =>
                                        -- Reset state
41
                    new_h_count <= (others => '0');
                    if(clk_in = '1') then
42.
43
                        new_state <= wait_low;
44
45
                        new_state <= wait_high;
                    end if;
46
47
                when wait_high =>
                                        -- Er wordt geteld op de sturende klok
                    if(clk_in = '1') then
48
49
                        if(h_count = "100011") then
```

```
50
                              new_h_count <= (others => '0');
                          elsif(h_count(3 downto 0) = "1001") then
51
52
                              new_h_count <= h_count + 7;</pre>
53
54
                             new_h_count <= h_count + 1;</pre>
                          end if;
55
                          new_state <= wait_low;</pre>
56
57
                     else
58
                          new_h_count <= h_count;</pre>
59
                         new_state <= wait_high;</pre>
60
                     end if:
61
                 when wait_low =>
                    if(clk_in = '0') then
62
63
                         new_h_count <= h_count;</pre>
                         new_state <= wait_high;</pre>
64
65
66
                         new_h_count <= h_count;</pre>
67
                          new_state <= wait_low;</pre>
68
                     end if:
69
                 when synchronising =>
70
                     new_h_count <= ref;</pre>
                     if(clk_in = '1') then
71
72
                         new_state <= wait_low;
73
                     else
74
                         new_state <= wait_high;
75
                     end if;
76
                 when others =>
                                          -- Zou nooit mogen voorkomen
                     new_h_count <= (others => '0');
77
78
                     new_state <= clear;</pre>
79
            end case:
80
        end process;
81
   end behaviour;
    B.1.10. AUTONOME SYNCHRONISEERBARE KLOK
    -- Alex Oudsen, 4325494
 1
 2
   library ieee;
 4
   use ieee.std_logic_1164.all;
 5
 6
    entity ausy_klok_bcd is
 7
       port (clk:
                              in std_logic; -- 32 kHz systeemklok
                         in std_logic; -- 1 Hz klok uit klokdeler
in std_logic; -- Systeemreset
 8
          s_clk:
          reset:
                         in std_logic; -- Enable signaal voor synchronisatie
10
          sync now:
                        in std_logic_vector(6 downto 0); -- Referentietijd (minuten bcd)
in std_logic_vector(5 downto 0); -- Referentietijd (uren bcd)
11
          min_ref:
12
          hr ref:
13
          minutes:
                        out std_logic_vector(6 downto 0); -- Huidige tijd (minuten bcd)
14
                         out std_logic_vector(5 downto 0)); -- Huidige tijd (uren bcd)
          hours:
15 end ausy_klok_bcd;
   -- Alex Oudsen, 4325494
 2.
   -- Deze autonome, synchroniseerbare, bcd gecodeerde klok wordt gebruikt om
 3
   -- de huidige tijd bij te houden, ook als het dcf signaal niet beschikbaar is
    -- Wanneer het dcf signaal wel beschikbaar is,
    -- wordt de klok gesynchroniseerd met dit signaal
 5
 6
    -- Voor de bcd gecodeerde klok wordt gebruik gemaakt van de volgende subblokken:
 8
    -- mod24_tel_bcd, mod60_tel_bcd & mod60_clk_bcd
 9
10
  library ieee;
11
   use ieee.std_logic_1164.all;
12
    architecture structure of ausy_klok_bcd is
13
14
        component mod60_clk_bcd is
15
                                  std_logic;
            port (clk:
                             in
16
                           clk_in:
                                         in
                                                std_logic;
                                      in std_logic;
17
                          reset:
                  sync_now: in std_logic;
ref: in std_logic_vector(6 downto 0);
18
19
                            out std_logic);
```

```
2.1
       end component mod60_clk_bcd;
23
       component mod60_tel_bcd is
           port (clk:
24
                         in std_logic;
                          in std_logic;
25
                 clk in:
26
                  reset:
                               in std_logic;
27
                  sync_now: in std_logic;
28
                  ref:
                          in std_logic_vector(6 downto 0);
29
                 count:
                           out std_logic_vector(6 downto 0);
30
                 h_clk:
                          out std_logic);
       end component mod60_tel_bcd;
31
32
33
       component mod24_tel_bcd is
34
               port (clk: in std_logic;
35
                               in std_logic;
                 clk_in:
                               in std_logic;
36
                 reset:
                  sync_now: in std_logic;
37
38
                  ref:
                       in std_logic_vector(5 downto 0);
                           out std_logic_vector(5 downto 0));
39
                 count:
40
       end component mod24_tel_bcd;
41
       signal m_clk: std_logic;
42.
43
       signal h_clk: std_logic;
44
       signal sec_ref: std_logic_vector(6 downto 0);
45
46
47
       sec_ref <= "0000000";
48
49
50
       SEC: mod60_clk_bcd port map(clk, s_clk, reset, sync_now, sec_ref, m_clk);
51
       MIN: mod60_tel_bcd port map(clk, m_clk, reset, sync_now, min_ref, minutes, h_clk);
       HRS: mod24_tel_bcd port map(clk, h_clk, reset, sync_now, hr_ref, hours);
52
53
54
   end structure;
   B.1.11. DCF77 (TOP-LEVEL)
   -- Alex Oudsen, 4325494
2
3
   library ieee;
   use ieee.std_logic_1164.all;
6
   entity dcf77_bcd is
7
      port (clk:
                             in std_logic;
8
         reset:
                       in std_logic;
9
         dcf_in:
                       in std_logic;
10
                       out std_logic;
         dcf led:
11
         clk_1hz:
                       out std_logic;
12
                       out std_logic_vector(6 downto 0);
         minutes:
13
         hours:
                      out std_logic_vector(5 downto 0);
                      out std_logic_vector(2 downto 0);
14
         weekday:
15
                     out std_logic_vector(5 downto 0);
         dav:
16
         month:
                        out std_logic_vector(4 downto 0);
17
                     out std_logic_vector(7 downto 0);
         year:
         date_ready: out std_logic);
18
19 end dcf77_bcd;
   -- Alex Oudsen, 4325494
1
2
   -- Dit is de top-level beschrijving van
   -- de bcd versie van het dcf77 blok
   -- Er wordt gebruik gebmaakt van de volgende subblokken:
6
   -- synctime, klokdeler en ausy_klok_bcd
8
   library ieee;
   use ieee.std_logic_1164.all;
10 use ieee.numeric_std.all;
11
12 architecture structure of dcf77_bcd is
13
       component synctime is
               port(clk:
                               in std_logic;
```

```
15
                            in std_logic;
                 reset:
16
                             in std logic;
                 dcf_in:
                 dcf_led:
                           out std_logic;
17
18
                 ready:
                             out std_logic;
19
                 minuten: out std_logic_vector(6 downto 0);
20
                 uren:
                             out std_logic_vector(5 downto 0);
21
                 weekdag:
                             out std_logic_vector(2 downto 0);
22
                             out std_logic_vector(5 downto 0);
                 dagen:
23
                 maanden:
                             out std_logic_vector(4 downto 0);
                            out std_logic_vector(7 downto 0));
24
                 jaren:
25
        end component synctime;
26
27
        component klokdeler is
28
                port (clk:
                                 in std_logic;
29
                                in std_logic;
30
                  clk_1hz: out std_logic);
31
        end component klokdeler;
32
33
        component ausy_klok_bcd is
34
               port (clk: in std_logic;
                                in std_logic;
in std_logic;
35
                  s_clk:
36
                  reset:
37
                  sync_now: in std_logic;
                  min_ref: in std_logic_vector(6 downto 0);
hr_ref: in std_logic_vector(5 downto 0);
38
39
40
                  minutes: out std_logic_vector(6 downto 0);
41
                  hours: out std_logic_vector(5 downto 0));
42
        end component ausy_klok_bcd;
43
44
        signal sync, s_clk: std_logic;
45
        signal minuut: std_logic_vector(6 downto 0);
46
        signal uur: std_logic_vector(5 downto 0);
47
48
   begin
49
        date_ready <= sync;</pre>
50
        clk_1hz <= s_clk;</pre>
51
                                     port map(clk, reset, dcf_in, dcf_led, sync, minuut, uur,
52.
        svtime: svnctime
           weekday, day, month, year);
53
        divide: klokdeler
                                         port map(clk, reset, s_clk);
                                         port map(clk, s_clk, reset, sync, minuut, uur, minutes,
54
        r_time: ausy_klok_bcd
            hours);
55
56 end structure;
```

B.2. TESTBENCHES VOOR HET DCF77 BLOK

B.2.1. TESTBENCH EDGE DETECTOR

```
-- Alex Oudsen, 4325494
1
3
   library ieee;
4
   use ieee.std_logic_1164.all;
6 entity edge_detect_tb is
   end entity edge_detect_tb;
1
   -- Alex Oudsen, 4325494
2
   -- Dit is de testbench voor simulatie op schaal
   -- De verwachte respons geeft een korte puls rising
   -- direct na iedere rising edge van het ingangssignaal
5
   -- en een korte puls falling direct na iedere falling
6
    -- edge van het ingangssignaal
   -- Advies simulatietijd: 50 ms.
8
9
   library ieee:
10
   use ieee.std_logic_1164.all;
11
12
  architecture behaviour of edge_detect_tb is
13
       component edge_detector is
14
           port (clk:
                          in std_logic;
                                in std_logic;
15
                  reset:
16
                  input:
                                in std_logic;
17
                  risina:
                                out std_logic;
18
                  falling:
                                out std_logic);
19
        end component edge_detector;
20
21
  signal clk, reset, input, rising, falling: std_logic;
22
23 begin
24
25
       clk <= '1' after 0 ns, -- Dit genereert een signaal van iets meer dan 3.2~\mathrm{MHz}
                '0' after 156 ns when clk /= '0' else '1' after 156 ns;
26
27
                    '1' after 0 ns, '0' after 500 ns;
        reset
                   '0' after 0 ms, '1' after 4 ms, '0' after 5 ms,
28
        input
                '1' after 15 ms, '0' after 16 ms,
29
                '1' after 25 ms, '0' after 26 ms,
30
                '1' after 35 ms, '0' after 36 ms, '1' after 45 ms, '0' after 46 ms;
31
32
33
34
        detect: edge_detector port map(clk, reset, input, rising, falling);
35
36 end behaviour;
   B.2.2. TESTBENCH DCF COUNTER
1
   -- Alex Oudsen, 4325494
   library ieee;
4
   use ieee.std_logic_1164.all;
5
6 entity dcf_counter_tb is
7 end dcf_counter_tb;
   -- Alex Oudsen, 4325494
   -- Dit is testbench van de simulatie op schaal
   -- De verwachte respons bestaat uit 59 achtereenvolgende
    -- new_bit pulsen, gevold door een pauze en nog 1 next_bit puls
   -- Bovendien dient de waarde count aan te uitgang te verschijnen,
   -- omdat hier buiten dit blok nog verder mee gewerkt wordt
    -- Advies simulatietijd: 75 ms.
9 library ieee;
10 use ieee.std_logic_1164.all;
11
12 architecture behaviour of dcf_counter_tb is
```

```
13
        component dcf_counter is
14
            port (clk:
                           in std_logic;
15
                   reset:
                                  in std_logic;
16
                   dcf_rise:
                                  in std_logic;
17
                   dcf_fall:
                                  in std_logic;
18
                                  out std_logic_vector(15 downto 0);
                   count:
19
                   new_bit:
                                  out std_logic);
20
        end component dcf_counter;
2.1
        signal clk, reset, dcf_rise, dcf_fall, new_bit: std_logic;
23
        signal count: std_logic_vector(15 downto 0);
24
25
   begin
                 <= '1' after 0 ns, -- De frequentie van dit signaal is iets meer dan 32 MHz '0' after 15 ns when clk /= '0' else '1' after 15 ns;
26
        clk
27
28
                     <=
                         '1' after 0 ns, '0' after 50 ns;
        reset
                     <= '0' after 0 ns,
29
        dcf_rise
30
                     '1' after 400 us, '0' after 401 us,
                     '1' after 1500 us, '0' after 1501 us,
31
                     '1' after 2500 us, '0' after 2501 us,
32.
                     '1' after 3500 us, '0' after 3501 us,
33
                     '1' after 4500 us, '0' after 4501 us,
34
                     '1' after 5500 us, '0' after 5501 us,
35
                     '1' after 6500 us, '0' after 6501 us, '1' after 7500 us, '0' after 7501 us,
36
37
38
                     '1' after 8500 us, '0' after 8501 us,
                     '1' after 9500 us, '0' after 9501 us,
39
                      '1' after 10500 us, '0' after 10501 us,
40
                     '1' after 11500 us, '0' after 11501 us,
41
                     '1' after 12500 us, '0' after 12501 us,
42.
                     '1' after 13500 us, '0' after 13501 us,
43
                     '1' after 14500 us, '0' after 14501 us,
44
                     '1' after 15500 us, '0' after 15501 us,
45
46
                     '1' after 16500 us, '0' after 16501 us,
                     '1' after 17500 us, '0' after 17501 us,
47
                     '1' after 18500 us, '0' after 18501 us,
48
49
                     '1' after 19500 us, '0' after 19501 us,
                     '1' after 20500 us, '0' after 20501 us,
50
                     '1' after 21500 us, '0' after 21501 us,
51
52
                     '1' after 22500 us, '0' after 22501 us,
                     '1' after 23500 us, '0' after 23501 us,
53
                     '1' after 24500 us, '0' after 24501 us,
54
55
                      '1' after 25500 us, '0' after 25501 us,
                      '1' after 26500 us, '0' after 26501 us,
56
                     '1' after 27500 us, '0' after 27501 us,
57
                     '1' after 28500 us, '0' after 28501 us,
58
                     '1' after 29500 us, '0' after 29501 us,
59
                     '1' after 30500 us, '0' after 30501 us,
60
                     '1' after 31500 us, '0' after 31501 us,
61
62
                     '1' after 32500 us, '0' after 32501 us,
                     '1' after 33500 us, '0' after 33501 us,
63
                     '1' after 34500 us, '0' after 34501 us,
64
                     '1' after 35500 us, '0' after 35501 us,
65
                     '1' after 36500 us, '0' after 36501 us,
66
                     '1' after 37500 us, '0' after 37501 us,
67
                     '1' after 38500 us, '0' after 38501 us,
68
                     '1' after 39500 us, '0' after 39501 us,
69
                     '1' after 40500 us, '0' after 40501 us,
70
                     '1' after 41500 us, '0' after 41501 us, '1' after 42500 us, '0' after 42501 us,
71
72.
                     '1' after 43500 us, '0' after 43501 us,
73
                     '1' after 44500 us, '0' after 44501 us,
74
                      '1' after 45500 us, '0' after 45501 us,
75
76
                     '1' after 46500 us, '0' after 46501 us,
                     '1' after 47500 us, '0' after 47501 us,
77
                      '1' after 48500 us, '0' after 48501 us,
78
                     '1' after 49500 us, '0' after 49501 us,
79
                     '1' after 50500 us, '0' after 50501 us,
80
81
                     '1' after 51500 us, '0' after 51501 us,
                     '1' after 52500 us, '0' after 52501 us,
82
                     '1' after 53500 us, '0' after 53501 us,
83
```

```
'1' after 54500 us, '0' after 54501 us,
84
                      '1' after 55500 us, '0' after 55501 us,
 85
                      '1' after 56500 us, '0' after 56501 us,
 86
                      '1' after 57500 us, '0' after 57501 us,
 87
 88
                      ^{\prime}1^{\prime} after 58500 us, ^{\prime}0^{\prime} after 58501 us,
                      '1' after 60500 us, '0' after 60501 us;
89
 90
                      <= '0' after 0 ns,
         dcf_fall
                      '1' after 500 us, '0' after 501 us,
91
                      '1' after 1600 us, '0' after 1601 us,
92
                      '1' after 2600 us, '0' after 2601 us,
 93
                      '1' after 3600 us, '0' after 3601 us,
94
                      '1' after 4600 us, '0' after 4601 us,
95
                      '1' after 5600 us, '0' after 5601 us,
 96
                      ^{\prime}\,1^{\prime} after 6600 us, ^{\prime}\,0^{\prime} after 6601 us,
97
98
                      '1' after 7600 us, '0' after 7601 us,
                      '1' after 8600 us, '0' after 8601 us,
99
                      '1' after 9600 us, '0' after 9601 us,
100
101
                      '1' after 10600 us, '0' after 10601 us,
                      '1' after 11600 us, '0' after 11601 us,
102
                      '1' after 12600 us, '0' after 12601 us,
103
                      '1' after 13600 us, '0' after 13601 us,
104
                      '1' after 14600 us, '0' after 14601 us,
105
                      '1' after 15600 us, '0' after 15601 us,
106
107
                      '1' after 16600 us, '0' after 16601 us,
                      '1' after 17600 us, '0' after 17601 us,
108
109
                      '1' after 18700 us, '0' after 18701 us,
                      '1' after 19600 us, '0' after 19601 us,
110
                      '1' after 20700 us, '0' after 20701 us,
111
                      '1' after 21600 us, '0' after 21601 us,
112
                      '1' after 22600 us, '0' after 22601 us,
113
114
                      '1' after 23600 us, '0' after 23601 us,
                      '1' after 24700 us, '0' after 24701 us,
115
                      '1' after 25600 us, '0' after 25601 us,
116
                      111
                         after 26600 us, '0' after 26601 us,
117
                      '1' after 27700 us, '0' after 27701 us,
118
                      '1' after 28700 us, '0' after 28701 us,
119
120
                      '1' after 29700 us, '0' after 29701 us,
                      '1' after 30600 us, '0' after 30601 us,
121
                      '1' after 31600 us, '0' after 31601 us,
122
123
                      '1' after 32600 us, '0' after 32601 us,
                      '1' after 33700 us, '0' after 33701 us,
124
                      '1' after 34600 us, '0' after 34601 us,
125
                      '1' after 35700 us, '0' after 35701 us,
126
                      '1' after 36600 us, '0' after 36601 us,
127
                      '1' after 37600 us, '0' after 37601 us,
128
                      '1' after 38600 us, '0' after 38601 us,
129
                      '1' after 39700 us, '0' after 39701 us,
130
                      '1' after 40600 us, '0' after 40601 us,
131
                      '1' after 41600 us, '0' after 41601 us,
132
133
                      '1' after 42700 us, '0' after 42701 us,
                      '1' after 43600 us, '0' after 43601 us,
134
                      '1' after 44600 us, '0' after 44601 us,
135
                      '1' after 45600 us, '0' after 45601 us,
136
                      '1' after 46700 us, '0' after 46701 us,
137
                      '1' after 47600 us, '0' after 47601 us,
138
139
                      '1' after 48600 us, '0' after 48601 us,
                      '1' after 49700 us, '0' after 49701 us,
140
                      '1' after 50600 us, '0' after 50601 us,
141
142
                      '1' after 51600 us, '0' after 51601 us,
                      '1' after 52700 us, '0' after 52701 us,
143
                      '1' after 53600 us, '0' after 53601 us,
                      '1' after 54700 us, '0' after 54701 us,
145
                      '1' after 55600 us, '0' after 55601 us,
146
147
                      '1' after 56600 us, '0' after 56601 us,
                      '1' after 57600 us, '0' after 57601 us,
148
149
                      '1' after 58700 us, '0' after 58701 us,
                      '1' after 60600 us, '0' after 60601 us;
150
151
152
         dcf_count: dcf_counter port map(clk, reset, dcf_rise, dcf_fall, count, new_bit);
153
154 end behaviour;
```

B.2.3. TESTBENCH DCF DECODER

```
-- Alex Oudsen, 4325494
 2
 3
   library ieee;
   use ieee.std_logic_1164.all;
 6
    entity dcf_decoder_tb is
   end dcf_decoder_tb;
 1
   -- Alex Oudsen, 4325494
    -- Dit is testbench voor simulatie op schaal
    -- De verwachte respons bestaat uit een led-signaal wat
    -- afhankelijk is van de kwaliteit van het DCF77 signaal
 5
    -- Verder dient bij het begin van een nieuwe minuut start_xor
 6
    -- even hoog te worden; op dit moment moet het volgende aan de
    -- uitgangen staan: maandag 8 december, 11:48
 8
    -- Advies simulatietijd: 70 ms.
 Q
10
   library ieee;
   use ieee.std_logic_1164.all;
11
12
    use ieee.std_logic_unsigned.all;
13
14 architecture behaviour of dcf_decoder_tb is
15
       component dcf_decoder is
                       :in std_logic;
16
            port (clk
17
                 reset :in std_logic;
                 count :in std_logic_vector(15 downto 0);
new_bit :in std_logic;
18
19
20
                             :out std_logic;
                 dcf led
21
                 start_xor : out std_logic;
22.
                 minuten
                             :out std_logic_vector(6 downto 0);
23
                 uren :out std_logic_vector(5 downto 0);
24
                 weekdag
                            :out std_logic_vector(2 downto 0);
25
                  dagen :out std_logic_vector(5 downto 0);
26
                 maanden :out std_logic_vector(4 downto 0);
                  jaren :out std_logic_vector(7 downto 0);
2.7
28
                 parity_bits:out std_logic_vector(2 downto 0));
29
        end component dcf_decoder;
30
31
    signal clk, reset, new_bit, dcf_led, start_xor: std_logic;
32 signal count: std_logic_vector(15 downto 0);
33
    signal jr: std_logic_vector(7 downto 0);
34
    signal min: std_logic_vector(6 downto 0);
35
    signal hr, dag: std_logic_vector(5 downto 0);
36
    signal mnd: std_logic_vector(4 downto 0);
37
    signal wk, pb: std_logic_vector(2 downto 0);
38
39
                     '0' after 0 ns, -- Dit genereert een 32 MHz signaal (ongeveer) '1' after 313 ns when clk /= '1' else '0' after 313 ns;
40
                 <= '0' after 0 ns,
        clk
41
                         '1' after 0 ns, '0' after 50 ns;
42
        reset
                     <= "0000110010000000" after 0 ns,
43
        count
44
                     "00011001000000000" after 18 ms,
                     "0000110010000000" after 19 ms,
45
                     "0001100100000000" after 20 ms,
46
47
                     "0000110010000000" after 21 ms,
                     "0001100100000000" after 24 ms,
48
                     "0000110010000000" after 25 ms,
49
50
                     "0001100100000000" after 27 ms,
                     "0000110010000000" after 30 ms,
51
                     "0001100100000000" after 33 ms,
52
                     "0000110010000000" after 34 ms,
53
                     "0001100100000000" after 35 ms,
54
55
                     "0000110010000000" after 36 ms,
56
                     "00011001000000000" after 39 ms,
                     "0000110010010000000" after 40 ms,
57
                     "0001100100000000" after 42 ms,
59
                     "0000110010000000" after 43 ms,
                     "0001100100000000" after 46 ms,
60
                     "0000110010000000" after 47 ms,
```

```
62.
                     "00011001000000000" after 49 ms,
                      "0000110010000000" after 50 ms,
63
                      "0001100100000000" after 52 ms,
64
                     "0000110010000000" after 53 ms,
65
66
                      "0001100100000000" after 54 ms,
                      "000011001001000000" after 55 ms,
67
                     "00011001000000000" after 58 ms,
68
                      "1001110001000000" after 59 ms,
69
                      "0000110010000000" after 60 ms,
70
                     "1001110001000000" after 61 ms;
71
                     <= '0' after 0 ns,
72
         new_bit
                      '1' after 500000 ns, '0' after 500800 ns,
73
                     '1' after 1600000 ns, '0' after 1600800 ns,
74
                      '1' after 2600000 ns, '0' after 2600800 ns,
75
76
                      111
                         after 3600000 ns, '0' after 3600800 ns,
                      '1' after 4600000 ns, '0' after 4600800 ns,
77
                      '1' after 5600000 ns, '0' after 5600800 ns,
78
79
                      '1' after 6600000 ns, '0' after 6600800 ns,
                      '1' after 7600000 ns, '0' after 7600800 ns,
80
                     '1' after 8600000 ns, '0' after 8600800 ns,
81
                      '1' after 9600000 ns, '0' after 9600800 ns,
82
                      '1' after 10600000 ns, '0' after 10600800 ns,
83
                     '1' after 11600000 ns, '0' after 11600800 ns,
84
85
                      '1' after 12600000 ns, '0' after 12600800 ns,
                      '1' after 13600000 ns, '0' after 13600800 ns,
86
87
                     '1' after 14600000 ns, '0' after 14600800 ns,
                         after 15600000 ns, '0' after 15600800 ns,
88
                      111
                      111
                         after 16600000 ns, '0' after 16600800 ns,
89
                     '1' after 17600000 ns, '0' after 17600800 ns,
90
91
                      '1' after 18700000 ns, '0' after 18700800 ns,
                      '1' after 19600000 ns, '0' after 19600800 ns,
92
                     '1' after 20700000 ns, '0' after 20700800 ns,
93
                     '1' after 21600000 ns, '0' after 21600800 ns,
94
95
                      111
                         after 22600000 ns, '0' after 22600800 ns,
                     '1' after 23600000 ns, '0' after 23600800 ns,
96
                     '1' after 24700000 ns, '0' after 24700800 ns,
97
98
                      '1' after 25600000 ns, '0' after 25600800 ns,
                     '1' after 26600000 ns, '0' after 26600800 ns,
99
                     '1' after 27700000 ns, '0' after 27700800 ns,
100
                      '1' after 28700000 ns, '0' after 28700800 ns,
101
                      '1' after 29700000 ns, '0' after 29700800 ns,
102
                     '1' after 30600000 ns, '0' after 30600800 ns,
103
104
                      ^{\prime}\, 1^{\prime} after 31600000 ns, ^{\prime}\, 0^{\prime} after 31600800 ns,
                      '1' after 32600000 ns, '0' after 32600800 ns,
105
                     '1' after 33700000 ns, '0' after 33700800 ns,
106
                      '1' after 34600000 ns, '0' after 34600800 ns,
107
                      '1' after 35700000 ns, '0' after 35700800 ns,
108
                     '1' after 36600000 ns, '0' after 36600800 ns,
109
                     '1' after 37600000 ns, '0' after 37600800 ns,
110
111
                      '1' after 38600000 ns, '0' after 38600800 ns,
                     '1' after 39700000 ns, '0' after 39700800 ns,
112
                     '1' after 40600000 ns, '0' after 40600800 ns,
113
                      '1' after 41600000 ns, '0' after 41600800 ns,
114
                      '1' after 42700000 ns, '0' after 42700800 ns,
115
                     '1' after 43600000 ns, '0' after 43600800 ns,
116
                      '1' after 44600000 ns, '0' after 44600800 ns,
117
                      '1' after 45600000 ns, '0' after 45600800 ns,
118
                     '1' after 46700000 ns, '0' after 46700800 ns,
119
                      '1' after 47600000 ns, '0' after 47600800 ns, '1' after 48600000 ns, '0' after 48600800 ns,
120
121
                     '1' after 49700000 ns, '0' after 49700800 ns,
122
                      '1' after 50600000 ns, '0' after 50600800 ns,
123
                      '1' after 51600000 ns, '0' after 51600800 ns,
124
125
                     '1' after 52700000 ns, '0' after 52700800 ns,
                      '1' after 53600000 ns, '0' after 53600800 ns,
126
127
                      111
                         after 54700000 ns, '0' after 54700800 ns,
                      '1' after 55600000 ns, '0' after 55600800 ns,
128
                     '1' after 56600000 ns, '0' after 56600800 ns,
129
130
                      '1' after 57600000 ns, '0' after 57600800 ns,
                     '1' after 58700000 ns, '0' after 58700800 ns,
131
                     '1' after 60600000 ns, '0' after 60600800 ns;
132
```

```
133
134
        decode: dcf_decoder port map(clk, reset, count, new_bit, dcf_led, start_xor, min, hr, wk,
              dag, mnd, jr, pb);
135
136 end behaviour;
    B.2.4. TESTBENCH PARITY CHECK
    -- Alex Oudsen, 4325494
 2
 3
    library ieee;
 4
    use ieee.std_logic_1164.all;
 6
    entity parity_tb is
    end parity_tb;
    -- Joran Out, 4331958 & Alex Oudsen, 4325494
 2
    -- Er wordt gebruik gemaakt van de 'echte' klok
    -- Verwachte respons is een sync_now puls, omdat
    -- de parity van de gesimuleerde ingangen correct is
 5
    -- Advies simulatietijd: 150 microsec.
 6
    library ieee;
 7
 8
    use ieee.std_logic_1164.all;
    architecture behaviour of parity_tb is
10
11
        component parity_check is
12
           port (clk:
                             in std_logic;
                         in std_logic;
13
              reset:
14
             start_xor: in std_logic;
             minuten: in std_logic_vector(6 downto 0);
15
16
             uren:
                         in std_logic_vector(5 downto 0);
17
              weekdag: in std_logic_vector(2 downto 0);
18
              dagen:
                        in std_logic_vector(5 downto 0);
19
              maanden:
                        in std_logic_vector(4 downto 0);
20
                        in std_logic_vector(7 downto 0);
              jaren:
2.1
              parity_bits: in std_logic_vector(2 downto 0);
22
             sync_now: out std_logic);
        end component parity_check;
23
24
25
    signal clk, reset, start_xor, sync_now: std_logic;
26
    signal jaren: std_logic_vector(7 downto 0);
27
    signal minuten: std_logic_vector(6 downto 0);
    signal uren, dagen: std_logic_vector(5 downto 0);
28
29
    signal maanden: std_logic_vector(4 downto 0);
30 signal weekdag, parity_bits: std_logic_vector(2 downto 0);
31
32
    begin
33
                <= '1' after 0 ns,
                                         -- Dit genereert een 32 kHz signaal
        clk
                     ^{\prime}\,\text{O}^{\prime} after 15625 ns \, when clk /= ^{\prime}\,\text{O}^{\prime} else ^{\prime}\,\text{I}^{\prime} after 15625 ns;
34
35
                     <=
                        '1' after 0 ns, '0' after 50000 ns;
                     <= '0' after 0 ns, '1' after 60000 ns, '0' after 65000 ns;
36
        start xor
37
        minuten
                     <= "1001000" after 0 ns;
38
                         "010001" after 0 ns;
        uren
                     <=
                     <= "001" after 0 ns;
39
        weekdag
40
                     <= "001000" after 0 ns;
        dagen
41
        maanden
                     <=
                         "10010" after 0 ns;
                         "00010100" after 0 ns;
42.
        jaren
                     <=
43
        parity_bits <= "000" after 0 ns;</pre>
44
45
        check: parity_check port map(clk, reset, start_xor, minuten, uren, weekdag, dagen,
             maanden, jaren, parity_bits, sync_now);
46
47 end behaviour;
    B.2.5. TESTBENCH SYNCTIME
    -- Alex Oudsen, 4325494
 2
 3
    library ieee;
 4 use ieee.std_logic_1164.all;
```

```
entity synctime_tb is
    end synctime_tb;
 1
   -- Alex Oudsen, 4325494
    -- Dit is de testbench voor simulatie op schaal
   -- De verwachte respons geeft 1 synchronisatiemoment,
    -- namelijk maandag 8 december 2014; 11:48
 5
    -- Advies simulatietijd: 65 ms.
 7
   library ieee;
 8
    use ieee.std_logic_1164.all;
10
    architecture behaviour of synctime_tb is
11
        component synctime is
                             in std_logic;
12
            port (clk:
13
                   reset:
                                 in std_logic;
                   dcf_in:
14
                                 in std_logic;
15
                   dcf_led:
                                  out std_logic;
                   ready:
                                 out std_logic;
16
                                 out std_logic_vector(6 downto 0);
17
                   minuten:
18
                                  out std_logic_vector(5 downto 0);
                   uren:
19
                                 out std logic vector(2 downto 0);
                   weekdag:
20
                   dagen:
                                 out std_logic_vector(5 downto 0);
21
                   maanden:
                                 out std_logic_vector(4 downto 0);
                                 out std_logic_vector(7 downto 0));
22
                   iaren:
23
        end component synctime;
24
        signal clk, reset, dcf_in, dcf_led, ready: std_logic;
25
26
        signal minuten: std_logic_vector(6 downto 0);
27
        signal uren, dagen: std_logic_vector(5 downto 0);
28
        signal maanden: std_logic_vector(4 downto 0);
29
        signal weekdag: std_logic_vector(2 downto 0);
30
        signal jaren: std_logic_vector(7 downto 0);
31
32 begin
33
34
        clk <= '1' after 0 ns,
                 '0' after 16 ns when clk /= '0' else '1' after 16 ns;
35
                 <= '1' after 0 ns, '0' after 50 us;
36
        reset
37
        dcf_in <= '0' after 0 ns,</pre>
                 '1' after 1500 us, '0' after 1600 us, -- bit 59 & bit 0
38
                 '1' after 2500 us, '0' after 2600 us, -- bit 1
39
                 '1' after 3500 us, '0' after 3600 us, -- bit 2
40
                 '1' after 4500 us, '0' after 4600 us, -- bit 3
41
                 '1' after 5500 us, '0' after 5600 us, -- bit 4
42
                 '1' after 6500 us, '0' after 6600 us, -- bit
43
                 '1' after 7500 us, '0' after 7600 us, -- bit 6
44
                 '1' after 8500 us, '0' after 8600 us, -- bit 7
45
46
                 '1' after 9500 us, '0' after 9600 us, -- bit 8
                 '1' after 10500 us, '0' after 10600 us, -- bit 9
47
                 '1' after 11500 us, '0' after 11600 us, -- bit 10
48
                 '1' after 12500 us, '0' after 12600 us, -- bit 11
'1' after 13500 us, '0' after 13600 us, -- bit 12
49
50
                 '1' after 14500 us, '0' after 14600 us, -- bit 13
51
                 '1' after 15500 us, '0' after 15600 us, -- bit 14
52.
                 '1' after 16500 us, '0' after 16600 us, -- bit 15
53
                 '1' after 17500 us, '0' after 17600 us, -- bit 16
54
                 '1' after 18500 us, '0' after 18600 us, -- bit 17
55
                 '1' after 19500 us, '0' after 19700 us, -- bit 18
56
                 '1' after 20500 us, '0' after 20600 us, -- bit 19
57
                 '1' after 21500 us, '0' after 21700 us, -- bit 20
58
59
                 '1' after 22500 us, '0' after 22600 us, -- bit 21
                 '1' after 23500 us, '0' after 23600 us, -- bit 22
60
                 '1' after 24500 us, '0' after 24600 us, -- bit 23
61
                 '1' after 25500 us, '0' after 25700 us, -- bit 24
'1' after 26500 us, '0' after 26600 us, -- bit 25
62
63
                 '1' after 27500 us, '0' after 27600 us, -- bit 26
64
                 '1' after 28500 us, '0' after 28700 us, -- bit 27
'1' after 29500 us, '0' after 29700 us, -- bit 28
65
                                                                         1
66
                                                                         1
                 '1' after 30500 us, '0' after 30700 us, -- bit 29
```

```
^{\prime}1^{\prime} after 31500 us, ^{\prime}0^{\prime} after 31600 us, -- bit 30
 68
                   '1' after 32500 us, '0' after 32600 us, -- bit 31
 69
                   '1' after 33500 us, '0' after 33600 us, -- bit 32
 70
                   ^{\prime}1^{\prime} after 34500 us, ^{\prime}0^{\prime} after 34700 us, -- bit 33
 71
                   '1' after 35500 us, '0' after 35600 us, -- bit 34
'1' after 36500 us, '0' after 36700 us, -- bit 35
 72
 73
                   '1' after 37500 us, '0' after 37600 us, -- bit 36
 74
                   '1' after 38500 us, '0' after 38600 us, -- bit 37
'1' after 39500 us, '0' after 39600 us, -- bit 38
 75
 76
                   '1' after 40500 us, '0' after 40700 us, -- bit 39
 77
                   '1' after 41500 us, '0' after 41600 us, -- bit 40
'1' after 42500 us, '0' after 42600 us, -- bit 41
78
 79
                   '1' after 43500 us, '0' after 43700 us, -- bit 42
 80
                   '1' after 44500 us, '0' after 44600 us, -- bit 43
 81
                   '1' after 45500 us, '0' after 45600 us, -- bit 44
 82
                   '1' after 46500 us, '0' after 46600 us, -- bit 45
 83
                   '1' after 47500 us, '0' after 47700 us, -- bit 46
 84
 85
                   '1' after 48500 us, '0' after 48600 us, -- bit 47
                   ^{\prime}1^{\prime} after 49500 us, ^{\prime}0^{\prime} after 49600 us, -- bit 48
 86
                   '1' after 50500 us, '0' after 50700 us, -- bit 49
 87
                   ^{\prime}1^{\prime} after 51500 us, ^{\prime}0^{\prime} after 51600 us, -- bit 50
 88
                   '1' after 52500 us, '0' after 52600 us, -- bit 51
 89
                   ^{\prime}1^{\prime} after 53500 us, ^{\prime}0^{\prime} after 53700 us, -- bit 52
 90
                   '1' after 54500 us, '0' after 54600 us, -- bit 53
'1' after 55500 us, '0' after 55700 us, -- bit 54
 91
92
                   '1' after 56500 us, '0' after 56600 us, -- bit 55
93
                   '1' after 57500 us, '0' after 57600 us, -- bit 56 '1' after 58500 us, '0' after 58600 us, -- bit 57
94
95
                   '1' after 59500 us, '0' after 59700 us, -- bit 58
 96
97
                   '1' after 61500 us, '0' after 61600 us; -- bit 59 & bit 0
98
                   -- dit genereert een dcf-signaal voor het ontwerp
                   -- waarin het volgende gecodeerd is:
100
                   -- DD-MM-JJ: 08-12-'14 & HH:MM: 11:48 & maandag
101
                   -- vervolgens DD-MM-JJ: 08-12-'14 & HH:MM: 11:49 & maandag
                   -- Bits 0 t/m 17 zijn 0
102
103
                   -- Bit 18 is 1
104
                   -- Bit 19 is 0
                   -- Bit 20 is 1
105
106
                   -- Bits 21 t/m 27 zijn de minuten (48)
107
                   -- Bit 28 is parity bit v.d. minuten (1)
                   -- Bits 29 t/m 34 zijn de uren (11)
108
109
                   -- Bit 35 is parity bit v.d. uren (1)
110
                   -- Bits 36 t/m 41 zijn de dagen v.d. maand (8)
                   -- Bits 42 t/m 44 zijn de dagen v.d. week (ma)
111
112
                   -- Bits 45 \text{ t/m} 49 \text{ vormen de maand} (12)
                   -- Bits 50 t/m 57 vormen het jaar (binnen een eeuw) (14)
113
114
                   -- Bits 58 is parity bit over bits 36 t/m 57 (1)
115
116
          sync_time: synctime port map(clk, reset, dcf_in, dcf_led, ready, minuten,
117
                            uren, weekdag, dagen, maanden, jaren);
118
119 end behaviour:
     B.2.6. TESTBENCH KLOKDELER
  1
     -- Alex Oudsen, 4325494
  3
     library ieee;
     use ieee.std_logic_1164.all;
  4
  6
     entity klokdeler_tb is
  7
     end klokdeler_tb;
     -- Alex Oudsen, 4325494
     -- Dit is de testbench voor simulatie op schaal
     -- Verwachte respons is een 781.25 Hz signaal
     -- met een periodetijd van 1280 microseconden
     -- Advies simulatietijd: 10 ms.
  6
     library ieee;
  8 use ieee.std_logic_1164.all;
```

```
9
10
   architecture behaviour of klokdeler_tb is
       component klokdeler is
11
12
           port(clk: in std_logic;
13
                reset: in std_logic;
14
                 clk_1hz: out std_logic);
15
       end component klokdeler;
16
   signal clk, reset, clk_1hz: std_logic;
17
18
19
   begin
20
       clk <= '1' after 0 ns, -- Dit genereert een 25 MHz kloksignaal
               '0' after 20 ns when clk /= '0' else '1' after 20 ns;
21
               <= '1' after 0 ns, '0' after 50 ns;
22
23
24
       divide: klokdeler port map(clk, reset, clk_1hz);
25
26
   end behaviour;
   B.2.7. TESTBENCH MOD60 (SECONDEN) TELLER
   -- Alex Oudsen, 4325494
1
2
3
   library ieee;
4
   use ieee.std_logic_1164.all;
   entity mod60_tel_tb is
6
7
   end mod60_tel_tb;
   -- Alex Oudsen, 4325494
1
2
   -- Dit is de testbench voor simulatie op schaal
   -- Verwachte respons is een count die iedere
3
   -- opgaande klokflank van clk_in 1 optelt bij
   -- de waarde van count, waarbij na 59 weer 0 komt
   -- Bovendien wordt er tweemaal gesynchroniseerd;
6
   -- eenmaal met ref = 23 en eenmaal met ref = 59
   -- Ook wordt aan de uitgang een klok gegenereerd met
9
   -- frequentie 1/60 van de frequentie van clk_in
10
   -- Advies simulatietijd: 80 ms.
11
12
   library ieee;
13
   use ieee.std_logic_1164.all;
14
15
   architecture behaviour_bcd_clk of mod60_tel_tb is
16
       component mod60_clk_bcd is
17
           port (clk: in std_logic;
18
                 clk_in: in std_logic;
19
                  reset:
                           in std_logic;
20
                  sync_now: in std_logic;
21
                 ref: in std_logic_vector(6 downto 0);
22
                 m clk:
                           out std_logic);
23
       end component mod60_clk_bcd;
24
25
       signal clk, clk_in, m_clk, reset, sync_now: std_logic;
26
       signal ref: std_logic_vector(6 downto 0);
27
28
   begin
29
                <= '1' after 0 ns, -- Dit genereert een 100 kHz signaal
                    '0' after 5 us when clk /= '0' else '1' after 5 us;
30
31
       clk_in
                    <= '1' after 0 ns, -- Dit genereert een 1 kHz signaal
                    '0' after 500 us when clk_in /= '0' else '1' after 500 us;
32
                    <= '1' after 0 ns, '0' after 600 us;
33
       reset
                    <= '0' after 0 ns, '1' after 5 ms, '0' after 5020 us,
34
       sync_now
                    '1' after 10 ms, '0' after 10020 us;
35
               <= "0100011" after 0 ns, "1011001" after 6 ms;
36
37
38
       count60: mod60_clk_bcd port map(clk, clk_in, reset, sync_now, ref, m_clk);
39
   end behaviour_bcd_clk;
```

B.2.8. Testbench mod60 (minuten) teller

```
1
   -- Alex Oudsen, 4325494
   library ieee;
4
   use ieee.std_logic_1164.all;
6
   entity mod60_tel_tb is
   end mod60_tel_tb;
1
   -- Alex Oudsen, 4325494
   -- Dit is de testbench voor simulatie op schaal
   -- Verwachte respons is een count die iedere
   -- opgaande klokflank van clk_in 1 optelt bij
    -- de waarde van count, waarbij na 59 weer 0 komt
   -- Bovendien wordt er tweemaal gesynchroniseerd;
6
   -- eenmaal met ref = 23 en eenmaal met ref = 59
8
    -- Ook wordt aan de uitgang een klok gegenereerd met
   -- frequentie 1/60 van de frequentie van clk_in
   -- Advies simulatietijd: 50 ms.
10
11
12 library ieee;
13
   use ieee.std_logic_1164.all;
14
15
   architecture behaviour_bcd of mod60_tel_tb is
       component mod60_tel_bcd is
16
17
           port (clk: in std_logic;
                 clk_in: in std_logic;
reset: in std_logic;
18
19
20
                 sync_now: in std_logic;
                 ref: in std_logic_vector(6 downto 0);
21
                           out std_logic_vector(6 downto 0);
22.
                 count:
                           out std_logic);
23
                 h_clk:
24
       end component mod60_tel_bcd;
25
26
       signal clk, clk_in, h_clk, reset, sync_now: std_logic;
       signal ref, count: std_logic_vector(6 downto 0);
27
28
29
   begin
               clk
30
31
32
                    <= '1' after 0 ns, -- Dit genereert een 1 kHz signaal
       clk in
33
                   '0' after 500 us when clk_in /= '0' else '1' after 500 us;
34
                       '1' after 0 ns, '0' after 600 us;
       reset
                    <=
                   <= '0' after 0 ns, '1' after 5 ms, '0' after 5020 us,
35
       sync_now
                   '1' after 10 ms, '0' after 10020 us;
36
37
                   "0100011" after 0 ns, "1011001" after 6 ms;
38
39
       count60: mod60_tel_bcd port map(clk, clk_in, reset, sync_now, ref, count, h_clk);
40
41 end behaviour_bcd;
   B.2.9. TESTBENCH MOD24 (UREN) TELLER
   -- Alex Oudsen, 4325494
3
   library ieee;
   use ieee.std_logic_1164.all;
5
   entity mod24_tel_tb is
6
   end mod24_tel_tb;
   -- Alex Oudsen, 4325494
   -- Dit is de testbench voor simulatie op schaal
2
   -- Verwachte respons is een count die iedere
    -- opgaande klokflank van clk_in 1 optelt bij
   -- de bcd waarde van count, waarbij na 23 weer 0 komt
   -- Bovendien wordt er tweemaal gesynchroniseerd;
   -- eenmaal met ref = 10 en eenmaal met ref = 23
8
   -- Advies simulatietijd: 40 ms.
10 library ieee;
```

```
use ieee.std_logic_1164.all;
11
12
    architecture behaviour_bcd of mod24_tel_tb is
13
14
        component mod24_tel_bcd is
15
            port (clk: in std_logic;
16
                   clk_in: in std_logic;
17
                            in std_logic;
                   reset:
                   sync_now: in std_logic;
18
                   ref: in std_logic_vector(5 downto 0);
19
20
                  count:
                            out std_logic_vector(5 downto 0));
21
        end component mod24_tel_bcd;
22
23
        signal clk, clk_in, reset, sync_now: std_logic;
24
        signal ref, count: std_logic_vector(5 downto 0);
25
26
    begin
                <= '1' after 0 ns, -- Dit genereert een 100 kHz signaal
  '0' after 5 us when clk /= '0' else '1' after 5 us;</pre>
2.7
        clk
28
                        '1' after 0 ns, -- Dit genereert een 1 kHz signaal
29
        {\tt clk\_in}
                     '0' after 500 us when clk_in /= '0' else '1' after 500 us;
30
                     <= '1' after 0 ns, '0' after 600 us;
<= '0' after 0 ns, '1' after 5 ms, '0' after 5020 us,</pre>
31
        reset
32.
        sync_now
                     '1' after 10 ms, '0' after 10020 us;
33
34
                    "010000" after 0 ns, "100011" after 6 ms;
        ref
35
36
        count24: mod24_tel_bcd port map(clk, clk_in, reset, sync_now, ref, count);
37
38
   end behaviour_bcd;
    B.2.10. Testbench autonome synchroniseerbare klok
 1
   -- Alex Oudsen, 4325494
 3
   library ieee;
    use ieee.std_logic_1164.all;
 4
 5
 6
    entity autosyncclk_tb is
   end autosyncclk_tb;
 1
   -- Alex Oudsen, 4325494
    -- Dit is de testbench voor simulatie op schaal
    -- De verwachte respons geeft twee synchronisatiemomenten,
 4
    -- namelijk 10:10 en 23:45, waaromheen de klok autonoom
    -- verder zal tellen op de interne klok
    -- Advies simulatietijd: 80 ms.
 6
 8
    library ieee;
 9
    use ieee.std_logic_1164.all;
10
11
   architecture behaviour_bcd of autosyncclk_tb is
12
        component ausy_klok_bcd is
13
                port (clk: in std_logic;
14
                   s_clk:
                             in std_logic;
15
                             in std_logic;
                   reset:
16
                   sync_now: in std_logic;
                   min_ref: in std_logic_vector(6 downto 0);
17
18
                             in std_logic_vector(5 downto 0);
                   hr ref:
19
                   minutes: out std_logic_vector(6 downto 0);
20
                   hours:
                             out std_logic_vector(5 downto 0));
21
        end component ausy_klok_bcd;
22.
23
        signal clk, s_clk, reset, sync_now: std_logic;
        signal minutes, min_ref: std_logic_vector(6 downto 0);
24
25
        signal hours, hr_ref: std_logic_vector(5 downto 0);
26
27
    begin
                 <= ^{\prime}1^{\prime} after 0 ns, -- Dit genereert een 100 kHz signaal
28
        clk
                    '0' after 5 us when clk /= '0' else '1' after 5 us;
29
30
                     <= '1' after 0 ns, -- Dit genereert een 1 kHz signaal
        s_clk
                     '0' after 500 us when s_clk /= '0' else '1' after 500 us;
31
        reset
                     <= '1' after 0 ns, '0' after 600 us;
```

```
33
                    <= '0' after 0 ns, '1' after 5 ms, '0' after 5020 us,
        sync_now
                    '1' after 10 ms, '0' after 10020 us;
                    <= "0010000" after 0 ns, "1000101" after 6 ms;
<= "010000" after 0 ns, "100011" after 6 ms;</pre>
35
        min ref
36
        hr_ref
37
38
        klok: ausy_klok_bcd port map(clk, s_clk, reset, sync_now, min_ref, hr_ref, minutes, hours
39
40 end behaviour_bcd;
    B.2.11. TESTBENCH DCF77 (TOP-LEVEL)
   -- Alex Oudsen, 4325494
3
   library ieee;
4 use ieee.std_logic_1164.all;
5
6
   entity dcf77_tb is
7 end dcf77_tb;
1
   -- Alex Oudsen, 4325494
   -- Dit is testbench voor simulatie met de 'echte' klok
   -- De verwachte respons bestaat naast het 1hz signaal uit
   -- een led-signaal wat afhankelijk is van de kwaliteit van het
    -- DCF77 signaal, de huidige tijd (gesynchroniseerd met het DCF77
    -- signaal indien mogeljk en de huidige datum (inclusief ready signaal)
    -- Het DCF77 testsignaal bevat: maandag 8 december, 11:48
    -- Advies simulatietijd: 65 ms.
10 library ieee;
11
   use ieee.std_logic_1164.all;
12.
   architecture behaviour_bcd of dcf77_tb is
13
14
        component dcf77_bcd is
15
            port (clk:
                              in std_logic;
16
                  reset:
                               in std_logic;
                                in std_logic;
17
                  dcf_in:
18
                  dcf_led:
                                 out std_logic;
19
                  clk_1hz:
                                 out std_logic;
20
                  minutes:
                                 out std_logic_vector(6 downto 0);
21
                  hours:
                                 out std_logic_vector(5 downto 0);
                                 out std_logic_vector(2 downto 0);
22
                  weekday:
                  day:
23
                              out std_logic_vector(5 downto 0);
24
                                 out std_logic_vector(4 downto 0);
                  month:
25
                              out std_logic_vector(7 downto 0);
                  vear:
26
                  date_ready: out std_logic);
27
        end component dcf77_bcd;
28
29 signal clk, reset, dcf_in, dcf_led, clk_lhz, date_ready: std_logic;
30
   signal minutes: std_logic_vector(6 downto 0);
31
    signal hours, day: std_logic_vector(5 downto 0);
32
   signal month: std_logic_vector(4 downto 0);
    signal weekday: std_logic_vector(2 downto 0);
33
34
    signal year: std_logic_vector(7 downto 0);
35
36
  begin
37
       clk <= '1' after 0 ns,
                '0' after 16 ns when clk /= '0' else '1' after 16 ns;
38
39
        reset
                <= '1' after 0 ns, '0' after 50 us;
        40
41
                '1' after 2500 us, '0' after 2600 us, -- bit 1
42
                '1' after 3500 us, '0' after 3600 us, -- bit 2
43
                '1' after 4500 us, '0' after 4600 us, -- bit 3
44
45
                '1' after 5500 us, '0' after 5600 us, -- bit 4
                '1' after 6500 us, '0' after 6600 us, -- bit 5
'1' after 7500 us, '0' after 7600 us, -- bit 6
46
47
                '1' after 8500 us, '0' after 8600 us, -- bit 7
48
                '1' after 9500 us, '0' after 9600 us, -- bit 8
'1' after 10500 us, '0' after 10600 us, -- bit 9
49
50
                '1' after 11500 us, '0' after 11600 us, -- bit 10
```

```
'1' after 12500 us, '0' after 12600 us, -- bit 11
52.
                  '1' after 13500 us, '0' after 13600 us, -- bit 12
53
                  '1' after 14500 us, '0' after 14600 us, -- bit 13
54
                  '1' after 15500 us, '0' after 15600 us, -- bit 14
55
                  '1' after 16500 us, '0' after 16600 us, -- bit 15
56
                  '1' after 17500 us, '0' after 17600 us, -- bit 16
57
                  '1' after 18500 us, '0' after 18600 us, -- bit 17
58
                  '1' after 19500 us, '0' after 19700 us, -- bit 18 '1' after 20500 us, '0' after 20600 us, -- bit 19
59
60
                  '1' after 21500 us, '0' after 21700 us, -- bit 20
61
                  '1' after 22500 us, '0' after 22600 us, -- bit 21
'1' after 23500 us, '0' after 23600 us, -- bit 22
62
63
                  '1' after 24500 us, '0' after 24600 us, -- bit 23
64
                  '1' after 25500 us, '0' after 25700 us, -- bit 24
65
                  '1' after 26500 us, '0' after 26600 us, -- bit 25
66
                  '1' after 27500 us, '0' after 27600 us, -- bit 26
67
                  '1' after 28500 us, '0' after 28700 us, -- bit 27
68
69
                  '1' after 29500 us, '0' after 29700 us, -- bit 28
                  '1' after 30500 us, '0' after 30700 us, -- bit 29
70
                                                                              1
                  '1' after 31500 us, '0' after 31600 us, -- bit 30
71
                  '1' after 32500 us, '0' after 32600 us, -- bit 31
72
                  '1' after 33500 us, '0' after 33600 us, -- bit 32
73
                  '1' after 34500 us, '0' after 34700 us, -- bit 33
74
                  '1' after 35500 us, '0' after 35600 us, -- bit 34 '1' after 36500 us, '0' after 36700 us, -- bit 35
75
76
                  '1' after 37500 us, '0' after 37600 us, -- bit 36
77
                  '1' after 38500 us, '0' after 38600 us, -- bit 37
'1' after 39500 us, '0' after 39600 us, -- bit 38
78
79
                  '1' after 40500 us, '0' after 40700 us, -- bit 39
80
                  ^{\prime}1^{\prime} after 41500 us, ^{\prime}0^{\prime} after 41600 us, -- bit 40
81
                  '1' after 42500 us, '0' after 42600 us, -- bit 41
82
                  '1' after 43500 us, '0' after 43700 us, -- bit 42
83
                  '1' after 44500 us, '0' after 44600 us, -- bit 43
84
85
                  '1' after 45500 us, '0' after 45600 us, -- bit 44
                  '1' after 46500 us, '0' after 46600 us, -- bit 45
86
                  '1' after 47500 us, '0' after 47700 us, -- bit 46
87
                  '1' after 48500 us, '0' after 48600 us, -- bit 47
88
                  '1' after 49500 us, '0' after 49600 us, -- bit 48
89
                  '1' after 50500 us, '0' after 50700 us, -- bit 49
90
                  '1' after 51500 us, '0' after 51600 us, -- bit 50
'1' after 52500 us, '0' after 52600 us, -- bit 51
91
92
                  '1' after 53500 us, '0' after 53700 us, -- bit 52
93
                  '1' after 54500 us, '0' after 54600 us, -- bit 53 '1' after 55500 us, '0' after 55700 us, -- bit 54
94
95
                  '1' after 56500 us, '0' after 56600 us, -- bit 55
97
                  ^{\prime}1^{\prime} after 57500 us, ^{\prime}0^{\prime} after 57600 us, -- bit 56
                  '1' after 58500 us, '0' after 58600 us, -- bit 57
98
                  '1' after 59500 us, '0' after 59700 us, -- bit 58
                  '1' after 61500 us, '0' after 61600 us; -- bit 59 & bit 0
100
101
                  -- dit genereert een dcf-signaal voor het ontwerp
102
                  -- waarin het volgende gecodeerd is:
103
                  -- DD-MM-JJ: 08-12-'14 & HH:MM: 11:48 & maandag
                  -- vervolgens DD-MM-JJ: 08-12-'14 & HH:MM: 11:49 & maandag
104
                  -- Bits 0 t/m 17 zijn 0
105
106
                  -- Bit 18 is 1
107
                  -- Bit 19 is 0
                  -- Bit 20 is 1
108
109
                  -- Bits 21 t/m 27 zijn de minuten (48)
110
                  -- Bit 28 is parity bit v.d. minuten (1)
                  -- Bits 29 t/m 34 zijn de uren (11)
111
                  -- Bit 35 is parity bit v.d. uren (1)
                  -- Bits 36 t/m 41 zijn de dagen v.d. maand (8)
113
114
                  -- Bits 42 t/m 44 zijn de dagen v.d. week (ma)
115
                  -- Bits 45 t/m 49 vormen de maand (12)
                  -- Bits 50 t/m 57 vormen het jaar (binnen een eeuw) (14)
116
117
                  -- Bits 58 is parity bit over bits 36 t/m 57 (1)
118
119
         synced_time: dcf77_bcd port map(clk, reset, dcf_in, dcf_led, clk_1hz, minutes, hours,
              weekday, day, month, year, date_ready);
121 end behaviour_bcd;
```

B.3. FPGA HULPBESTANDEN VAN HET DCF77 BLOK

B.3.1. Date ready buffer

```
1
   library IEEE;
   use IEEE.std_logic_1164.ALL;
 3
 4
    entity buff is
                 : in std_logic;
 5
      port(clk
              reset: in std_logic;
switch8: in std_logic;
 6
 7
 8
              date_r
                        : in std_logic;
 Q
              ready : out std_logic);
10
    end buff;
11
12 library IEEE;
13
   use IEEE.std_logic_1164.ALL;
14 use IEEE.numeric_std.ALL;
15
16
   architecture behaviour of buff is
17
        signal red, new_red: std_logic;
18
19
20 begin
21
22.
   ready <= red;
23
24
        process(clk, reset) is
25
        begin
26
            if(clk'event and clk = '1') then
                if(reset = '1') then
27
                    red <= '0';
28
29
                 else
                    red <= new_red;
30
31
                 end if;
32
            end if;
33
        end process;
34
35
        process(date_r, red, switch8) is
36
        begin
            if(date_r = '1') then
37
                new_red <= '1';
38
            elsif(switch8 = '1') then
39
                new_red <= '0';
40
41
42
                new_red <= red;
43
            end if;
44
        end process;
45
    end behaviour;
```

B.3.2. KLOKDELER 50 MHZ NAAR 32 KHZ

```
library IEEE;
2
   use IEEE.std_logic_1164.ALL;
3
4
   entity gen32khz is
     port(clk50mhz : in std_logic; -- 50 Mhz clock input
           clk32khz : out std_logic); -- 10 Hz clock output
6
7
   end gen32khz;
9
   library IEEE;
10 use IEEE.std_logic_1164.ALL;
11  use IEEE.numeric_std.ALL;
12
13
   architecture behaviour of gen32khz is
      signal count, new_count : unsigned (10 downto 0);
14
15
      signal new_clk32khz : std_logic;
16
  begin
17
      lbl1: process (clk50mhz)
18
      begin
19
         if (clk50mhz'event and clk50mhz = '1') then
```

```
20
             count <= new_count;</pre>
21
                clk32khz <= new_clk32khz;</pre>
22
          end if:
23
       end process;
24
       1b12: process (count)
25
       begin
26
         if (count >= 1563) then
             new_count <= (others => '0');
27
             new_clk32khz <= '0';
28
          elsif (count >= 783) then
            new_count <= count + 1;</pre>
30
31
             new_clk32khz <= '1';
32
          else
33
             new_count <= count + 1;</pre>
34
             new_clk32khz <= '0';
35
          end if;
       end process;
36
37
    end behaviour;
    B.3.3. KLOKDELER 50 MHZ NAAR 10 HZ
   library IEEE;
 2
   use IEEE.std_logic_1164.ALL;
 3
 4
    entity gen10hz is
      port(clk50mhz : in std_logic; -- 50 Mhz clock input
            res : in std_logic; -- reset clk10hz : out std_logic); -- 10 Hz clock output
 6
            res
 7
    end gen10hz;
 9
10 library IEEE;
   use IEEE.std logic 1164.ALL;
11
12 use IEEE.numeric_std.ALL;
13
14
   architecture behaviour of gen10hz is
15
      signal count, new_count : unsigned(23 downto 0);
16
       signal new_clk10hz : std_logic;
17
   begin
18
      lbl1: process (clk50mhz)
19
       begin
          if (clk50mhz'event and clk50mhz = '1') then
20
21
             if (res = '1') then
22
                count <= (others => '0');
                clk10hz <= '0';
23
25
                count <= new_count;</pre>
26
                 clk10hz <= new_clk10hz;
27
             end if;
          end if;
28
29
       end process;
30
       lbl2: process (count)
31
       begin
32
          if (count >= 5000000) then
             new_count <= (others => '0');
33
             new_clk10hz <= '0';
34
35
          elsif (count >= 2500000) then
             new_count <= count + 1;</pre>
36
37
             new_clk10hz <= '1';
38
39
             new_count <= count + 1;</pre>
40
             new_clk10hz <= '0';
41
          end if;
42
       end process;
   end behaviour;
    B.3.4. DCF GENERATOR
   library IEEE;
 1
 2
    use IEEE.std_logic_1164.ALL;
```

4 entity dcf_gen is

```
port(clk50mhz : in std_logic; -- 50 Mhz clock input
    res : in std_logic; -- reset
    dcf : out std_logic); -- DCF output signal
 5
 8
    end dcf_gen;
 9
10 library IEEE;
   use IEEE.std_logic_1164.ALL;
11
12
   use IEEE.numeric_std.ALL;
13
14
    architecture behaviour of dcf_gen is
15
        component gen10hz
16
            port (clk50mhz : in std_logic;
17
                  res : in std_logic;
                   clk10hz : out std_logic);
18
19
        end component;
20
        signal cnt100ms, new_cnt100ms : unsigned(3 downto 0);
2.1
        signal cnt1s, new_cnt1s : unsigned(5 downto 0);
signal clk10hz, cur_clk10hz : std_logic;
22
23
24
25
        signal code : std_logic_vector(59 downto 1);
26
27
28
        code <= (
29
30
            '1', -- P3
            31
32.
            '0', '1', '0', -- week day : tuesday
33
            '0', '0', '1', '0', '0', '1', -- calender day : 9
'0', '1', '0', '0', '1', '0', -- P2 + hours : 22
34
35
            '0', '0', '0', '0', '0', '1', '0', -- P2 + nours : 22
'0', '0', '0', '1', '0', '1', '0', -- P1 + min : 12
'1', '0', '1', '0', '1', '0', '1', '0', '1', '0', -- not used
'1', '0', '1', '0', '1', '0', '1', '0', '1', '0', -- not used
36
37
38
39
            '0' -- bit 0
40
        );
41
42.
        lbl0: gen10hz port map (clk50mhz, res, clk10hz);
43
44
        lbl1a: process (clk50mhz)
45
        begin
46
           if (clk50mhz'event and clk50mhz = '1') then
               if (res = '1') then
47
                   cnt100ms <= (others => '0');
48
49
                   cnt1s <= (others => '0');
50
               else
51
                   cnt100ms <= new_cnt100ms;</pre>
52
                   cnt1s <= new_cnt1s;</pre>
               end if;
53
               cur_clk10hz <= clk10hz;
54
55
            end if:
56
        end process;
57
58
        lbl1b: process (cnt100ms, cnt1s, clk10hz, cur_clk10hz)
59
60
            new_cnt1s <= cnt1s;</pre>
                                       -- default
            new_cnt100ms <= cnt100ms; -- default</pre>
61
62
           if (clk10hz = '1' and cur_clk10hz = '0') then
63
               if (cnt100ms = 9) then
64
                   new_cnt100ms <= (others => '0');
                   if (cnt1s = 59) then
65
66
                       new_cnt1s <= (others => '0');
67
                   else
68
                     new_cnt1s <= cnt1s + 1;</pre>
69
                   end if;
70
71
                   new_cnt100ms <= cnt100ms + 1;</pre>
72.
               end if:
73
            end if;
74
        end process;
75
```

```
dcf <= '0' when cnt1s = 0 else
76
77
               '1' when cnt100ms = 0 else
               '1' when cnt100ms = 1 and code(to_integer(cnt1s)) = '1' else
78
               ′0′;
79
80
81
   end behaviour;
    B.3.5. SCHAKELAAR VOOR DE DCF GENERATOR
   library IEEE;
   use IEEE.std_logic_1164.ALL;
 2
 3
    entity dcf_switch is
                         in std_logic;
 5
      port (switch9:
 6
              dcf:
                        in std_logic;
 7
              dcf_out: out std_logic);
 8
    end dcf_switch;
 9
10
   library IEEE;
11
   use IEEE.std_logic_1164.ALL;
12
   use IEEE.numeric_std.ALL;
13
14 architecture behaviour of dcf_switch is
15
16 begin
17
        process(switch9, dcf) is
18
19
        begin
            if(switch9 = '1') then
20
2.1
                 dcf_out <= dcf;</pre>
22
             else
23
                 dcf out <= '0';
24
            end if:
25
        end process;
26
   end behaviour;
    B.3.6. SCHAKELMOGELIJKHEID TUSSEN DAG, MAAND EN JAAR
 1
   library IEEE;
    use IEEE.std_logic_1164.ALL;
 4
    entity switch is
              ay : in std_logic_vector(5 downto 0);
month : in std_logic_vector(4 downto 0);
 5
      port (day
 6
 7
                      : in std_logic_vector(7 downto 0);
              year
              switch0: in std_logic;
switch1: in std_logic;
switch2: in std_logic;
 8
 9
10
              output : out std_logic_vector(7 downto 0));
11
12
    end switch;
13
14 library IEEE;
15
   use IEEE.std_logic_1164.ALL;
   use IEEE.numeric std.ALL;
16
17
   architecture behaviour of switch is
18
19
20 begin
21
    process(switch0, switch1, switch2, day, month, year) is
22
23
24
   begin
       if(switch0 = '1' and switch1 = '0' and switch2 = '0') then
25
26
            output <= year;
        elsif(switch0 = '0' and switch1 = '1' and switch2 = '0') then
27
28
            output (7 downto 5) <= (others => '0');
            output (4 downto 0) <= month;
29
        elsif(switch0 = '0' and switch1 = '0' and switch2 = '1') then
  output(7 downto 6) <= (others => '0');
30
31
            output (5 downto 0) <= day;
32
33
        else
```

```
output <= (others => '0');
34
35
        end if;
36
   end process;
37 end behaviour;
    B.3.7. Aansturing seven-segment display
1 library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6
   entity sevenseg is
                    : in std_logic;
7
   port (clk
                         : in std_logic;
8
                   : in std_logic_vector(6 downto 0); --minuten input
          minuten
10
          uren
                     : in std_logic_vector(5 downto 0); --minuten input
          seg7_min1 : out std_logic_vector(6 downto 0); -- 7 bit decoded output.
seg7_min2 : out std_logic_vector(6 downto 0); -- 7 bit decoded output.
11
12
          seg7_uur1 : out std_logic_vector(6 downto 0); -- 7 bit decoded output.
13
14
          seg7_uur2 : out std_logic_vector(6 downto 0)); -- 7 bit decoded output.
15
16 end sevenseg;
17
18 architecture Behavioral of sevenseg is
19
20 signal minuten1: std_logic_vector(3 downto 0);
21
   signal minuten2: std_logic_vector(2 downto 0);
22 signal uren1: std_logic_vector(3 downto 0);
   signal uren2: std_logic_vector(1 downto 0);
23
24 begin
25 minuten1 <= minuten(3 downto 0);
26 minuten2 <= minuten(6 downto 4);
27
   uren1 <= uren(3 downto 0);</pre>
28
  uren2 <= uren(5 downto 4);
29
30
31 process (clk, reset)
32 begin
33
  if (clk'event and clk='1') then
        if(reset = '1') then
34
35
            seg7_min1 <= (others => '0');
36
            seg7_min2 <= (others => '0');
            seg7_uur1 <= (others => '0');
37
            seg7_uur2 <= (others => '0');
38
39
        else
40
            case minuten1 is
41
                 when "0000"=> seg7_min1 <="0000001"; -- '0'</pre>
                 when "0001"=> seg7_min1 <="1001111";</pre>
                                                         -- '1'
42.
43
                 when "0010"=> seg7_min1 <="0010010";</pre>
                                                         -- 121
                 when "0011"=> seg7_min1 <="0000110";</pre>
44
                                                         -- '4'
                 when "0100"=> seg7_min1 <="1001100";</pre>
45
                 when "0101"=> seg7_min1 <="0100100";</pre>
                                                          __ /5/
46
                 when "0110"=> seg7_min1 <="0100000";</pre>
47
                                                         -- '7'
                 when "0111"=> seg7_min1 <="0001111";</pre>
48
49
                 when "1000"=> seg7_min1 <="0000000";</pre>
                 when "1001"=> seg7_min1 <="0000100";</pre>
                                                         -- '9'
50
51
                 --nothing is displayed when a number more than 9 is given as input.
52.
                 when others=> seq7_min1 <="11111111";
53
            end case:
54
55
            case minuten2 is
                 when "000"=> seg7_min2 <="0000001"; -- '0'</pre>
56
57
                 when "001"=> seg7_min2 <="1001111"; -- '1'</pre>
                 when "010"=> seg7_min2 <="0010010"; -- '2'</pre>
58
                                                        __ /3/
59
                 when "011"=> seg7_min2 <="0000110";</pre>
                 when "100"=> seq7_min2 <="1001100"; -- '4'
60
```

when "101"=> seg7_min2 <="0100100"; -- '5'</pre>

-- '6'

--nothing is displayed when a number more than 6 is given as input.

when "110"=> seg7_min2 <="0100000";</pre>

when others=> seg7_min2 <="11111111";</pre>

61

62

63 64

```
65
             end case;
66
67
              case uren1 is
                  when "0000"=> seg7_uur1 <="0000001"; -- '0'</pre>
68
69
                   when "0001"=> seg7_uur1 <="1001111";</pre>
                   when "0010"=> seg7_uur1 <="0010010";</pre>
                                                                -- '2'
70
                  when "0011"=> seg7_uur1 <="0000110";</pre>
                                                                -- '3'
71
                  when "0100"=> seg7_uur1 <="1001100";
when "0101"=> seg7_uur1 <="0100100";</pre>
                                                                -- '4'
72
                                                                -- '5'
73
74
                   when "0110"=> seg7_uur1 <="0100000";</pre>
75
                   when "0111"=> seg7_uur1 <="0001111";</pre>
                                                                -- '7'
                                                                -- '8'
76
                   when "1000"=> seg7_uur1 <="0000000";</pre>
77
                  when "1001"=> seg7_uur1 <="0000100"; -- '9'</pre>
78
                   --nothing is displayed when a number more than 9 is given as input.
79
                   when others=> seg7_uur1 <="11111111";</pre>
80
             end case;
81
82
             case uren2 is
                  when "00"=> seg7_uur2 <="0000001"; -- '0'</pre>
83
                  when "01"=> seg7_uur2 <="1001111"; -- '1'
when "10"=> seg7_uur2 <="0010010"; -- '2'</pre>
84
85
                  --nothing is displayed when a number more than 2 is given as input.
86
87
                   when others=> seg7_uur2 <="11111111";</pre>
88
              end case;
89
         end if;
90 end if;
91 end process;
92
93 end Behavioral;
```

B.4. VHDL CODE CONTROLLER

B.4.1. TOP LEVEL ENTITY

```
-- Rens Hamburger 4292936
  library IEEE;
3
   use IEEE.std_logic_1164.ALL;
5
   entity controller is
      port(clk :in
    reset :in
                        std_logic;
6
7
                         std_logic;
                         std_logic_vector(3 downto 0);
8
           knoppen:in
Q
           wekker :out std_logic_vector(15 downto 0);
10
           menu_state :out std_logic_vector(2 downto 0));
   end controller:
11
   B.4.2. BEHAVIOURAL VHDL CODE CONTROLLER
   --Rens Hamburger 4292936
2
   --Het portmappen van gebruikte componenten voor de complete controller
3
   library IEEE;
   use IEEE.std_logic_1164.ALL;
4
5
6
   architecture behaviour of controller is
                                                       -- Het blok waar het mooie en slimmen
   component menu is
       onderdelen van de schakeling gedaan worden
8
                                      std_logic;
       port (clk
                               :in
                       :in std_logic;
           reset
10
           knoppen
                      :in std_logic_vector(3 downto 0);
11
           wekdata
                      :in
                             std_logic_vector(15 downto 0);
12
           enable
                           :out std_logic;
13
           wekker
                          :out
                                      std_logic_vector(15 downto 0);
14
           menu_signal
                                           std_logic_vector(2 downto 0));
15 end component menu;
16
17
   component geheugen is
                                                   -- 14 bit opslag
      port(clk :in
                          std_logic;
18
19
           reset :in
                         std_logic;
20
           enable :in
                        std_logic;
21
           wek_in :in
                         std_logic_vector(15 downto 0);
           wek_out:out std_logic_vector(15 downto 0));
23
   end component geheugen;
24
25
26
   component buff is
                                               --De buffer die speciaal gemaakt is voor de menu
       met extra eigenschappen
27
       port (clk
                                   std logic:
                   :in
28
                       :in std_logic;
                                  std_logic_vector(3 downto 0);
29
            knoppen_in
                         :in
                                  std_logic_vector(3 downto 0));
30
           knoppen out
                           :out
31
   end component buff;
32
33
   signal knoppen_buff : std_logic_vector(3 downto 0);
34
   signal wekdata_men, wekker_men : std_logic_vector(15 downto 0);
35
   signal write_enable : std_logic;
36
37
38
   buffer_portmap : buff port map (clk, reset, knoppen, knoppen_buff);
39
   menu_portmap : menu port map (clk, reset, knoppen_buff, wekdata_men, write_enable, wekker_men,
       menu_state);
40
   menory_portmap: geheugen port map (clk, reset, write_enable, wekker_men, wekdata_men);
41
   wekker <= wekdata_men;</pre>
42
43 end behaviour;
   B.4.3. MENU ENTITY
```

```
1 -- Kevin Hill 4287592 & Rens Hamburger 4292936
2 library IEEE;
3 use IEEE.std_logic_1164.ALL;
4 use IEEE.Numeric_Std.all;
```

56

when geluid =>

```
5
    entity menu is
 7
       port(clk
                          std_logic;
                     :in
 8
           reset
                       :in std_logic;
 9
                     :in std_logic_vector(3 downto 0);
        knoppen
10
        wekdata
                     :in
                            std_logic_vector(15 downto 0);
11
                     :out std_logic;
        wekker :out std_logic_vector(15 downto 0);
menu_signal :out std_logic_vector(2 downto 0));
12
13
  end menu;
    B.4.4. BEHAVIOURAL VHDL CODE MENU
    -- Kevin Hill 4287592 & Rens Hamburger 4292936
 1
    -- FSM is voor het overzicht in drie processen verwerkt
   -- 1ste process zorgt ervoor dat alles op de opgande klokflank gebeurt, en gaat naar de
 3
        nieuwe state toe (of de reset-state)
 4
    -- 2de process voert de state uit
    -- 3de process bepalen van de nieuwe state
 5
 6
   library IEEE;
    use IEEE.std_logic_1164.ALL;
 8
    use IEEE.numeric_Std.all;
 9
10
   architecture behaviour of menu is
    type fsm_states is (rust, wekkertijd, led, led_toggle, geluid, geluid_toggle, wekker_toggle,
11
        uren_set, uren_plus, uren_min, minuten_set, minuten_plus, minuten_min);
12
   signal state, new_state : fsm_states;
13
    begin
14
        assign : process(clk, reset) -- Daadwerkelijk alles toekennen
15
        begin
16
            if rising_edge(clk) then
17
                if reset = '0' then
18
                     state <= new_state;
19
20
                     state <= rust;
                 end if;
2.1
22
23
        end process assign;
24
25
        actie_uitvoeren : process(knoppen, wekdata, clk, reset, state) --Voer acties uit
26
        begin
27
            case state is
28
                 when rust =>
                     enable <= '0';
29
30
                     wekker <= wekdata;</pre>
                     menu_signal <= "000";
31
32
33
                 when wekker_toggle =>
34
                     enable <= '1';
35
                     wekker(14 downto 0) <= wekdata(14 downto 0);</pre>
36
                     wekker(15) <= not wekdata(15);</pre>
37
                     menu_signal <= "000";
38
39
                 when wekkertijd =>
40
                     enable <= '0';
41
                     wekker <= wekdata;</pre>
                     menu_signal <= "101";
42.
43
44
                 when led =>
                     enable <= '0';
45
46
                     wekker <= wekdata;</pre>
47
                     menu_signal <= "011";
48
49
                 when led_toggle =>
                     enable <= '1';
50
51
                     wekker(13 downto 0) <= wekdata(13 downto 0);</pre>
52
                     wekker(14) <= not wekdata(14);</pre>
53
                     wekker(15) <= wekdata(15);</pre>
54
                     menu_signal <= "011";
55
```

```
57
                      enable <= '0';
                      wekker <= wekdata;</pre>
58
59
                      menu_signal <= "100";</pre>
60
61
                  when geluid toggle =>
62
                      enable <= '1';
                      wekker(12 downto 0) <= wekdata(12 downto 0);</pre>
63
64
                      wekker(13) <= not wekdata(13);</pre>
65
                      wekker(15 downto 14) <= wekdata(15 downto 14);</pre>
                      menu_signal <= "100";
66
67
68
                  when uren_set =>
                     enable <= '0';
69
70
                      wekker <= wekdata;
                      menu_signal <= "001";</pre>
71
72
73
                  when uren_plus =>
74
                      enable <= '1';
75
                      menu_signal <= "101";</pre>
                      if wekdata(12 downto 7) = "100011" then --23
76
77
                          wekker(12 downto 7) <= "000000"; --Bij de 23 uur weer opnieuw beginnen
78
79
                          if (wekdata(10 downto 7) = "1001") then --Bij x9 uur 1 op tellen bij de x
                                en enkele weer terug naar 0
80
                               wekker(10 downto 7) <= "0000";
                               wekker(12 downto 11) <= std_logic_vector(to_unsigned(to_integer(</pre>
81
                                   unsigned(wekdata(12 downto 11))) + 1 , 2));
82.
83
                               wekker(10 downto 7) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                   unsigned(wekdata(10 downto 7))) + 1 , 4)); -- 1 minuut erbij
84
                               wekker(12 downto 11) <= wekdata(12 downto 11); -- Tientallen blijven
                                   constant
85
                          end if;
                      end if:
86
87
                      wekker(15 downto 13) <= wekdata(15 downto 13); -- Af
88
                      wekker(6 downto 0) <= wekdata(6 downto 0); --Af</pre>
89
90
                 when uren_min =>
91
                      if wekdata(12 downto 7) = "000000" then
                          wekker(12 downto 7) <= "100011"; --23
92
93
94
                          if wekdata(10 downto 7) = "0000" then
95
                               wekker(10 downto 7) <= "1001";</pre>
                               wekker(12 downto 11) <= std_logic_vector(to_unsigned(to_integer(</pre>
96
                                   unsigned(wekdata(12 downto 11))) - 1 , 2));
97
98
                               wekker(10 downto 7) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                   unsigned(wekdata(10 downto 7))) - 1 , 4));
99
                               wekker(12 downto 11) <= wekdata(12 downto 11);</pre>
100
                          end if:
101
                      end if:
102
                      wekker(15 downto 13) <= wekdata(15 downto 13);</pre>
                      wekker(6 downto 0) <= wekdata(6 downto 0);</pre>
103
104
                      enable <= '1';
105
                      menu_signal <= "101";
106
107
                  when minuten_set =>
108
                      enable <= '0';
                      wekker <= wekdata;
109
110
                      menu_signal <= "010";
111
112
                  when minuten_plus =>
113
                      enable <= '1';
                      if wekdata(6 downto 0) = "1011001" then --59
114
115
                          wekker(6 downto 0) <= "0000000"; --Bij de 59 minuten gaan weer op nieuw
                               beginnen
116
117
                          if wekdata(3 downto 0) = "1001" then --Bij x9 minuten 1 op tellen bij de
                               x en enkele weer terug naar 0
118
                               wekker(3 downto 0) <= "0000";</pre>
```

```
119
                               wekker(6 downto 4) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                    unsigned(wekdata(6 downto 4))) + 1 , 3));
120
                           else
121
                               wekker(3 downto 0) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                    unsigned(wekdata(3 downto 0))) + 1 , 4)); -- 1 minuut erbij
                                    optellen
122
                               wekker(6 downto 4) <= wekdata(6 downto 4); -- Tientallen blijven
                                    constant
123
                           end if:
124
                      end if;
                      menu_signal <= "111";</pre>
125
126
                      wekker(15 downto 7) <= wekdata(15 downto 7); --Af</pre>
127
128
                  when minuten_min =>
129
                      enable <= '1';
130
                      if wekdata (6 downto 0) = "0000000" then
                           wekker(6 downto 0) <= "1011001"; --59</pre>
131
132
                          if wekdata(3 downto 0) = "0000" then --Bij x0 minuten 1 van de tientallen
133
                                afhalen en de enkele getal op 9 zetten
                               wekker(3 downto 0) <= "1001"; --9
134
                               wekker(6 downto 4) <= std_logic_vector(to_unsigned(to_integer(</pre>
135
                                    unsigned(wekdata(6 downto 4))) - 1 , 3));
136
                           else
                               wekker(3 downto 0) <= std_logic_vector(to_unsigned(to_integer(</pre>
137
                                   unsigned(wekdata(3 downto 0))) - 1 , 4));
138
                               wekker(6 downto 4) <= wekdata(6 downto 4);</pre>
139
                           end if;
140
                      end if;
                      menu_signal <= "111";</pre>
141
142
                      wekker(15 downto 7) <= wekdata(15 downto 7); --Af</pre>
143
             end case;
144
         end process actie_uitvoeren;
145
146
         next_state : process (knoppen, wekdata, clk, reset, state) -- Bepaal nieuwe state
147
         begin
148
             case state is
                  when rust =>
149
150
                      if knoppen(0) = '1' then
151
                          new_state <= wekkertijd;</pre>
                      elsif knoppen(1) = '1' then
152
153
                          new_state <= wekker_toggle;
154
155
                          new_state <= rust;</pre>
156
                      end if;
157
158
                  when wekker_toggle =>
159
                      new state <= rust;
160
161
                  when wekkertijd =>
                      if knoppen(0) = '1' then
162
163
                           new_state <= rust;</pre>
164
                      elsif knoppen(2) = '1' then
165
                          new_state <= geluid;</pre>
166
                      elsif knoppen(3) = '1' then
167
                          new state <= led;
                      elsif knoppen(1) = '1' then
168
169
                          new_state <= uren_set;</pre>
170
                          new_state <= wekkertijd;</pre>
171
172
                      end if;
173
174
                  when led =>
175
                      if knoppen(0) = '1' then
                           new_state <= rust;</pre>
176
                      elsif knoppen(2) = '1' then
177
178
                          new_state <= wekkertijd;</pre>
179
                      elsif knoppen(3) = '1' then
180
                          new_state <= geluid;</pre>
                      elsif knoppen(1) = '1' then
181
182
                          new_state <= led_toggle;</pre>
```

```
183
184
                            new_state <= led;</pre>
185
                       end if;
186
187
                   when led_toggle =>
188
                       new_state <= led;</pre>
189
190
                   when geluid =>
                       if knoppen(0) = '1' then
191
192
                            new_state <= rust;</pre>
193
                       elsif knoppen(2) = '1' then
194
                           new_state <= led;</pre>
                       elsif knoppen(3) = '1' then
195
196
                            new_state <= wekkertijd;</pre>
197
                       elsif knoppen(1) = '1' then
198
                          new_state <= geluid_toggle;</pre>
199
200
                           new_state <= geluid;</pre>
201
                       end if;
202
203
                   when geluid_toggle =>
                       new_state <= geluid;</pre>
204
205
206
                   when uren set =>
                       if knoppen(0) = '1' then
207
208
                           new_state <= rust;</pre>
                       elsif knoppen(2) = '1' then
209
210
                            new_state <= uren_plus;</pre>
                       elsif knoppen(3) = '1' then
211
212
                            new_state <= uren_min;</pre>
213
                       elsif knoppen(1) = '1' then
                           new_state <= minuten_set;</pre>
214
215
216
                            new_state <= uren_set;</pre>
217
                       end if;
218
219
                   when uren_plus =>
                       new_state <= uren_set;</pre>
220
221
222
                   when uren min =>
223
                       new_state <= uren_set;</pre>
224
225
                   when minuten_set =>
                       if knoppen(0) = '1' then
226
227
                            new_state <= rust;</pre>
                       elsif knoppen(2) = '1' then
228
229
                            new_state <= minuten_plus;</pre>
                       elsif knoppen(3) = '1' then
230
231
                            new_state <= minuten_min;</pre>
232
                       elsif knoppen(1) = '1' then
233
                           new_state <= rust;</pre>
234
235
                            new_state <= minuten_set;</pre>
236
                       end if;
237
238
                   when minuten_plus =>
239
                       new_state <= minuten_set;</pre>
240
241
                   when minuten_min =>
242
                       new_state <= minuten_set;</pre>
243
                   when others =>
244
                       new_state <= rust;</pre>
245
              end case;
246
          end process next_state;
    end behaviour;
247
     B.4.5. MEMORY
     -- Rens Hamburger 4292936
 2 library IEEE;
```

3 use IEEE.std_logic_1164.ALL;

```
4
   entity geheugen is
                         std_logic;
6
      port (clk
                :in
7
           reset :in
                          std_logic;
8
           enable :in
                          std_logic;
9
           wek_in :in
                          std_logic_vector(15 downto 0);
           wek_out:out std_logic_vector(15 downto 0));
10
11
   end geheugen;
   B.4.6. BEHAVIOURAL VHDL MEMORY
   -- Rens Hamburger 4292936
   -- 16 bit geheugen element met een positief enable signaal
3
   library IEEE;
4
   use IEEE.std_logic_1164.ALL;
6 architecture behaviour of geheugen is
   signal wek_opslag, wek_temp : std_logic_vector(15 downto 0 );
8 begin
Q
   assign : process(clk,reset,wek_temp,wek_in)
10
   begin
11
       if rising_edge(clk) then
12
           if reset = '1' then
13
               wek_temp <= (others => '0');
14
           else
15
               if enable = '1' then
16
                   wek_temp <= wek_in;</pre>
17
18
                   wek_temp <= wek_temp;</pre>
19
                end if:
20
           end if;
21
       end if;
22.
       wek_out <= wek_temp;
23
   end process assign;
   end behaviour;
   B.4.7. ENTITY BUFFER
1
   --Rens Hamburger 4292936
2
   library IEEE;
3
   use IEEE.std_logic_1164.ALL;
4
5
   entity buff is
6
      port(clk
                        :in
                               std_logic;
                       :in
                              std_logic;
8
                         :in
                                   std_logic_vector(3 downto 0);
           knoppen in
9
           knoppen_out
                           :out
                                    std_logic_vector(3 downto 0));
10 end buff;
   B.4.8. BEHAVIOURAL VHDL BUFFER
1
   --Rens Hamburger 4292936
2
   --Buffer die zorgt dat we maar 1 periode lang een hoog signaal ontvangen van een knop
3
   --Voorkomt ook dat een gebruiker twee knoppen tegelijk kan indrukken wat mogelijk voor voor
       onverwacht gedrag
4
   library IEEE;
   use IEEE.std_logic_1164.ALL;
5
   use IEEE.numeric_Std.all;
   architecture behaviour of buff is
8
9 type fsm_states is (rust, one, zero);
10
  signal state, new_state : fsm_states;
11
   signal knoppen_temp : std_logic_vector(3 downto 0);
12
   begin
13
       assign : process(clk, reset) --Daadwerkelijk alles toekennen
14
       begin
15
           if rising_edge(clk) then
               if reset = '0' then
16
17
                    state <= new_state;
18
                else
19
                    state <= rust;
```

```
20
                 end if:
21
                 knoppen_out <= knoppen_temp;</pre>
22
             end if:
23
        end process assign;
24
        actie_uitvoeren : process(knoppen_in,clk, reset, state) -- Voer acties uit
25
        begin
26
27
                 when rust =>
                      if ((knoppen_in(0) = '1' xor knoppen_in(1) = '1') xor (knoppen_in(2) = '1')
28
                          xor knoppen_in(3) = '1')) then
29
                          new_state <= one;</pre>
30
                          knoppen_temp <= knoppen_in;</pre>
31
                      else
32
                          new_state <= state;</pre>
                          knoppen_temp <= "0000";
33
34
                      end if:
35
                 when zero =>
36
                      knoppen_temp <= "0000";</pre>
                      if ((knoppen_in(0) = '0' and knoppen_in(1) = '0') and (knoppen_in(2) = '0'
37
                          and knoppen_in(3) = '0')) then
38
                          new state <= rust;
39
                      else
40
                          new_state <= state;</pre>
41
                      end if;
42.
                 when one =>
43
                     new_state <= zero;
44
                      knoppen_temp <= "0000";
45
                 when others =>
46
                     new_state <= rust;</pre>
47
                      knoppen_temp <= "0000";
48
             end case;
49
        end process actie_uitvoeren;
50
    end behaviour;
```

B.5. TESTBENCHS VOOR DE CONTROLLER

B.5.1. VHDL CONTROLLER

```
-- Kevin Hill 4287592 & Rens Hamburger 4292936
2
   -- Testbench voor de controller met gebruik van de buffer en geheugen element
3
   library IEEE;
4
   use IEEE.std_logic_1164.ALL;
5
   use IEEE.Numeric_Std.all;
6
   architecture behaviour of controller_tb is
8
   component controller is
9
       port (clk
                   :in
                         std_logic;
10
           reset :in
                         std_logic;
                         std_logic_vector(3 downto 0);
11
           knoppen:in
12
           wekker :out std_logic_vector(15 downto 0);
13
           menu_state
                         :out
                               std_logic_vector(2 downto 0));
14
   end component controller;
15
16
   signal clk, reset
                                                   std_logic;
17 signal menu_signal
                                                   std_logic_vector(2 downto 0);
18 signal knoppen
                                                : std_logic_vector (3 downto 0);
19
   signal wekker
                           std_logic_vector (15 downto 0);
                      :
20
21
   begin
22
                <= '1' after 0 ns,
       clk
                '0' after 40 ns when clk /= '0' else '1' after 40 ns;
23
                                                                           --31250
24
25
                <= '1' after 0 ns,
        reset
                                        --knoppen(0) = menu
                '0' after 128 ns;
                                        --knoppen(1) = set
26
27
                                        --knoppen(2) = up
        knoppen <= "0000" after 0 ns,
                                        --knoppen(3) = down
28
                "0010" after 128 ns,
29
                                        --rust -> wekker_toggle
                "0000" after 208 ns,
30
                                        --knoppen(3) = down
31
                "0001" after 608 ns,
                                        --rust -> wekkertiid
                "0000" after 688 ns,
32
                                        --knoppen(3) = down
                "0001" after 848 ns,
                                        --wekkertijd -> rust
```

```
34
                "0000" after 928 ns,
                                        --knoppen(3) = down
35
                "0001" after 1088 ns,
                                         --rust -> wekkertijd
                "0000" after 1168 ns,
                                        --knoppen(3) = down
36
                "0010" after 1328 ns,
37
                                         --wekkertijd -> uren_set
                                         --knoppen(3) = down
38
                "0000" after 1408 ns,
                "0100" after 1568 ns,
39
                                         --uren_set -> uren_plus
                "0000" after 1648 ns,
                                         --knoppen(3) = down
40
                "1000" after 2008 ns,
41
                                         --uren_set -> uren_min
                "0000" after 2088 ns,
                                        --uren_min -> uren_set
42
                "0001" after 2248 ns,
43
                                         --uren_set -> rust
44
                "0000" after 2328 ns,
                                        --knoppen(3) = down
                "0001" after 2488 ns,
45
                                         --rust -> wekkertijd
                "0000" after 2568 ns,
46
                                         --knoppen(3) = down
                "0010" after 2768 ns,
47
                                        --wekkertijd -> uren_set
                "0000" after 2808 ns,
48
                                         --knoppen(3) = down
                "0010" after 2968 ns,
49
                                         --uren_set -> minuten_set
                "0000" after 3048 ns,
                                         --knoppen(3) = down
50
51
                "0100" after 3208 ns,
                                         --minuten_set -> minuten_plus
                "0000" after 3288 ns,
52
                                        --minuten_plus -> minuten_set
                "1000" after 3448 ns,
53
                                        --minuten_set -> minuten_min
54
                "0000" after 3528 ns,
                                         --minuten_min -> minuten_set
                "0001" after 3688 ns,
55
                                        --minuten_set -> rust
                "0000" after 3768 ns,
56
                                         --knoppen(3) = down
57
                "0001" after 3928 ns,
                                         --rust -> wekkertiid
                "0000" after 4008 ns,
58
                                        --knoppen(3) = down
59
                "0010" after 4168 ns,
                                         --wekkertijd -> uren_set
                "0000" after 4248 ns,
"0010" after 4408 ns,
60
                                         --knoppen(3) = down
61
                                         --uren_set -> minuten_set
                "0000" after 4488 ns,
62
                                         --knoppen(3) = down
                "0010" after 4648 ns,
                                         --minuten_set -> rust
63
64
                "0000" after 4728 ns,
                                         --knoppen(3) = down
                "0001" after 4888 ns,
65
                                         --rust -> wekkertijd
                "0000" after 4968 ns,
66
                                        --knoppen(3) = down
67
                "1000" after 5128 ns,
                                         --wekkertijd -> led
                "0000" after 5208 ns,
                                        --knoppen(3) = down
68
                "0001" after 5368 ns,
69
                                         --led -> rust
70
                "0000" after 5448 ns,
                                         --knoppen(3) = down
                "0001" after 5608 ns,
71
                                        --rust -> wekkertiid
72
                "0000" after 5688 ns,
                                         --knoppen(3) = down
73
                "0100" after 5848 ns,
                                         --wekkertijd -> geluid
                "0000" after 6128 ns,
                                        --knoppen(3) = down
74
75
                "0100" after 6288 ns,
                                         --geluid -> led
76
                "0000" after 6368 ns,
                                         --knoppen(3) = down
                "0100" after 6528 ns,
77
                                         --led -> wekkertiid
                "0000" after 6608 ns,
78
                                         --knoppen(3) = down
                "1000" after 6768 ns,
79
                                         --wekkertiid -> led
                "0000" after 6848 ns,
80
                                         --knoppen(3) = down
                "1000" after 7008 ns,
81
                                         --led -> geluid
                "0000" after 7088 ns,
82.
                                         --knoppen(3) = down
83
                "1000" after 7248 ns,
                                         --geluid -> wekkertijd
                "0000" after 7328 ns,
84
                                         --knoppen(3) = down
                "1000" after 7488 ns,
85
                                         --wekkertijd -> led
                "0000" after 7568 ns,
86
                                         --knoppen(3) = down
                "0010" after 7728 ns,
87
                                        --led -> led_toggle
                "0000" after 7808 ns,
88
                                         --led_toggle -> led
89
                "1000" after 7968 ns,
                                         --led -> geluid
                "0000" after 8048 ns,
                                         --knoppen(3) = down
90
91
                "0010" after 8208 ns,
                                         --geluid -> geluid_toggle
                "0000" after 8288 ns,
92
                                         --geluid_toggle -> geluid
                "0001" after 8448 ns,
93
                                         --geluid -> rust
94
                "0000" after 8528 ns;
                                         --done, done, done;
95
96
        controller_pm: controller port map(clk, reset, knoppen, wekker,menu_signal);
97 end architecture;
    B.5.2. TESTBENCH VHDL MENU
```

```
1  -- Kevin Hill 4287592
2  -- De testbench voor de menu loopt alle states door
3
4  library IEEE;s
```

```
5 use IEEE.std_logic_1164.ALL;
    use IEEE.Numeric_Std.all;
 8
    architecture behaviour of menu_test is
                      :in std_logic;
 9
    10
       port (clk
11
            reset
                                      std_logic;
                            :in
12
             knoppen
                                        std_logic_vector (3 downto 0);
                                                                                   --dit ziin de fysieke
                 knoppen
13
             wekdata
                             :in
                                        std_logic_vector (15 downto 0); --komt bij het
               register vandaan
             enable :out wekker :out
14
                                     std_logic;
15
                                     std_logic_vector (15 downto 0);
             wekker
16
             menu_signal
                           :out std_logic_vector (2 downto 0)); --voor de LCD'
17
    end component menu;
18
19 signal clk, reset, enable : std_logic;
20
    signal menu_signal
                                     :
                                         std_logic_vector (2 downto 0);
21 signal knoppen, minuten_enkel, uren_enkel
                                                        : std_logic_vector (3 downto 0);
                --signalen voor de port map
    signal wekdata, wekker : std_logic_vector (15 downto 0);
--signal uren : std_logic_vector (5 downto 0);
   stq_logic_vector (5 downto 0);
--signal minute : std_logic_vector (6 downto 0);
signal uren_dubdle : std_logic_vector (1 downto 0);
signal minuten_duble : std_logic_vector (2 downto 0);
23 --signal uren
24 --signal minute
25
26
                                        std_logic_vector (2 downto 0);
27
28 begin
                   <= '1' after 0 ns,
29
        clk
                 '0' after 20 ns when clk /= '0' else '1' after 20 ns;
30
31
32
        reset
                        '1' after 0 ns,
                                                       --knoppen(0) = menu;
                 '0' after 62 ns;
33
                                                 --knoppen(1) = set;
34
                                                 --knoppen(2) = up;
35
        knoppen \leftarrow "0000" after 0 ns, --knoppen(3) = down
36
37
          "0010" after 68 ns, --rust -> wekker_toggle
         "0010" after 108 ns, --wekker_toggle -> rust
"0001" after 148 ns, --rust -> wekkertijd
38
39
40
         "0001" after 188 ns, --wekkertijd -> rust
         "0001" after 228 ns, --rust -> wekkertijd
"0010" after 268 ns, --wekkertijd -> uren_set
41
42.
         "0100" after 308 ns, --uren_set -> uren_plus
43
44
          "0000" after 348 ns, --uren_plus -> uren_set "1000" after 388 ns, --uren_set -> uren_min
45
         "0000" after 428 ns, --uren_min -> uren_set
46
47
         "0001" after 468 ns, --uren_set -> rust
         "0001" after 508 ns, --rust -> wekkertijd
48
         "0010" after 548 ns, --wekkertijd -> uren_set
49
         "0010" after 588 ns, --uren_set -> minuten_set
50
51
          "0100" after 628 ns, --minuten_set -> minuten_plus
         "0000" after 668 ns, --minuten_plus -> minuten_set
52
         "1000" after 708 ns, --minuten_set -> minuten_min
53
         "0000" after 748 ns, --minuten_min -> minuten_set "0001" after 788 ns, --minuten_set -> rust
54
55
         "0001" after 828 ns, --rust -> wekkertijd
56
          "0010" after 868 ns, --wekkertijd -> uren_set
"0010" after 908 ns, --uren_set -> minuten_set
57
58
59
         "0010" after 948 ns, --minuten_set -> wekkertijd EIGENLIJK GAAT DIT NAAR RUST TOE
         "0001" after 988 ns, --rust -> wekkertijd
"1000" after 1028 ns, --wekkertijd -> led
60
61
         "0001" after 1068 ns, --led -> rust
62
63
          "0001" after 1108 ns, --rust -> wekkertijd
          "0100" after 1148 ns, --wekkertijd -> geluid
64
65
          "0100" after 1188 ns, --geluid -> led
          "0100" after 1228 ns, --led \rightarrow wekkertijd
66
67
          "1000" after 1268 ns, --wekkertijd -> led
          "1000" after 1308 ns, --led -> geluid
68
         "1000" after 1348 ns, --geluid -> wekkertijd
69
70
          "1000" after 1388 ns, --wekkertijd -> led
          "0010" after 1428 ns, --led -> led_toggle
71
         "0000" after 1468 ns, --led_toggle -> led
72.
```

52

53 end behaviour;

```
73
         "1000" after 1508 ns, --led -> geluid
          "0010" after 1548 ns, --geluid -> geluid_toggle
          "0000" after 1588 ns, --geluid_toggle -> geluid
75
         "0001" after 1628 ns, --geluid -> rust
76
77
          "0000" after 1668 ns; --done, done;
78
79
80  uren <= wekker(12 downto 7);</pre>
81 minuten <= wekker(6 downto 0);</pre>
82 wekdata <= "0000100001000000" after 20 ns;
83
84
85
        menu_pm: menu port map(clk, reset, knoppen, wekdata, enable, wekker, menu_signal); --de
             daadwerkelijke port map
86 end architecture;
    B.5.3. TESTBENCH VHDL GEHEUGEN
   -- Rens Hamburger 4292936
 2
   -- Testbench voor de 16 bit geheugen element met een positief enable signaal
    library IEEE;
    use IEEE.std_logic_1164.ALL;
 6
   architecture behaviour of geheugen_tb is
 7
    component geheugen is
                             std_logic;
       port(clk :in
 9
            reset :in
                           std_logic;
10
             enable :in
                           std_logic;
11
            wek_in :in
                           std_logic_vector(15 downto 0);
            wek_out:out std_logic_vector(15 downto 0));
12.
13
    end component geheugen;
14
15  signal  clk,enable,reset : std_logic;
16  signal  wek_in,wek_out : std_lo
                                          std_logic_vector(15 downto 0);
17
18
19
   begin
                 <= '0' after 0 ns,
20
        clk
21
                 '1' after 20 ns when clk /= '1' else '0' after 20 ns;
22
                 <= '1' after 0 ns,
23
        reset
24
                 '0' after 85 ns;
25
26
        enable <= '0' after 0 ns,
27
                 '1' after 150 ns,
28
                 '0' after 290 ns,
29
                 '1' after 590 ns;
30
31
32
        wek_in <=
                    "00000000000000001" after 0 ns,
33
                 "000000000000000010" after 70 ns,
34
                 "00000000000000011" after 110 ns,
                 "000000000000000000" after 150 ns,
"000000000000000101" after 190 ns,
35
36
                 "00000000000000110" after 230 ns,
37
                 "0000000000000111" after 270 ns, "00000000000001000" after 310 ns,
38
39
                 "00000000000001001" after 350 ns,
40
                 "00000000000001010" after 390 ns, "00000000000001011" after 430 ns,
41
42.
                 "0000000000001100" after 470 ns,
43
44
                 "0000000000001101" after 510 ns,
                 "000000000001110" after 550 ns,
45
46
                 "0000000000001111" after 590 ns,
                 "0000000000010000" after 630 ns,
47
                 "0000000000010001" after 680 ns,
48
                 "0000000000010010" after 735 ns,
49
                 "0000000000010111" after 779 ns;
50
51
```

geheugen_pm: geheugen port map(clk, reset, enable, wek_in, wek_out);

B.5.4. TESTBENCH VHDL BUFFER

```
-- Rens Hamburger 4292936
   -- Testbench om de buffer te testen
2
3
   library IEEE;
   use IEEE.std_logic_1164.ALL;
5
6
   architecture behaviour of buff_tb is
   component buff is
8
       port(clk
                             :in
                                     std_logic;
9
           reset
                        :in std_logic;
10
                                    std_logic_vector(3 downto 0);
            knoppen_in
                           :in
11
            knoppen_out
                            :out
                                     std_logic_vector(3 downto 0));
12
   end component buff;
13
14
   signal clk, enable, reset : std_logic;
15
   signal knoppen, knoppjes
                                            std_logic_vector(3 downto 0);
                                    :
16
17
18
   begin
                <= '0' after 0 ns,
        clk
19
                '1' after 20 ns when clk /= '1' else '0' after 20 ns;
20
21
22
        reset
                <= '1' after 0 ns,
                '0' after 85 ns;
23
24
25
        knoppen <= "0000" after 0 ns,
                    "1111" after 100 ns,
26
                    "0000" after 150 ns,
27
                    "1000" after 190 ns,
"0000" after 240 ns,
28
29
                    "0001" after 290 ns;
30
31
32.
        buff_pm: buff port map(clk, reset, knoppen, knoppjes);
   end behaviour;
```

B.6. VHDL CODE VAN HET ALARM

B.6.1. ENTITY ALARM-COMPARE

```
library IEEE;
1
   use IEEE.std_logic_1164.ALL;
3
4
   entity compare is
                            std_logic;
     port(clk
                    :in
                     :in
                            std_logic;
6
           reset
           tijd_uur :in
7
                             std_logic_vector(4 downto 0);
           tijd_min :in
8
                            std_logic_vector(5 downto 0);
9
                             std_logic_vector(4 downto 0);
           wekker_uur:in
10
            \texttt{wekker\_min:} \textbf{in}
                             std_logic_vector(5 downto 0);
           stop_alarm:in
11
                             std_logic;
12
            geluid :out std_logic;
13
            licht
                            std_logic);
                     :out
   end compare;
```

B.6.2. BEHAVIOURAL ALARM-COMPARE

```
library IEEE;
   use IEEE.std_logic_1164.ALL;
3
   use IEEE.numeric_std.ALL;
5
   architecture behaviour of compare is
        type comp_state is (steady, start, final);
6
        signal state, new_state: comp_state;
8
        signal alarm_uur: std_logic_vector(4 downto 0);
9
        signal alarm_min: std_logic_vector(5 downto 0);
10
   begin
11
       lbl1: process (clk)
12
       begin
           if (clk'event and clk = '1') then
13
14
                if (reset = '1') or (stop_alarm = '1') then
```

```
15
                     state <= steady;
16
                     alarm_min <= std_logic_vector(to_unsigned(0, 6));</pre>
17
                     alarm_uur <= std_logic_vector(to_unsigned(0,5));</pre>
18
                 else
19
                     if (to_integer(unsigned(wekker_min)) > 14) then
20
                          alarm_min <= std_logic_vector(to_unsigned(to_integer(unsigned(wekker_min)))</pre>
                             ) - 15, 6));
21
                         alarm_uur <= wekker_uur;</pre>
22.
                     else
                         alarm_min <= std_logic_vector(to_unsigned(60 - (15-to_integer(unsigned(
23
                              wekker_min))),6));
24
                         if (to_integer(unsigned(wekker_uur)) = 0) then
25
                             alarm_uur <= std_logic_vector(to_unsigned(23, 5));</pre>
26
27
                              alarm_uur <= std_logic_vector(to_unsigned(to_integer(unsigned(</pre>
                                  wekker_uur)) - 1, 5));
28
                         end if:
                     end if;
29
30
                     state <= new_state;</pre>
31
                 end if;
32
            end if;
33
        end process:
34
        lbl2: process (state, alarm_min, alarm_uur, wekker_uur, wekker_min, tijd_min, tijd_uur)
35
        begin
36
            case state is
37
                 when steady =>
                     geluid <= '0';
38
                     licht <= '0';
39
40
                     if (alarm_min = tijd_min) and (alarm_uur = tijd_uur) then
41
                         new_state <= start;</pre>
42
43
                         new state <= steady;
44
                     end if;
45
                 when start =>
                     geluid <= '0';
46
                     licht <= '1';
47
48
                     if (wekker_uur = tijd_uur) and (wekker_min = tijd_min) then
                         new_state <= final;</pre>
49
50
51
                         new state <= start;
                     end if;
52.
53
                 when final =>
54
                     geluid <= '1';
                     licht <= '1';
55
56
                     new_state <= final;</pre>
57
                 when others =>
                     geluid <= '0';
58
                     licht <= '1';
59
60
                     new_state <= state;</pre>
61
            end case;
        end process;
62
63
    end behaviour;
    B.6.3. TOP ENTITY ALARM
 1
    library IEEE;
 2
    use IEEE.std_logic_1164.ALL;
 4
    entity alarm is
 5
       port (clk
                       :in
                              std_logic;
                              std_logic;
 6
            reset
                       :in
 7
                              std_logic;
                       :in
            sec
 8
            licht
                       :in
                               std_logic;
            pwm_signal:out std_logic);
   end alarm;
10
    B.6.4. BEHAVIOURAL ALARM
 1 library IEEE;
   use IEEE.std_logic_1164.ALL;
 2
```

```
4
   architecture behaviour of alarm is
    component counter
6
        port( clk :in
                           std_logic;
7
                    reset :in std_logic;
                    sec :in
8
                                 std_logic;
9
            licht :in
                         std_logic;
10
                    length:out std_logic_vector(5 downto 0));
11
   end component;
12
   component pwm
13
       port ( clk :in
                           std_logic;
                    reset :in
14
                                  std_logic;
15
                    length:in
                                  std_logic_vector(5 downto 0);
                    pwm_signal :out std_logic);
16
17
   end component;
18
    signal length : std_logic_vector (5 downto 0);
19
   begin
        counter_1 : counter port map (clk => clk, reset => reset, sec => sec, licht => licht,
20
           length => length);
        pwm_1 : pwm port map (clk => clk, reset => reset, length => length, pwm_signal =>
21
           pwm_signal);
    end behaviour;
    B.6.5. ENTITY ALARM-COUNTER
   library IEEE;
1
   use IEEE.std_logic_1164.ALL;
3
4
    entity counter is
      port(clk :in
                         std_logic;
6
            reset :in
                         std_logic;
7
            sec
                 :in
                         std_logic;
8
        licht :in std logic;
9
            length:out std_logic_vector(5 downto 0));
10
   end counter;
    B.6.6. BEHAVIOURAL ALARM-COUNTER
   library IEEE;
2
   use IEEE.std_logic_1164.ALL;
3
    use IEEE.numeric_std.ALL;
5
    architecture behaviour of counter is
6
       type counter_state is (init, laag, hoog);
7
        signal count, new_count: unsigned(3 downto 0);
8
        signal length2, new_length2: unsigned(5 downto 0);
9
        signal state, new_state: counter_state;
10
        length <= std_logic_vector(new_length2);</pre>
11
        lbl1: process(clk)
12
13
        begin
14
            if (clk'event and clk = '1') then
                if (reset = '1') or (licht = '0') then
    state <= init;</pre>
15
16
                    count <= (others => '0');
17
18
                else
19
                    state <= new_state;</pre>
                    count <= new_count;</pre>
20
21
                end if;
22
                length2 <= new_length2;</pre>
23
            end if:
24
        end process;
25
        lbl2: process(sec, count, length2)
26
        begin
27
            case state is
28
                when init =>
29
                    new_length2 <= (others => '1');
30
                    new_count <= (others => '0');
                    new_state <= laag;</pre>
31
32
                when laag =>
                   if (sec = '1') then
33
34
                        if (count = "1111") then
```

```
35
                               new_count <= "0001";
36
                               if (length2 /= 0) then
37
                                   new_length2 <= length2 -1;</pre>
38
39
                                   new_length2 <= length2;</pre>
40
                               end if;
41
                               new_count <= count + 1;</pre>
42
                               new_length2 <= length2;</pre>
43
                          end if;
44
45
                          new_state <= hoog;</pre>
46
                      else
47
                          new_count <= count;</pre>
48
                          new_length2 <= length2;</pre>
49
                          new_state <= laag;</pre>
50
                      end if;
51
                 when hoog =>
52
                     if (sec = '0') then
53
                          new_state <= laag;</pre>
54
55
                          new_state <= hoog;</pre>
56
                      end if;
57
                      new_count <= count;</pre>
58
                      new_length2 <= length2;</pre>
59
                 when others =>
60
                     new_count <= count;</pre>
61
                      new_length2 <= length2;</pre>
62
                      new_state <= hoog;</pre>
63
             end case;
        end process;
64
65
    end behaviour;
    B.6.7. ENTITY ALARM-PWM
   library IEEE;
 2
   use IEEE.std_logic_1164.ALL;
 4
    entity pwm is
 5
      port(clk :in
                           std_logic;
 6
                           std_logic;
             reset :in
                           std_logic_vector(5 downto 0);
 7
             length:in
            pwm_signal
                           :out std_logic);
    end pwm;
    B.6.8. BEHAVIOURAL ALARM-PWM
 1 library IEEE;
   use IEEE.std_logic_1164.ALL;
 3
    use IEEE.numeric_std.ALL;
 4
    architecture behaviour of pwm is
 6
        type pwm_state is (hoog, laag, res_state);
 7
        signal counter, new_counter: unsigned(5 downto 0);
 8
        signal state, new_state: pwm_state;
 9
    begin
10
        lbl1: process(clk)
11
        begin
12
             if(clk'event and clk = '1') then
                 if (reset = '1') then
    state <= res_state;</pre>
13
14
15
                      counter <= (others => '0');
16
                 else
17
                      state <= new_state;</pre>
18
                      counter <= new_counter;</pre>
19
                 end if:
20
21
        end process;
22
        lbl2: process(counter, length, state)
23
        begin
24
            case state is
25
                 when res_state =>
```

```
pwm_signal <= '0';</pre>
26
27
                        new_counter <= (others => '0');
28
                        new_state <= laag;</pre>
29
                   when laag =>
                       pwm_signal <= '0';
new_counter <= counter + 1;</pre>
30
31
                        if (unsigned(length) <= counter) then</pre>
32
33
                            new_state <= hoog;</pre>
34
35
                           new_state <= laag;</pre>
36
                        end if;
37
                   when hoog =>
                       pwm_signal <= '1';</pre>
38
39
                        new_counter <= counter + 1;</pre>
40
                        if (unsigned(length) <= counter) then</pre>
41
                            new_state <= hoog;
42
                        else
43
                            new_state <= laag;</pre>
44
                        end if;
45
                   when others =>
                       pwm_signal <= '0';
new_counter <= counter;</pre>
46
47
48
                        new_state <= laag;</pre>
49
              end case;
50
         end process;
51 end behaviour;
```



SIMULATIES RESULTATEN VAN DE CONTROLLER

C.1. BEHAVIORAL SIMULATIE

<u>€1</u> •	Msgs																									
<pre>/controller_tb/clk</pre>	1																									
<pre>/controller_tb/reset</pre>																										
■ ♦ /controller_tb/menu_signal	000	000														0001			(01)00	1)110			000
■ ◆ /controller_tb/knoppen	0000	0000)0010	10000	100	10 1000)	10001	0000)000	1 (0000	(1001 100	100	0010)0000)))1	000)(00	((1000)	1000	-000 1	10000	
■ ◆ /controller_tb/wekker	X	X O)8192		(0)64					()()		
ra ■ ● Now	9400 ns	18	20	ns .	400	ns	600	ns	80	0 ns	100	ns)	120	0 ns	140	ns .	160	ns	180	0 ns	200	ns	2200	ns .	240) ns
© Zee Cursor 1	0 ns	0 ns																								


Figuur C.1: Simulatie van 0 tot 2500ns



Figuur C.2: Simulatie van 2500ns tot 5000ns

<u>•</u>	Msgs																								
<pre>/controller_tb/clk</pre>	1																								
→ /controller_tb/reset → /controller_tb/menu_signal		000	_	- v)11		YAAA		_			100				011		7000		- 7	111		1100		7000
• /controller_tb/knoppen	0000	0000	0000	10000 "	IN IN	01)000	1 2000	00001	00000)010		11/1/	100000	_	0100)00		00100	0000		00 1000	1	1000	4000	1100	,000 ,0000
■◆/controller_tb/wekker	X	0																							
Now Now	9400 ns		520	0 ns	540	ns (560	0 ns	580	0 ns	600	ns	6200	ns	640	ns	6600	ns	6800	ns	700	() ns	720	0 ns	7400 ns
Gursor 1	0 ns																								

Figuur C.3: Simulatie van 5000ns tot 7500ns



Figuur C.4: Simulatie van 7500ns tot het einde

C.2. SYNTHESIZE SIMULATIE

<u>•</u>	Msgs																								
<pre>/controller_tb/clk</pre>																									
<pre>/controller_tb/reset</pre>			$\overline{}$																						
■→ /controller_tb/menu_signal		000														1001			101)(0	(1			111	10 0001	(000
→ /controller_tb/knoppen	0000	0000	0010)0000	100	10 10000		10001 1	1000	3000	1 10000		1001 (00	00	0010)0000	(((000) 00				11000	0000)000 1)0	1 0000
/controller_tb/wekker		00000000			100000	poodaaa	0)000	0000000	00000										100)Φ000010	d0000)0000000	100000000
	9000 ns	ns	200	ns	400	ns	600	ns	800	ns	100	0 ns	120	0 ns	140	ns	160	ns	180)0 ns	200	0 ns	220	0 ns	2400 ns
© ≠ ● Cursor 1	() ns	0 ns																							

Figuur C.5: Simulatie van 0 tot 2500ns

<u>*</u>	Msgs																									
<pre>/controller_tb/clk</pre>																										
<pre>/controller_tb/reset</pre>																										
/controller_tb/menu_signal		000				Ò01		(010		(133)	i (01)		000	1010)00	0				0001		100	0		(000	
→ /controller_tb/knoppen	0000		000		(0000)	(010 1000	Ó	10100	d000	(100)(001)	odoo	(0001	20000)0(10 0000	Ó	10010	td000	(001	10000		0001
■ → /controller_tb/wekker		(((((((((((((((((((((((((((((((((((((((obboadaa)000	aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa	001	1000000000	100000000											
™® ● Now	9000 ns	260	0 ns	280	0 ns	30	00 ns	320	0 ns	340	0 ns	360	0 ns		00 ns	400	0 ns	420	0 ns	440	00 ns	460) ns	480	ns	daman
⊕ / • Cursor 1	0 ns																									

Figuur C.6: Simulatie van 2500ns tot 5000ns

€1 •		Msgs																									
- 4	/controller_tb/clk	0																									
-																									الصد		
□ ◆.			d00			011)000					1100				X011		1000)	011		X100)000	0
• • • .	/controller_tb/knoppen	0000	daaa	1000	10000)(00)	01)000	1	00001	d000	010	Ó		00000)	0100)00	DO	10100	10000	(10	00 (0000		11000 K	000	(1000	(00000	
B 🔷 .	/controller_tb/wekker	0110000000000000	daccooor	0000000																							
EL 100 0	Now	9000 ns	dinimini O ne	520	l ma	5400	i ma	560	0.00	Fon	linninii Dine	600	liiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii	620	ne	640	l no	680	1000	800	i ma	700	L no	7200	200	7400	ne
6 × a	Cursor 1	() ns	U ILS		0 110				O IIS		0 115		0 115		/ 113		7 113		7 110		7 115		7 115		115		115

Figuur C.7: Simulatie van 5000ns tot 7500ns

6 1•	Maga																								
♦ /controller_tb/clk								Ш								Ш						ЩП			
<pre>/controller_tb/reset</pre>																									
■ → /controller_tb/menu_signal		(000		011		11.00		(0.0	0		(011			0011		100)()(000				
→ /controller_tb/knoppen	0000	0000)1	aga)baa	1	1000)	0000	(100	00000		1000 100	DDD .	10010	00000	(10	300C OD	Ó	10010 0	1000	(000	10000					
■		aaaaaaaaaaaaaaaa	100											(01000	bbbbaaa	00			00110000	iaaaaaa	0				
≥ ■ ● Now	9000 ns	68	10 ns	700	∩ ne	720	ns	740	ns	760	ns	7800	ng	800	ne ne	820	ne .	840	ns ns	88	NO ns		OO ns	900	ns
⊕ / ● Cursor 1	0 ns																								

Figuur C.8: Simulatie van 7500ns tot het einde


C.3. EXTRACTED SIMULATIE



Figuur C.9: Simulatie van 0 tot 2500ns

<u>\$1</u> •	Maga																									
<pre>/controller_tb/clk //controller_tb/reset</pre>	1	ш							ш	ш		 				\vdash	ш				ш					ш
/controller_tb/menu_signal		000				001		X010)	11 (01		X111	(010)000					0001)(0	10		000	
■	0000	0001 100	0.0		10000	100	LO MODO		00100	0000	10	10 X0000		(g001 lac	200	10001	10000	100	10 %000		10010	0000	10010	10000	100	301 J
	^					_					u_			"												
∴ ■ ● Now	9000 ns	2600	ns	280	ns	3000	ns	320	0 ns	34	00 ns	36	00 ns	380	10 ns	400	0 ns	4200	ns	440	0 ns	460	0 ns	4800	ns	
6 ∕ 9 Cursor 1	0 ns																									

Figuur C.10: Simulatie van 2500ns tot 5000ns



Figuur C.11: Simulatie van 5000ns tot 7500ns



Figuur C.12: Simulatie van 7500ns tot het einde

C.4. TIMING 84

C.4. TIMING




Figuur C.13: Timing problemen




SIMULATIES RESULTATEN VAN HET ALARM

D.1. BEHAVIORAL SIMULATIE




Figuur D.1: Simulatie van 0 tot 10000 ns van compare




Figuur D.2: Simulatie van 151000 tot 170000 ns van alarm

D.2. EXTRACTED SIMULATIE



Figuur D.3: Simulatie van 0 tot 10000 ns van alarm



Figuur D.4: Simulatie van 290000 tot 320000 ns van alarm