# EPO-3

Extreme Winterslaap Interrupter Final report

14-01-2015

Projectgroep A1





# **SAMENVATTING**

Dit is het verslag van "EPO-3"van groep A1. Hierin is te vinden hoe het project is aangepakt en uitgewerkt. Het systeem dat is ontworpen lijkt op de Wake-up Light van het bedrijf Philips. De opstakels die overwonnen moesten worden zijn het ontvangen en verwerken van het DCF-77 signaal, het aansturen van het licht, het aansturen van het geluid en het aansturen van een LCD schermpje. In het verslag is te vinden hoe al deze subsystemen zijn ontworpen en uitgewerkt.

# **INHOUDSOPGAVE**

Sa	menvatting	ii
1	Introductie	1
2	Ontwerp specificatie	2
3	Systeem overzicht en ontwerp	3
4	DCF controller           4.1 Inleiding	
	4.2.1 Ingangen	5 5
_		
5	Main controller         5.1 Inleiding	6 6 6
	5.3 Functionaliteit	7 7
	5.4 Testen	8 8
6	Alarm	10
v	6.1 Inleiding	10 10 10 10 10 11 11
	6.4 Resultaten	
7	LCD controller 7.1 Inleiding	14 14 14
	7.2.3 Gedrag	14 14

INHOUDSOPGAVE

	7.4 7.5 7.6	Testen	14
8	Resu	ts for total design	15
	9.1	voor het testen van de chip FPGA bord	
10	10.1 10.2 10.3	gang van het project Inleiding	17 17 17
11	Conc	usie	19
	A.1 A.2	VHDL code controller A.1.1 Top level entity. A.1.2 Behavioural VHDL code controller A.1.3 Menu entity A.1.4 Behavioural VHDL code menu A.1.5 Memory A.1.6 Behavioural VHDL memory A.1.7 Entity buffer A.1.8 Behavioural VHDL buffer Testbenchs voor de controller. A.2.1 VHDL controller A.2.2 Testbench VHDL menu A.2.3 Testbench VHDL geheugen. A.2.4 Testbench VHDL buffer	20 21 25 25 25 25 26 26 27 29 30
В	Simu B.1	Vhdl code van het alarm  A.3.1 Entity alarm-compare.  A.3.2 Behavioural alarm-compare  A.3.3 Top entity alarm  A.3.4 Behavioural alarm  A.3.5 Entity alarm-counter  A.3.6 Behavioural alarm-counter  A.3.7 Entity alarm-pwm  A.3.8 Behavioural alarm-pwm  atie resultaten  Behavioral simulatie	30313232323333
	B.2 B.3 B.4	Synthesize simulatie	37
Bib	liogr	fie	39

# 1

# **INTRODUCTIE**

Epo 3 staat in het teken van het ontwerpen van een chip. Wat voor product er ontworpen gaat worden ligt aan de projectgroep. Het bedenken van het ontwerp is de eerste stap in het ontwerpproces, bij deze stap moet er al rekening gehouden met de randvoorwaarden die aan het project gesteld worden, zoals het aantal beschikbare transistoren op de chip.

Er is besloten om een wake-up light te maken. De belangrijkste functie is dat het licht 15 minuten voor de alarmtijd langzaam aan begint te gaan, totdat de lamp op de alarmtijd op volle sterkte brandt. Daarnaast zullen er nog een paar functies toegevoegd worden. Het DCF-signaal zal opgevangen worden voor de actuele datum en tijd, dit zal op een LCD-scherm worden laten zien. Door middel van vijf knoppen kan de wekker bediend worden. De alarmtijd kan ingesteld worden en de gebruiker kan aangeven of het licht en geluid aan moeten gaan als de gebruiker gewekt wil worden. Op de LCD zal ook te zien zijn of er iets aangepast wordt. De ingangs- en uitgangssignalen en het gedrag moeten geformuleerd worden als specificaties.

Er wordt structuur aangebracht in het systeem door het systeem op te delen in een paar grote blokken, deze blokken kunnen dan over de acht projectleden verdeeld worden. Allereerst moeten er van de afzonderlijke subsystemen specificaties opgesteld worden, zodat de blokken op elkaar afgestemd kunnen worden. Vervolgens moet van elk blok één of meer FSM's gemaakt worden waarna er een code geschreven kan worden. De geschreven code moet gesimuleerd en gesyntetiseerd worden. Als aan het eind van het project van het hele systeem een lay-out gemaakt is, kan het systeem op een chip gezet worden.

# **ONTWERP SPECIFICATIE**

Het systeem moet aan verschillende specificaties voldoen. Zo zal het een algemene reset moeten bevatten. Als gevolg van het indrukken van de resetknop zullen alle opgeslagen waarden en counters op 'nul' worden gezet. Ook zullen alle signalen 'active high' moeten zijn. De tijd, die intern wordt bijgehouden, zal worden gesynchroniseerd met een zogenaamd DCF signaal.

De wekker zal bediend worden door middel van een menu. Dit menu wordt aangestuurd op basis van 4 knoppen. In dit menu moet de wekkertijd ingesteld worden. Ook moet de wekker en het wekkergeluid aan en uit gezet kunnen worden. Een vijfde knop is de uitknop voor als de wekker gaat en uitgezet moet worden.

De visualisatie van dit menu zal op een LCD weergegeven worden. Als men zich niet in het menu bevindt, zal men alle data verdeeld over het scherm zien. Deze data bestaat uit de actuele tijd, de wekkertijd, de datum en de weekdag. Daarnaast zal op het LCD-scherm weergegeven worden of de wekker en het geluid aan staan. Met het knipperen van scheidingsteken tussen uren en minuten zal het passeren van seconden aangegeven worden.

Het systeem zal de volgende ingangen hebben:

- DCF-signaal
- 36kHz klok
- Reset-knop
- 4 menu-knoppen
- 1 uit-knop

Onze chip zal over de volgende uitgangen beschikken:

- LED, 1 bit om de led aan te sturen
- Sound, 1 bit om de buzzer aan te sturen
- LCD, een 8 bits vector om het scherm aan te sturen
- DCF\_debug, bit om aan te geven of er een DCF-signaal ontvangen wordt.

# SYSTEEM OVERZICHT EN ONTWERP

Het systeem is opgedeeld in vier blokken:

- De DCF controller
- De main controller
- Het alarm
- De LCD controller

In figuur 3.1 is te zien welke ingangs- en uitgangssignalen het systeem in en uit gaan en hoe de blokken elkaar aansturen.



Figuur 3.1: Blokdiagram van het gehele systeem

De DCF controller vangt het DCF signaal op en zet het om naar een bitvector met datum, uren en minuten. En er wordt een kloksignaal van 1 Hz gegenereerd. Mocht het DCF-signaal tijdelijk niet goed opgevangen kunnen worden, kan een intern register de tijd door blijven geven en er gaat een ledje branden om aan te geven dat de chip geen DCF-signaal meer ontvangt. Dit register wordt dan weer gesynchroniseerd als het signaal weer opgevangen wordt.

De main controller bestuurt het hele systeem. De alarmtijd kan ingesteld worden en de alarmtijd wordt met de actuele tijd vergeleken, zodat het alarmblok weet wanneer het alarm aan moet gaan. Met knoppen kan het menu

#### bestuurd worden.

In het alarmblok wordt eerst de vijftien minuten van de wekkertijd afgetrokken. De ingestelde tijd is namelijk de tijd waarop het geluid aan moet gaan, de lamp moet al een kwartier eerder beginnen met branden. Daarnaast zorgt het alarm ervoor dat een PWM-signaal gegenereerd wordt wat naar een LED gaat.

De LCD controller zorgt dat de datum, tijd, ingestelde alarmtijd en de veranderingen in het menu op de LCD zichtbaar zijn. Er wordt een LCD scherm gebruikt waar de pixels afzonderlijk van elkaar aangestuurd worden. Tussen de chip en het scherm zit nog een microcontroller, waarin de karakters zijn opgeslagen, dit zou namelijk te groot zijn om op de chip te regelen.

## **DCF** CONTROLLER

### 4.1. INLEIDING

De basis van onze wekker wordt gelegd door een klok. Uit het onderdeel, genaamd DCF-controller, komt verschillende data, als de tijd, de datum en het weeknummer. Van de tijd uitgang wordt verwacht dat deze gesynchroniseerd met het DCF-signaal is, maar mocht het signaal uitvallen moet de tijd door blijven tellen.

### 4.2. SPECIFICATIES

### **4.2.1. INGANGEN**

Dit onderdeel maakt gebruik van de volgende ingangen:

- Reset, standaard input.
- · Klok, standaard input.
- DCF, signaal van 'logische' pulsen.

#### **4.2.2. UITGANGEN**

Dit onderdeel heeft de volgende uitgangen:

- Uren, een binaire vector van 6 bits.
- minuten, een binaire vector van 7 bits.
- clk, een clk die elke seconde een puls geeft.
- debug\_led, een signaal dat een logische 1 doorgeeft zodra er een dcf signaal wordt ontvangen.

### 4.3. GEDRAG

Een van de eigenschappen van deze klok zal zijn dat hij gesynchroniseerd wordt met een zogenaamd DCF-signaal. Dit is een signaal dat in duitsland verzonden wordt en allerlei informatie bevat, als de actuele tijd en de datum. Wij zullen meerdere van deze elementen gebruiken in onze wekker. Al deze data wordt verzonden door middel van een pulssignaal. Vanuit Duitland wordt elke seconde een puls van 100 of 200 ms verstuurd, zodat respectievelijk een 0-bit en een 1-bit doorgegeven wordt. Dit resulteert in een totaal van 59 bits, gevolgt door een seconde 'rust', dat elke minuut opnieuw verzonden wordt. De uren en minuten van dit signaal zullen gebruikt worden om de tijd van een interne klok bij te werken. Daarnaast zal de dag van de week, de dag van de maand, de maand en het jaar doorgegeven naar de andere onderdelen van de wekker doorgegeven.

# MAIN CONTROLLER

### **5.1.** INLEIDING

De main controller bevat de interface van de wekker. Deze zorgt er voor dat een wekker ingesteld kan worden, aangepast kan worden en uitgezet kan worden. Belangrijk aan elke interface is dat deze gebruiksvriendelijk is. Dit kan onder andere bereikt worden door een optimum voor het aantal knoppen te bepalen. Te veel knoppen, en de gebruiker weet niet welke knop wat doet, te weinig knoppen, en de gebruiker moet navigeren door een nodeloos ingewikkeld menu.

Daarnaast is er nog een beperkende factor: het aantal pinnen op de chip.

Al deze informatie samengenomen is besloten dat 4 knoppen voor de interface het meest gebruiksvriendelijke resultaat oplevert. Daarnaast is er nog een knop die slechts gebruikt wordt om een afgaand alarm uit te zetten. De controller stuurt een hoop dingen aan, en van te voren was al geanticipeerd dat dit hierdoor een van de grootste onderdelen op de chip zou kunnen worden.

### **5.2.** Specificaties

### **5.2.1. INGANGEN**

- Klok, dit is een standaard input;
- Reset, ook dit is een standaard input;
- Knoppen, dit zijn de 4 knoppen die (nadat ze gebufferd zijn) onderdeel zijn van de interface.
  - knoppen[0] = menu
  - knoppen[1] = set
  - knoppen[2] = up
  - knoppen[3] = down

### **5.2.2. UITGANGEN**

- Wekker, dit is de tijd dat de wekker af moet gaan en de wekkerdata, dus of het licht en geluid aan staan, en of de wekker uberhaupt aanstaat;
- Menu-state, dit is de staat in welke de FSM zich op het moment bevindt. Deze informatie wordt doorgevoerd naar het LCD-scherm om zo te kunnen zien waar in het menu men zit.

In tabel 5.1 wat voor informatie te vinden is in de uitgangen van de controller.

5.3. Functionaliteit 7

Tabel 5.1: Uitgangen van de controller

Uitgang	Informatie over wat in de uitgang te vinden is
wekker	De huidige info over de wekker instellingen uit geheugen
	wekker[5 down to 0] daarin staan de minuten
	wekker[10 down to 6] daarin staan de uren
	wekker[11] geluid bit
	wekker[12] led bit
	wekker[13] wekker bit (Of de wekker uberhaupt aan is of niet)
menu	Deze geeft door aan de in welke state we zitten aan de lcd module
	000 : Het normale scherm weergeven met alarm en wekkertijd weergave state:
	Rust, Wekkertijd
	001 : Uren aanpassen
	010 : Minuten aanpassen
	011 : Led aanpassen
	100 : Geluid aanpassen

### **5.2.3. GEDRAG**

Om te beginnen moet de tijd waarop de wekker af moet gaan ingesteld kunnen worden. Dit wordt gedaan door eerst de huidige wekkertijd weer te geven, vervolgens het uur waarop gewekt moet worden te wijzigen en daarna de minuut. Hierna wordt de huidige tijd weer weergegeven.

Daarnaast is een vereiste dat de led uitgezet moet kunnen worden. Afhankelijk van een instelling moet het wakeup-light gedeelte wel of niet aangaan. Hetzelfde geld voor het geluid.

Dit alles moet zo gebruiksvriendelijk mogelijk gebeuren.

### **5.3.** Functionaliteit

### 5.3.1. FSM

In fig. 5.1 staat de gemaakte fsm en in tabel 5.2 staan de uitgangen per state gespecificeerd.

Rust, Reset	enable = '0'
,	wekker=wekdata
	menu= "000"
Wekker toggle	enable = '1'
	wekker[12 down to 0]=wekdata[12 down to 0]
	wekker[13]= niet wekdata[13]
	menu = "000"
Wekkertijd	enable ='0'
	wekker=wekdata
	menu = "000"
Led	enable ='0'
	wekker=wekdata
	menu = "011"
Led toggle	enable ='1'
	wekker[11 down to 0]=wekdata[11 down to 0]
	wekker[12] = niet wekdata[12]
	wekker[13] = wekdata[13]
	menu = "011"
Geluid	enable ='0'
	wekker=wekdata
	menu = "100"
Geluid toggle	enable ='1'
	wekker[10 down to 0]=wekdata[10 down to 0]
	wekker[11] = niet wekdata[11]
	wekker[13 downto 12] = wekdata[13 downto 12]
	menu = "100"

5.4. Testen 8

Tijd uren	enable ='0'
	wekker=wekdata
	menu = "001"
Uren plus	enable ='1'
	wekker=wekdata+1
	menu = "001"
Uren min	enable ='1'
	wekker=wekdata-1
	menu = "001"
Tijd minuten	enable ='0'
	wekker=wekdata
	menu = "010"
Minuten plus	enable ='1'
	wekker=wekdata+1
	menu = "010"
Minuten min	enable ='1'
	wekker=wekdata-1
	menu = "010"

Tabel 5.2: Uitgangen binnen de state van de controller

### **5.3.2.** VHDL CODE

De code voor de controller van de wekker is te vinden in appendix A. Voor de overzicht en het modular opbouwen is de code in vier blokken geschreven.

- De top entity met de port map. Deze is te vinden in appendices A.1.1 en A.1.2.
- Het menu, hierin zit de echte logica verwerkt. Deze is te vinden in appendices A.1.3 en A.1.4.
- Het gebruikte geheugen element voor de opslag van 14 bits, te vinden in appendices A.1.5 en A.1.6.
- De gebruikte buffer is te vinden in appendices A.1.7 en A.1.8. De buffer regelt het ingangssignaal, en zorgt ervoor dat er maar 1 klokperiode lang een hoog signaal gelezen word.

Voor het testen van de code zijn er testbenches gemaakt welke te vind zijn in appendices A.2.1 tot A.2.4.

### 5.4. TESTEN

Om zeker te zijn dat alles goed werkt worden er drie verschillende testen uitgevoerd. De eerste is op behavioural niveau. Hier wordt getest of de basis van de code werkt zoals verwacht. Na een goed geslaagd resultaat kan de code worden gesynthetiseerd, en deze gesynthetiseerde code worden gesimuleerd. Als er geen fouten optreden kan het ontwerp gemaakt worden, daarna geextraheerd en nogmaals getest worden. De testen worden uitgevoerd met behulp van *Modelsim*.

### 5.5. SIMULATIE

De resultaten van de simulatie staan in appendix B. De testbench is te lang om in een keer weer te geven daarom is deze op geknipt in vier stukken. De testbench die gemaakt is voor de simulatie staat in appendix A.2.1


### **5.6.** RESULTATEN

Van fig. B.1 tot en met fig. B.12 is te zien dat iedere simulatie tot hetzelde resultaat leid en daarmee succesvol is. De minimale klokperiode kan afgelezen worden aan de hand van fig. B.13. Hieruit is op te makken dat deze 60ns is.

### **5.6.1.** CONCLUSIE EN DISCUSSIE

De controller werkt op alle gesimuleerde niveau's naar verwachting. De minimale klok periode bedraagt 60ns om gliches te voorkomen bij het optellen en aftrekken van uren en minuten. De controller maakt op dit moment gebruik van 9088 transitoren waarvan er voor de daadwerkelijke schakelingen slechts 2914 worden gebruikt. De controller maakt op dit moment nog gebruik van het binaire telsysteem (dat gebruik maakt van machten van 2), er bleek echter dat voor de lcd scherm BCD veel beter werkt. Dit moet nog worden geimplementeerd. Vlak

5.6. RESULTATEN 9



Figuur 5.1: FSM diagramma van de menu

nadat het inputbuffer gemaakt was kwam men er achter dat in plaats van een buffer ook de rising\_edge functie gebruikt had kunnen worden.

# 6 ALARM

### 6.1. INLEIDING

In de alarm module wordt een led aangestuurd, die 15 minuten voor de ingestelde tijd in de main controller begint met branden en steeds feller wordt naarmate de tijd verstrijkt. Als de huidige tijd gelijk is aan de ingestelde tijd brandt de led op z'n felst en gaat er een geluid af, totdat er een knop wordt ingedrukt.

### **6.2.** SPECIFICATIES

### **6.2.1. INGANGEN**

- · Klok, standaard input.
- · Reset, standaard input.
- Tijd-uur, huidige tijd in uren.
- Tijd-minuut, huidige tijd in minuten.
- Wekker-uur, uur ingesteld in de main controller.
- Wekker-min, minuten ingestels in de main controller.
- Sec, seconde signaal gegenereerd in de DCF controller.
- Knop, alarm uitschakelen.

### **6.2.2.** UITGANGEN

- PWM-signaal, signaal om de led aan te sturen.
- Geluid, signaal om een geluid af te laten gaan.

### **6.2.3. GEDRAG**


Het alarm moet een bepaalde tijd voordat de wekker is ingesteld aangaan, nu gekozen voor 15 minuten. Er wordt 15 minuten van de ingestelde tijd afgetrokken. Zodra die tijd gelijk is aan de huidige tijd komt er een signaal (licht) aan bij het gedeelte wat voor een pwm signaal zorgt. In dat gedeelte wordt een pwm signaal gegenereerd dat elke 15 seconde breder wordt. Dit wordt gedaan door in een counter 15 seconde te tellen. Elke 15 seconde wordt de variable "lenght"kleiner. Deze begon op 64 en wordt vergeleken met een andere counter die elke klokflank telt, tot 64. Als de counter groter of gelijk is aan "length"dan is het pwm-signaal hoog. Als 15 minuten zijn verstreken na het aangaan van de led, dus de ingestelde tijd is gelijk aan de huidige tijd, brandt de led op z'n felst. Ook zal dan een "geluid"signaal naar '1' gaan. Dit blijft zo totdat de knop wordt ingedrukt of alles wordt gereset.

6.3. FUNCTIONALITEIT 11


### **6.3.** Functionaliteit

### 6.3.1. FSM

FSM van "alarm-compare", het gedeelte waar de tijd vergeleken wordt met de ingestelde wekker tijd.




FSM van "alarm-counter", hier wordt de lengte van het PWM signaal berekend.



6.4. RESULTATEN 12

FSM van "alarm-pwm", hier wordt het pwm signaal gegenereed wat de led aanstuurt.



### **6.3.2.** CODE

De code voor het alarm is opgedeeld in 3 stukken:

- alarm-compare
- · alarm-counter
- · alarm-pwm

Alarm-counter en alarm-pwm zijn onderdeel van een top entity, alarm. Omdat het nog niet zeker is waar alarm-compare geplaatst gaat worden op de chip is die daar niet bij inbegrepen. De code voor het alarm is te vinden in appendix A.3.

- De entity en behavioural van alarm compare is te vinden in appendices A.3.1 en A.3.2.
- De top entity en port map van alarm is te vinden in appendices A.3.3 en A.3.4.
- De entity en behavioural van alarm-counter is te vinden in appendices A.3.5 en A.3.6.
- De entity en behavioural van alarm-pwm is te vinden in appendices A.3.7 en A.3.8.

### **6.4.** RESULTATEN


Alle onderdelen werken in de simulaties. Zowel de simulatie van de behaviour als van de extracted vhdl. Onderstaande afbeeldingen zijn de resultaten van de simulaties, eerst die van de behaviour daarna van de extracted. De eerste 2 afbeedingen zijn van "alarm-compare", de andere 2 van "alarm-pwm".



6.4. RESULTATEN 13



Te zien is in de 2 afbeeldingen hier boven dat wanneer de huidige tijd (tijd\_uur en tijd\_min) gelijk is aan de wekker tijd (wekker\_uur en wekker\_min) minus 15 minuten, dan gaat het signaal licht naar '1'. Als de huidige tijd gelijk is aan de wekker tijd, gaat ook het geluid signaal naar '1'. Ook is te zien dat wanneer de knop (in de simulatie stop\_alarm) naar '1' gaat het licht en/of geluid weer naar '0' gaat.



Bovenstaande 2 afbeeldingen laten zien dat op het moment dat er 15 seconde zijn verstreken het pwm-signaal breder wordt.

# 7

# LCD CONTROLLER

- 7.1. INLEIDING
- 7.2. SPECIFICATIES
- **7.2.1. INGANGEN** 
  - Klok, dit is een standaard input;
  - Reset, ook dit is een standaard input;
  - Menu vanaf de main controller;
  - Tijd en datum vanaf de DCF controller;
  - Wektijd vanaf de main controller;

### **7.2.2. UITGANGEN**

- Data, dit is een lijn voor het versturen van de x en y coordinaten naar het LCD scherm;
- SCK, is een klok. Werkt in combinatie met de data lijn. Werkt als een soort spi;
- **7.2.3. G**EDRAG
- 7.3. FUNCTIONALITEIT
- 7.3.1. FSM
- **7.3.2. VHDL CODE**
- **7.4. TESTEN**
- 7.5. SIMULATIE
- 7.6. RESULTATEN
- 7.6.1. CONCLUSIE EN DISCUSSIE

# RESULTS FOR TOTAL DESIGN

Er zijn nog geen subsystemen aan elkaar gekoppeld. Het testen met meer dan één blok is dus nog niet gebeurd.

## PLAN VOOR HET TESTEN VAN DE CHIP

Voor het testen zijn een aantal momenten in het proces waarop getest wordt. Zo wordt elk module getest in een simulatie in Modelsim. Hieruit kan opgemaakt worden wat het verwachte gedrag is. Maar een simulatie is niet alles. Daarom kan een module ook nog getest worden door middel van een FPGA te programmeren. De uiteindelijke chip zal getest worden met een logic analyzer en natuurlijk door te kijken of de chip de gewenste output geeft.

### 9.1. FPGA BORD

Het bord dat gebruikt kan worden is een Altera FPGA bord. Dit bord komt met eigen software genaamt Quartus. Deze software kan gebruikt worden om de gemaakte VHDL code om te zetten in een bitstream file en vervolgens het FPGA bord te programmeren. Door de VHDL code op een FPGA te programmeren kan worden geverifieerd of de code het gedrag vertoont wat verwacht wordt. Door simulatie is dit namelijk niet altijd helemaal te zien. Mocht op de FPGA een fout ontdekt worden, dan zal de code hierop aangepast worden en zal de code opnieuw gesimuleerd worden.

### 9.2. LOGIC ANALYZER

De gemaakte chip zal in Q4 worden getest. De chip zal eerst op een logic analyzer worden aangesloten. De analyzer die gebruikt zal worden is een LA-5580.

# VOORTGANG VAN HET PROJECT

### 10.1. INLEIDING

Bij dit project zijn er vaak weinig resultaten, totdat het bijna afgelopen is. Dit is een van de redenen dat voor een wake-up light gekozen is. Een wekker zelf is relatief makkelijk te maken. Er zijn echter ook een hele hoop extra features die in een wekker geimplementeerd kunnen worden. Op deze manier is dus een werkend resultaat relatief snel geproduceerd, en kunnen daarna naar gelang extra toepassingen toegevoegd worden. Dit is goed voor het moreel in de groep, aangezien een werkend product al heel snel gerealiseerd is. Hierdoor is er ook meer aansporing om meer toepassingen te implementeren, omdat er al een werkend geheel is. In het ergste geval is er geen extra feature. Daarnaast, als uiteindelijk bleek dat de planning te krap was, kunnen er features geschrapt worden, en is er nog steeds een werkend product. Onder andere dit maakt een wake-up light zeer aantrekkelijk om te maken.

### 10.2. Werkverdeling

### **10.2.1.** MODULE OPDRACHT

De eerste twee weken werd er gewerkt aan een module-opdracht, dit bereide iedereen voor op de echte opdracht. De module-opdracht was vergelijkbaar met de uiteindelijke opdracht, alleen veel kleiner en het onderwerp was anders. De module-opdracht werd in tweetallen voltooid. De onderdelen die gemaakt werden zijn:

- Een ALU
- Een SRAM-module
- · Een FIFO-module
- Een SPI-interface

Deze zijn allen ter voorbereiding op de grote opdracht. Deze opdrachten zijn in 2 weken tijd voltooid. Daarnaast heeft elk tweetal de specificaties voor een ander groepje opgesteld, zodat ook hierin ervaring opgedaan zou worden. Dit is nodig aangezien voor de grote opdracht zelf de specificaties opgesteld moesten worden.

### 10.2.2. WAKE-UP LIGHT

Zodra vastgesteld was wat de grote opdracht zou worden zijn eerst precieze specificaties opgesteld. Dit was nodig zodat het duidelijk was wat er gedaan moest worden. Vervolgens zijn de taken zo snel mogelijk verdeeld door de wake-up light in blokken te verdelen. Van deze blokken werden eerst de specificaties bepaald, zodat er geen communicatieproblemen zouden ontstaan tussen de blokken. Uiteindelijk zijn er 4 hoofdblokken ontstaan, wat goed uitkwam, aangezien dit betekende dat er weer 4 tweetallen nodig waren per blok.

Deze blokken werden vervolgens door de tweetallen apart gemaakt, en waar de specificaties niet duidelijk genoeg waren, of onhandig gedefinieerd, werden deze aangepast.

### **10.3.** Samenwerking binnen de groep

5 weken is een zeer korte tijd om mensen te leren kennen. Het merendeel van de samenwerking verliep goed, dit onderdeel zal uitgebreid worden in de loop van de komende 5 weken.

### 10.4. AFSPRAKEN BINNEN DE GROEP

Afspraken binnen de groep verliepen soepel. De enkele keer dat dit niet gebeurde was hier een goede reden voor. Zo gebeurde het dat op de dag van een presentatie bleek dat een van de leden ziek was. Andere leden sprongen in en zo kwam de presentatie toch nog tot een goed einde.

# 11

# **CONCLUSIE**

Alle onderdelen zijn in theorie nu klaar. Individueel zijn ze via *Modelsim* getest en goed bevonden. De onderlinge signalen zijn zo veel mogelijk op elkaar afgestemd. De onderdelen voldoen samen aan de specificaties die eerder gesteld zijn. Echter in de praktijk zullen de onderdelen nog niet feilloos met elkaar samenwerken. Hiervoor zal er meer meer getest worden, bijvoorbeeld op een FPGA bord en een logic analyzer.



### VHDL CODE

### A.1. VHDL CODE CONTROLLER

### A.1.1. TOP LEVEL ENTITY

28

29

30

```
library IEEE;
  use IEEE.std_logic_1164.ALL;
2
   entity controller is
5
      port(clk :in
    reset :in
                         std_logic;
6
                         std_logic;
           knoppen:in
                         std_logic_vector(3 downto 0);
8
           wekker :out std_logic_vector(15 downto 0);
9
           menu_state
                       :out std_logic_vector(2 downto 0));
   end controller:
   A.1.2. BEHAVIOURAL VHDL CODE CONTROLLER
   library IEEE;
   use IEEE.std_logic_1164.ALL;
4
   architecture behaviour of controller is
5
   component menu is
                                                        -- Het blok waar het mooie en slimmen
       onderdelen van de schakeling gedaan worden
6
       port (clk
                               :in std_logic;
                              std_logic;
7
                       in
           reset
8
           knoppen
                       :in
                              std_logic_vector(3 downto 0);
9
                             std_logic_vector(15 downto 0);
           wekdata
                       :in
10
           enable
                           :out std_logic;
11
           wekker
                           :out
                                      std_logic_vector(15 downto 0);
12
           menu_signal
                                            std_logic_vector(2 downto 0));
                               :out
13
  end component menu;
14
                                                   -- 14 bit opslag
15
   component geheugen is
16
       port(clk :in
                          std_logic;
17
                         std_logic;
           reset :in
                         std_logic;
           enable :in
18
19
           wek_in :in
                         std_logic_vector(15 downto 0);
20
           wek_out:out
                         std_logic_vector(15 downto 0));
21
   end component geheugen;
22
23
24
   component buff is
                                                --De buffer die speciaal gemaakt is voor de menu
       met extra eigenschappen
2.5
       port (clk
           reset :in std_logic;
knoppen_in :in
                                   std_logic;
26
27
                                  std_logic_vector(3 downto 0);
```

std\_logic\_vector(3 downto 0));

:out

31 signal knoppen\_buff : std\_logic\_vector(3 downto 0);

knoppen\_out

end component buff;

39

when led =>

```
32.
   --signal menu_state
                               : std_logic_vector(2 downto 0);
33
   signal wekdata_men, wekker_men : std_logic_vector(15 downto 0);
34
   signal write_enable : std_logic;
35
36 begin
37
   buffer_portmap : buff port map (clk, reset, knoppen, knoppen_buff);
38 menu_portmap : menu port map (clk,reset,knoppen_buff,wekdata_men,write_enable,wekker_men,
        menu state);
39
   menory_portmap: geheugen port map (clk, reset, write_enable, wekker_men, wekdata_men);
40 wekker <= wekdata_men;
41
42.
   end behaviour;
    A.1.3. MENU ENTITY
1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
3
   use IEEE.Numeric_Std.all;
5
   entity menu is
     port(clk
                           :in std_logic;
6
                        :in std_logic;
7
            reset
8
            knoppen
                       :in std_logic_vector(3 downto 0);
9
                             std logic vector(15 downto 0);
            wekdata
                       :in
10
            enable
                            :out std_logic;
                                        std_logic_vector(15 downto 0);
11
            wekker
                            :out
12
           menu_signal
                                :out
                                              std_logic_vector(2 downto 0));
13
   end menu;
    A.1.4. BEHAVIOURAL VHDL CODE MENU
  library IEEE;
2
  use IEEE.std_logic_1164.ALL;
3
    use IEEE.numeric_Std.all;
5
   architecture behaviour of menu is
6
   type fsm_states is (rust, wekkertijd, led, led_toggle, geluid, geluid_toggle, wekker_toggle,
       uren_set, uren_plus, uren_min, minuten_set, minuten_plus, minuten_min);
7
    signal state, new_state : fsm_states;
8
    begin
9
        assign : process(clk, reset) -- Daadwerkelijk alles toekennen
10
       begin
11
            if rising_edge(clk) then
                if reset = '0' then
12
13
                    state <= new_state;
14
                else
15
                    state <= rust;
16
                end if;
17
            end if:
18
        end process assign;
19
20
        actie_uitvoeren : process(knoppen, wekdata, clk, reset, state) -- Voer acties uit
21
        begin
22
            case state is
23
                when rust =>
24
                    enable <= '0';
                    wekker <= wekdata;
25
26
                    menu_signal <= "000";</pre>
27
28
                when wekker_toggle =>
29
                    enable <= '1';
30
                    wekker(14 downto 0) <= wekdata(14 downto 0);</pre>
31
                    wekker(15) <= not wekdata(15);</pre>
32
                    menu_signal <= "000";
33
34
                when wekkertijd =>
35
                   enable <= '0';
                    wekker <= wekdata;
36
37
                    menu_signal <= "101";</pre>
38
```

```
40
                      enable <= '0';
                      wekker <= wekdata;</pre>
41
                      menu_signal <= "011";
42
43
44
                  when led toggle =>
                      enable <= '1';
45
46
                      wekker(13 downto 0) <= wekdata(13 downto 0);</pre>
47
                      wekker(14) <= not wekdata(14);</pre>
                      wekker(15) <= wekdata(15);</pre>
48
                      menu_signal <= "011";
49
50
51
                  when geluid =>
                      enable <= '0';
52
53
                      wekker <= wekdata;
                      menu_signal <= "100";</pre>
54
55
56
                  when geluid_toggle =>
57
                      enable <= '1';
58
                      wekker(12 downto 0) <= wekdata(12 downto 0);</pre>
59
                      wekker(13) <= not wekdata(13);</pre>
60
                      wekker(15 downto 14) <= wekdata(15 downto 14);</pre>
                      menu_signal <= "100";</pre>
61
62
63
                  when uren set =>
                      enable <= '0';
64
65
                      wekker <= wekdata;
                      menu_signal <= "001";</pre>
66
67
                  when uren_plus =>
68
69
                      enable <= '1';
                      menu_signal <= "101";</pre>
70
                      if wekdata(12 downto 7) = "100011" then --23
71
72.
                           wekker(12 downto 7) <= "000000"; --Bij de 23 uur weer opnieuw beginnen</pre>
73
                          if (wekdata(10 downto 7) = "1001") then --Bij x9 uur 1 op tellen bij de x
74
                                 en enkele weer terug naar 0
75
                               wekker(10 downto 7) <= "0000";
                               wekker(12 downto 11) <= std_logic_vector(to_unsigned(to_integer(</pre>
76
                                    unsigned(wekdata(12 downto 11))) + 1 , 2));
77
                           else
                               wekker(10 downto 7) <= std_logic_vector(to_unsigned(to_integer(</pre>
78
                                    unsigned(wekdata(10 downto 7))) + 1 , 4)); -- 1 minuut erbij
                                    optellen
79
                               wekker(12 downto 11) <= wekdata(12 downto 11); -- Tientallen blijven
                                    constant
80
                           end if:
81
                      end if;
82
                      wekker(15 downto 13) <= wekdata(15 downto 13); -- Af
                      wekker(6 downto 0) <= wekdata(6 downto 0); --Af</pre>
83
84
85
                  when uren min =>
                      if wekdata(12 downto 7) = "000000" then
86
87
                           wekker(12 downto 7) <= "100011"; --23
88
89
                          if wekdata(10 downto 7) = "0000" then
90
                               wekker(10 downto 7) <= "1001";</pre>
                               wekker(12 downto 11) <= std_logic_vector(to_unsigned(to_integer(</pre>
91
                                    unsigned(wekdata(12 downto 11))) - 1 , 2));
92
93
                               wekker(10 downto 7) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                    unsigned(wekdata(10 downto 7))) - 1 , 4));
94
                               wekker(12 downto 11) <= wekdata(12 downto 11);</pre>
95
                           end if;
96
                      end if;
97
                      wekker(15 downto 13) <= wekdata(15 downto 13);</pre>
98
                      wekker(6 downto 0) <= wekdata(6 downto 0);</pre>
99
                      enable <= '1';
                      menu_signal <= "101";</pre>
100
101
                  when minuten_set =>
102
103
                      enable <= '0';
```

```
104
                      wekker <= wekdata;
105
                      menu_signal <= "010";</pre>
106
107
                  when minuten_plus =>
108
                      enable <= '1';
                      if wekdata(6 downto 0) = "1011001" then --59
109
110
                           wekker(6 downto 0) <= "00000000"; --Bij de 59 minuten gaan weer op nieuw
                               beginnen
                      else
111
                          if wekdata(3 downto 0) = "1001" then --Bij x9 minuten 1 op tellen bij de
112
                               {\bf x} en enkele weer terug naar 0
113
                               wekker(3 downto 0) <= "0000";
                               wekker(6 downto 4) <= std_logic_vector(to_unsigned(to_integer(</pre>
114
                                   unsigned(wekdata(6 downto 4))) + 1 , 3));
115
                               wekker(3 downto 0) <= std_logic_vector(to_unsigned(to_integer(</pre>
116
                                   unsigned(wekdata(3 downto 0))) + 1 , 4)); -- 1 minuut erbij
                                   optellen
117
                               wekker(6 downto 4) <= wekdata(6 downto 4); -- Tientallen blijven</pre>
                                   constant
118
                          end if;
119
                      end if:
                      menu_signal <= "111";</pre>
120
121
                      wekker(15 downto 7) <= wekdata(15 downto 7); --Af</pre>
122
123
                  when minuten_min =>
124
                      enable <= '1';
                      if wekdata (6 downto 0) = "0000000" then
125
                          wekker(6 downto 0) <= "1011001"; --59
126
127
                      else
128
                          if wekdata(3 downto 0) = "0000" then --Bij x0 minuten 1 van de tientallen
                                afhalen en de enkele getal op 9 zetten
                               wekker(3 downto 0) <= "1001"; --9
129
130
                               wekker(6 downto 4) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                   unsigned(wekdata(6 downto 4))) - 1 , 3));
131
                          else
132
                               wekker(3 downto 0) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                   unsigned(wekdata(3 downto 0))) - 1 , 4));
133
                               wekker(6 downto 4) <= wekdata(6 downto 4);</pre>
134
                          end if;
135
                      end if:
                      menu_signal <= "111";</pre>
136
137
                      wekker(15 downto 7) <= wekdata(15 downto 7); --Af</pre>
138
             end case;
139
         end process actie_uitvoeren;
140
141
         next_state : process (knoppen, wekdata, clk, reset, state) -- Bepaal nieuwe state
142
         begin
143
             case state is
                  when rust =>
144
                     if knoppen(0) = '1' then
145
146
                          new_state <= wekkertijd;
147
                      elsif knoppen(1) = '1' then
                          new_state <= wekker_toggle;</pre>
148
149
150
                          new state <= rust;
151
                      end if:
152
153
                  when wekker toggle =>
154
                      new_state <= rust;</pre>
155
156
                  when wekkertiid =>
                      if knoppen(0) = '1' then
157
158
                          new_state <= rust;</pre>
                      elsif knoppen(2) = '1' then
159
160
                          new_state <= geluid;</pre>
                      elsif knoppen(3) = '1' then
161
162
                          new_state <= led;</pre>
163
                      elsif knoppen(1) = '1' then
                          new_state <= uren_set;</pre>
164
165
                      else
```

```
166
                            new_state <= wekkertijd;</pre>
167
                        end if;
168
169
                   when led =>
170
                       if knoppen(0) = '1' then
171
                            new_state <= rust;</pre>
172
                        elsif knoppen(2) = '1' then
173
                            new_state <= wekkertijd;
                        elsif knoppen(3) = '1' then
174
175
                           new_state <= geluid;</pre>
176
                        elsif knoppen(1) = '1' then
177
                            new_state <= led_toggle;</pre>
178
179
                            new_state <= led;</pre>
180
                        end if;
181
                   when led_toggle =>
182
183
                       new_state <= led;</pre>
184
185
                   when geluid =>
186
                       if knoppen(0) = '1' then
                            new_state <= rust;
187
188
                        elsif knoppen(2) = '1' then
189
                            new_state <= led;</pre>
                        elsif knoppen(3) = '1' then
190
191
                           new_state <= wekkertijd;
                        elsif knoppen(1) = '1' then
192
193
                            new_state <= geluid_toggle;</pre>
194
195
                            new_state <= geluid;</pre>
196
                        end if;
197
198
                   when geluid_toggle =>
199
                       new_state <= geluid;</pre>
200
201
                   when uren_set =>
202
                       if knoppen(0) = '1' then
                            new_state <= rust;</pre>
203
204
                        elsif knoppen(2) = '1' then
                        new_state <= uren_plus;
elsif knoppen(3) = '1' then</pre>
205
206
207
                            new_state <= uren_min;</pre>
208
                        elsif knoppen(1) = '1' then
209
                            new_state <= minuten_set;</pre>
210
211
                            new_state <= uren_set;</pre>
212
                        end if;
213
                   when uren_plus =>
214
215
                       new_state <= uren_set;</pre>
216
217
                   when uren_min =>
218
                       new_state <= uren_set;</pre>
219
220
                   when minuten_set =>
221
                       if knoppen(0) = '1' then
                            new_state <= rust;</pre>
222
223
                        elsif knoppen(2) = '1' then
224
                            new_state <= minuten_plus;</pre>
                        elsif knoppen(3) = '1' then
225
226
                            new_state <= minuten_min;</pre>
                        elsif knoppen(1) = '1' then
227
228
                            new_state <= rust;</pre>
229
                        else
230
                            new_state <= minuten_set;</pre>
231
                        end if;
232
233
                   when minuten_plus =>
234
                        new_state <= minuten_set;</pre>
235
236
                   when minuten_min =>
```

```
237
                     new_state <= minuten_set;</pre>
238
                 when others =>
239
                    new_state <= rust;</pre>
240
            end case;
241
        end process next_state;
242 end behaviour;
    A.1.5. MEMORY
    library IEEE;
 2
    use IEEE.std_logic_1164.ALL;
 3
    entity geheugen is
 5
      port(clk :in
    reset :in
                           std_logic;
 6
                           std_logic;
 7
            enable :in
                          std logic;
                           std_logic_vector(15 downto 0);
 8
            wek_in :in
 9
            wek_out:out
                         std_logic_vector(15 downto 0));
10
   end geheugen;
    A.1.6. BEHAVIOURAL VHDL MEMORY
 1
    library IEEE;
    use IEEE.std_logic_1164.ALL;
 4
   architecture behaviour of geheugen is
 5
    signal wek_opslag, wek_temp : std_logic_vector(15 downto 0 );
 6
    begin
 7
    assign : process(clk, reset, wek_temp, wek_in)
 8
   begin
 9
        if rising_edge(clk) then
10
            if reset = '1' then
                wek_temp <= (others => '0');
11
12
            else
                if enable = '1' then
13
14
                     wek_temp <= wek_in;</pre>
15
                    wek_temp <= wek_temp;</pre>
16
17
                 end if;
            end if;
18
19
        end if;
20
        wek_out <= wek_temp;
21
    end process assign;
    end behaviour;
    A.1.7. ENTITY BUFFER
   library IEEE;
 2
    use IEEE.std_logic_1164.ALL;
 3
 4
    entity buff is
                              std_logic;
 5
       port(clk
                        :in
 6
                                std_logic;
                          :in std logic vector(3 downto 0);
            knoppen in
 8
                            :out std_logic_vector(3 downto 0));
    end buff;
    A.1.8. BEHAVIOURAL VHDL BUFFER
 1 library IEEE;
 2 use IEEE.std_logic_1164.ALL;
 3
    use IEEE.numeric_Std.all;
   architecture behaviour of buff is
 6
    type fsm_states is (rust, one, zero);
    signal state, new_state : fsm_states;
    signal knoppen_temp : std_logic_vector(3 downto 0);
 9
   begin
10
        assign : process(clk, reset) -- Daadwerkelijk alles toekennen
11
        begin
            if rising_edge(clk) then
12.
```

```
13
                 if reset = '0' then
14
                     state <= new_state;
15
16
                     state <= rust;
17
                 end if;
18
                 knoppen_out <= knoppen_temp;</pre>
19
20
        end process assign:
        actie_uitvoeren : process(knoppen_in,clk, reset, state) -- Voer acties uit
2.1
22
        begin
23
             case state is
24
                 when rust =>
                     if ((knoppen_in(0) = '1' xor knoppen_in(1) = '1') xor (knoppen_in(2) = '1')
25
                          xor knoppen_in(3) = '1')) then
26
                          new_state <= one;</pre>
27
                          knoppen_temp <= knoppen_in;</pre>
28
                      else
29
                          new_state <= state;</pre>
                          knoppen_temp <= "0000";
30
31
                      end if;
32
                 when zero =>
                      knoppen_temp <= "00000";
33
34
                      if ((knoppen_in(0) = '0' and knoppen_in(1) = '0') and (knoppen_in(2) = '0'
                          and knoppen_in(3) = '0')) then
35
                          new_state <= rust;</pre>
36
37
                          new_state <= state;</pre>
38
                      end if;
39
                 when one =>
                      new_state <= zero;</pre>
40
41
                      knoppen_temp <= "0000";
42
                 when others =>
43
                     new_state <= rust;</pre>
44
                      knoppen_temp <= "00000";
45
             end case:
46
        end process actie_uitvoeren;
47
    end behaviour:
```

### A.2. TESTBENCHS VOOR DE CONTROLLER

### A.2.1. VHDL CONTROLLER

```
1
   --In case of doubt, blame Kevin
3 library IEEE;
4
   use IEEE.std_logic_1164.ALL;
5
   use IEEE.Numeric_Std.all;
6
7
    architecture behaviour of controller_tb is
8
   component controller is
9
       port(clk :in
                          std logic;
10
           reset :in std_logic;
            knoppen:in std_logic_vector(3 downto 0);
wekker :out std_logic_vector(15 downto 0);
11
12
13
           menu_state :out std_logic_vector(2 downto 0));
   end component controller;
14
15
16 signal clk, reset
                                                  : std_logic;
17
   signal menu_signal
                                                  : std_logic_vector(2 downto 0);
18
   signal knoppen
                                                  : std_logic_vector (3 downto 0);
19
   signal wekker
                       : std_logic_vector (15 downto 0);
20
21
   begin
                <= '1' after 0 ns,
22.
        clk
23
                '0' after 40 ns when clk /= '0' else '1' after 40 ns;
                                                                              --31250
24
25
                <= '1' after 0 ns,
        reset
                                         --knoppen(0) = menu
                '0' after 128 ns;
26
                                         --knoppen(1) = set
2.7
                                         --knoppen(2) = up
        knoppen <= "0000" after 0 ns, --knoppen(3) = down</pre>
28
29
                "0010" after 128 ns,
                                         --rust -> wekker_toggle
```

```
30
                "0000" after 208 ns,
                                         --knoppen(3) = down
31
                "0001" after 608 ns,
                                         --rust -> wekkertijd
                "0000" after 688 ns,
32
                                         --knoppen(3) = down
                "0001" after 848 ns,
33
                                         --wekkertijd -> rust
                                         --knoppen(3) = down
34
                "0000" after 928 ns,
                "0001" after 1088 ns,
35
                                         --rust -> wekkertijd
                "0000" after 1168 ns,
                                         --knoppen(3) = down
                "0010" after 1328 ns,
37
                                         --wekkertijd -> uren_set
                "0000" after 1408 ns,
                                         --knoppen(3) = down
38
                "0100" after 1568 ns,
39
                                         --uren_set -> uren_plus
40
                "0000" after 1648 ns,
                                         --knoppen(3) = down
                "1000" after 2008 ns,
41
                                         --uren_set -> uren_min
                "0000" after 2088 ns,
42
                                         --uren_min -> uren_set
43
                "0001" after 2248 ns,
                                         --uren_set -> rust
                "0000" after 2328 ns,
                                         --knoppen(3) = down
44
                "0001" after 2488 ns,
45
                                         --rust -> wekkertijd
                "0000" after 2568 ns,
46
                                         --knoppen(3) = down
47
                "0010" after 2768 ns,
                                         --wekkertijd -> uren_set
                "0000" after 2808 ns,
48
                                         --knoppen(3) = down
                "0010" after 2968 ns,
49
                                         --uren_set -> minuten_set
50
                "0000" after 3048 ns,
                                         --knoppen(3) = down
                "0100" after 3208 ns,
51
                                         --minuten_set -> minuten_plus
                                         --minuten_plus -> minuten_set
52
                "0000" after 3288 ns,
53
                "1000" after 3448 ns,
                                         --minuten_set -> minuten_min
                "0000" after 3528 ns,
54
                                         --minuten_min -> minuten_set
55
                "0001" after 3688 ns,
                                         --minuten_set -> rust
56
                "0000" after 3768 ns,
                                         --knoppen(3) = down
                "0001" after 3928 ns,
57
                                         --rust -> wekkertijd
                "0000" after 4008 ns,
58
                                         --knoppen(3) = down
                "0010" after 4168 ns,
59
                                         --wekkertijd -> uren_set
60
                "0000" after 4248 ns,
                                         --knoppen(3) = down
                "0010" after 4408 ns,
                                         --uren set -> minuten set
61
                "0000" after 4488 ns,
62
                                         --knoppen(3) = down
63
                "0010" after 4648 ns,
                                         --minuten_set -> rust
                "0000" after 4728 ns,
                                         --knoppen(3) = down
64
                "0001" after 4888 ns,
65
                                         --rust -> wekkertijd
66
                "0000" after 4968 ns,
                                         --knoppen(3) = down
                "1000" after 5128 ns,
67
                                         --wekkertiid -> led
68
                "0000" after 5208 ns,
                                         --knoppen(3) = down
69
                "0001" after 5368 ns,
                                         --led -> rust
                "0000" after 5448 ns,
                                         --knoppen(3) = down
70
71
                "0001" after 5608 ns,
                                         --rust -> wekkertijd
                "0000" after 5688 \text{ ns},
72
                                         --knoppen(3) = down
                "0100" after 5848 ns,
73
                                         --wekkertijd -> geluid
                "0000" after 6128 ns,
74
                                         --knoppen(3) = down
                "0100" after 6288 ns,
75
                                         --geluid -> led
                "0000" after 6368 ns,
                                         --knoppen(3) = down
76
                "0100" after 6528 ns,
77
                                         --led -> wekkertijd
                "0000" after 6608 ns,
78
                                         --knoppen(3) = down
79
                "1000" after 6768 ns,
                                         --wekkertijd -> led
                "0000" after 6848 ns,
80
                                         --knoppen(3) = down
                "1000" after 7008 ns,
81
                                         --led -> geluid
                "0000" after 7088 ns,
82
                                         --knoppen(3) = down
                "1000" after 7248 ns,
83
                                         --aeluid -> wekkertijd
                "0000" after 7328 ns,
                                         --knoppen(3) = down
84
85
                "1000" after 7488 ns,
                                         --wekkertijd -> led
                "0000" after 7568 ns,
                                         --knoppen(3) = down
86
87
                "0010" after 7728 ns,
                                         --led -> led_toggle
                "0000" after 7808 ns,
88
                                         --led_toggle -> led
                "1000" after 7968 ns,
89
                                         --led -> geluid
                "0000" after 8048 ns,
90
                                         --knoppen(3) = down
91
                "0010" after 8208 ns,
                                         --geluid -> geluid_toggle
92
                "0000" after 8288 ns,
                                         --geluid_toggle -> geluid
93
                "0001" after 8448 ns,
                                         --geluid -> rust
                "0000" after 8528 ns;
94
                                         --done, done, done;
95
96
        controller_pm: controller port map(clk, reset, knoppen, wekker,menu_signal);
   end architecture:
```

#### A.2.2. TESTBENCH VHDL MENU

```
1
   -- In case of doubt, blame Kevin.
    --In case of no-doubt, follow the following procedure:
    --Assume the state of no-mind using ancient Japanese techniques,
    --If that does not take away no-doubt, beat the shit out of a brick (or stone) wall;
    --If that does not work, acquaintance ones face with a heavy metal object, preferably a chair
    --Then, blame Kevin.
 8
10 library IEEE;
11
    use IEEE.std_logic_1164.ALL;
12 use IEEE.Numeric_Std.all;
13
14
    architecture behaviour of menu_test is
   component menu is --component initialiseren, met de volgende in/uitgangen:
15
        port(clk
                        :in std_logic;
16
                           ___ogic;
.in std_logic;
                        :in
17
            reset
             knoppen
                                                                                 --dit zijn de fysieke
18
                                       std_logic_vector (3 downto 0);
                knoppen
                            :in
19
                                        std_logic_vector (15 downto 0);
                                                                                 --komt bij het
             wekdata
              register vandaan
20
             enable :out std_logic;
            menu_signal
                            :out std_logic_vector (15 downto 0);
:out std_logic_vector (2 downto 0)); --voor de LCD'
21
22.
23 end component menu;
24
25 signal clk, reset, enable : std_logic;
26 signal menu_signal : std_logic_vector (2 downto 0);
27 signal knoppen, minuten_enkel, uren_enkel
                                                     : std_logic_vector (3 downto 0);
                --signalen voor de port map
28 signal wekdata, wekker : std_logic_vector (15 downto 0);
29 --signal uren : std_logic_vector (5 downto 0);
30 --signal minute : std_logic_vector (6 downto 0);
31 signal uren_dubdle : std_logic_vector (1 downto 0);
32 signal minuten_duble : std_logic_vector (2 downto 0);
33
34 begin
35
                   <= '1' after 0 ns,
                 '0' after 20 ns when clk /= '0' else '1' after 20 ns;
36
37
38
        reset
                 <= '1' after 0 ns,
                                                     --knoppen(0) = menu;
39
                 '0' after 62 ns;
                                               --knoppen(1) = set;
40
                                               --knoppen(2) = up;
41
        knoppen <= "0000" after 0 ns, --knoppen(3) = down
42.
43
         "0010" after 68 ns, --rust -> wekker_toggle
         "0010" after 108 ns, --wekker_toggle -> rust
44
         "0001" after 148 ns, --rust -> wekkertijd
45
46
         "0001" after 188 ns, --wekkertijd -> rust
         "0001" after 228 ns, --rust -> wekkertijd
47
         "0010" after 268 ns, --wekkertijd -> uren_set
48
         "0100" after 308 ns, --uren_set -> uren_plus
49
         "0000" after 348 ns, --uren_plus -> uren_set
50
         "1000" after 388 ns, --uren_set -> uren_min
51
         "0000" after 428 ns, --uren_min -> uren_set
"0001" after 468 ns, --uren_set -> rust
52
53
54
         "0001" after 508 ns, --rust -> wekkertijd
        55
56
         "0100" after 628 ns, --minuten_set -> minuten_plus
57
58
         "0000" after 668 ns, --minuten_plus -> minuten_set
          "1000" after 708 ns, --minuten_set -> minuten_min
59
60
         "0000" after 748 ns, --minuten_min -> minuten_set
         "0001" after 788 ns, --minuten_set -> rust
61
62
         "0001" after 828 ns, --rust -> wekkertijd
         "0010" after 868 ns, --wekkertijd -> uren_set
63
         "0010" after 908 ns, --uren_set -> minuten_set
64
65
          "0010" after 948 ns, --minuten_set -> wekkertijd EIGENLIJK GAAT DIT NAAR RUST TOE
         "0001" after 988 ns, --rust -> wekkertijd
66
         "1000" after 1028 ns, --wekkertijd -> led
67
```

```
"0001" after 1068 ns, --led -> rust
68
          "0001" after 1108 ns, --rust -> wekkertijd
69
          "0100" after 1148 ns, --wekkertijd -> geluid
70
          "0100" after 1188 ns, --geluid -> led
71
          "0100" after 1228 ns, --led -> wekkertijd
"1000" after 1268 ns, --wekkertijd -> led
72
73
          "1000" after 1308 ns, --led -> geluid
74
          "1000" after 1348 ns, --geluid -> wekkertijd "1000" after 1388 ns, --wekkertijd -> led
75
76
          "0010" after 1428 ns, --led -> led_toggle
77
          "0000" after 1468 ns, --led_toggle -> led
"1000" after 1508 ns, --led -> geluid
78
79
          "0010" after 1548 ns, --geluid -> geluid_toggle
80
          "0000" after 1588 ns, --geluid_toggle -> geluid
"0001" after 1628 ns, --geluid -> rust
81
82
          "0000" after 1668 ns; --done, done, done;
83
84
85
86  uren <= wekker(12 downto 7);</pre>
87 minuten <= wekker(6 downto 0);</pre>
88
   wekdata <= "0000100001000000" after 20 ns;
89
90
            uren <= wekker(12 downto 7);
91
      ---? minuten <= wekker(6 downto 0);
   --111 10 0011 101 1001 critical point HIGH
92
93
94
    --111 00 0000 000 0000 critical point LOW
95
96
         menu_pm: menu port map(clk, reset, knoppen, wekdata, enable, wekker, menu_signal); --de
             daadwerkelijke port map
97
    end architecture;
```

### A.2.3. TESTBENCH VHDL GEHEUGEN

```
1 library IEEE;
2 use IEEE.std_logic_1164.ALL;
   architecture behaviour of geheugen_tb is
5
   component geheugen is
6
       port(clk :in
                         std_logic;
          reset :in
7
                        std_logic;
          enable :in std_logic;
          9
10
11
   end component geheugen;
12.
   signal clk,enable,reset : std_logic;
signal wek_in,wek_out : std_lo
13
14 signal wek_in,wek_out
                                    std_logic_vector(15 downto 0);
15
16
17
   begin
               <= '0' after 0 ns,
18
       clk
19
               '1' after 20 ns when clk /= '1' else '0' after 20 ns;
20
21
       reset
             <= '1' after 0 ns,
               '0' after 85 ns;
22
23
24
       enable <= '0' after 0 ns,
25
              '1' after 150 ns,
26
27
               '0' after 290 ns,
28
               '1' after 590 ns;
29
30
       wek_in <= "00000000000001" after 0 ns,</pre>
               "000000000000000010" after 70 ns, "00000000000000011" after 110 ns,
31
32
               33
               "00000000000000101" after 190 ns,
34
35
               "00000000000000110" after 230 ns,
               "00000000000000111" after 270 ns,
36
37
```

```
38
                  "00000000000001001" after 350 ns,
                  "00000000000001010" after 390 ns,
"0000000000001011" after 430 ns,
39
40
                  "0000000000001100" after 470 ns,
41
                  "0000000000001101" after 510 ns, "0000000000001110" after 550 ns,
42
43
                  "0000000000001111" after 590 ns,
44
                  "00000000000010000" after 630 ns,
45
46
                  "00000000000010010" after 735 ns,
47
                  "0000000000010111" after 779 ns;
48
49
50
         geheugen_pm: geheugen port map(clk,reset,enable,wek_in,wek_out);
51
    end behaviour;
    A.2.4. TESTBENCH VHDL BUFFER
    library IEEE;
   use IEEE.std_logic_1164.ALL;
 2
 3
 4
    architecture behaviour of buff_tb is
```

```
5
    component buff is
6
       port (clk
                             :in
                                     std_logic;
7
                        :in std_logic;
            reset
                                     std_logic_vector(3 downto 0);
8
            knoppen_in
                             :in
9
                                     std_logic_vector(3 downto 0));
            knoppen_out
                             :out
10
   end component buff;
11
12
   signal clk, enable, reset
                                          std_logic;
                                              std_logic_vector(3 downto 0);
13
   signal knoppen, knoppjes
14
15
16
   begin
17
                <= '0' after 0 ns,
        clk
                '1' after 20 ns when clk /= '1' else '0' after 20 ns;
18
19
20
                <= '1' after 0 ns,
        reset
                '0' after 85 ns;
2.1
22
                    "0000" after 0 ns,
"1111" after 100 ns,
23
        knoppen <=
24
                     "0000" after 150 ns,
25
26
                     "1000" after 190 ns,
                     "0000" after 240 ns,
27
                     "0001" after 290 ns;
28
29
30
        buff_pm: buff port map(clk, reset, knoppen, knoppjes);
   end behaviour;
```

### A.3. VHDL CODE VAN HET ALARM

### A.3.1. ENTITY ALARM-COMPARE

```
1
   library IEEE;
   use IEEE.std_logic_1164.ALL;
3
4
   entity compare is
     port(clk
                     :in
                              std_logic;
5
           reset :in
tijd_uur :in
tijd_min :in
6
                              std_logic;
7
                              std_logic_vector(4 downto 0);
                              std_logic_vector(5 downto 0);
8
9
            wekker_uur:in
                              std_logic_vector(4 downto 0);
10
            wekker_min:in
                              std_logic_vector(5 downto 0);
                              std_logic;
11
            stop_alarm:in
12
            geluid :out
                             std_logic;
13
            licht
                             std_logic);
                      :out
14 end compare;
```

### A.3.2. BEHAVIOURAL ALARM-COMPARE

```
1 library IEEE;
```

3

```
2
   use IEEE.std_logic_1164.ALL;
    use IEEE.numeric_std.ALL;
 5
    architecture behaviour of compare is
        type comp_state is (steady, start, final);
 6
 7
        signal state, new_state: comp_state;
 8
        signal alarm_uur: std_logic_vector(4 downto 0);
 9
        signal alarm_min: std_logic_vector(5 downto 0);
10
    begin
11
        lbl1: process (clk)
12
        begin
13
            if (clk'event and clk = '1') then
                 if (reset = '1') or (stop_alarm = '1') then
14
15
                     state <= steady;</pre>
16
                     alarm_min <= std_logic_vector(to_unsigned(0, 6));</pre>
                     alarm_uur <= std_logic_vector(to_unsigned(0,5));</pre>
17
                 else
18
19
                     if (to_integer(unsigned(wekker_min)) > 14) then
                          alarm_min <= std_logic_vector(to_unsigned(to_integer(unsigned(wekker_min)))</pre>
20
                             ) - 15, 6));
21
                         alarm_uur <= wekker_uur;
22.
                     else
23
                         alarm_min <= std_logic_vector(to_unsigned(60 - (15-to_integer(unsigned(</pre>
                              wekker min))),6));
24
                         if (to_integer(unsigned(wekker_uur)) = 0) then
25
                             alarm_uur <= std_logic_vector(to_unsigned(23, 5));</pre>
26
                         else
27
                              alarm_uur <= std_logic_vector(to_unsigned(to_integer(unsigned(</pre>
                                  wekker_uur)) - 1, 5));
28
                         end if:
29
                     end if;
                     state <= new_state;
30
31
                 end if:
32
            end if;
33
        end process;
34
        lbl2: process (state, alarm_min, alarm_uur, wekker_uur, wekker_min, tijd_min, tijd_uur)
35
        begin
36
            case state is
37
                 when steady =>
38
                     geluid <= '0';
                     licht <= '0';
39
40
                     if (alarm_min = tijd_min) and (alarm_uur = tijd_uur) then
41
                         new_state <= start;
                     else
42.
43
                         new_state <= steady;</pre>
                     end if;
44
45
                 when start =>
                     geluid <= '0';
46
                     licht <= '1';
47
48
                     if (wekker_uur = tijd_uur) and (wekker_min = tijd_min) then
49
                         new_state <= final;</pre>
50
51
                         new_state <= start;</pre>
                     end if;
52
53
                 when final =>
54
                     geluid <= '1';
                     licht <= '1';
55
56
                     new_state <= final;</pre>
57
                 when others =>
                     geluid <= '0';
58
                     licht <= '1';
59
60
                     new_state <= state;</pre>
61
             end case;
62
        end process;
63
    end behaviour:
    A.3.3. TOP ENTITY ALARM
   library IEEE;
   use IEEE.std_logic_1164.ALL;
 2
```

```
4
   entity alarm is
     port (clk
                     :in
                            std_logic;
                            std_logic;
6
           reset
                     in
7
                     :in
                            std_logic;
           sec
8
           licht
                     :in
                            std_logic;
                           std_logic);
9
           pwm_signal:out
   end alarm;
   A.3.4. BEHAVIOURAL ALARM
1
   library IEEE;
2.
   use IEEE.std_logic_1164.ALL;
4
   architecture behaviour of alarm is
5
   component counter
6
        port( clk :in
                            std logic;
                   reset :in
                              std_logic;
7
8
                   sec :in
                                std_logic;
9
           licht :in std_logic;
10
                   length:out std_logic_vector(5 downto 0));
11
   end component;
12.
   component pwm
       port ( clk
13
                    :in
                          std_logic;
14
                   reset :in std_logic;
                                std_logic_vector(5 downto 0);
15
                   length:in
                   pwm_signal :out std_logic);
16
17
   end component;
18
   signal length : std_logic_vector (5 downto 0);
19
   begin
       counter_1 : counter port map (clk => clk, reset => reset, sec => sec, licht => licht,
20
           length => length);
       pwm_1 : pwm port map (clk => clk, reset => reset, length => length, pwm_signal =>
21
           pwm_signal);
22 end behaviour;
   A.3.5. ENTITY ALARM-COUNTER
   library IEEE:
2
   use IEEE.std_logic_1164.ALL;
4
   entity counter is
5
      port(clk :in
                        std_logic;
6
                        std_logic;
           reset :in
                 :in
7
           sec
                        std_logic;
8
       licht :in std_logic;
9
           length:out std_logic_vector(5 downto 0));
10
   end counter;
   A.3.6. BEHAVIOURAL ALARM-COUNTER
   library IEEE;
   use IEEE.std_logic_1164.ALL;
3
   use IEEE.numeric_std.ALL;
5
   architecture behaviour of counter is
6
       type counter_state is (init, laag, hoog);
       signal count, new_count: unsigned(3 downto 0);
7
8
       signal length2, new_length2: unsigned(5 downto 0);
9
       signal state, new_state: counter_state;
10
11
       length <= std_logic_vector(new_length2);</pre>
12
       lbl1: process(clk)
13
       begin
14
           if (clk'event and clk = '1') then
               if (reset = '1') or (licht = '0') then
15
                    state <= init;
16
17
                   count <= (others => '0');
18
               else
19
                   state <= new_state;</pre>
20
                   count <= new_count;</pre>
21
               end if;
```

```
22
                 length2 <= new_length2;</pre>
23
             end if;
24
        end process;
25
        lbl2: process(sec, count, length2)
26
        begin
27
             case state is
28
                 when init =>
                     new_length2 <= (others => '1');
29
                      new_count <= (others => '0');
30
                     new_state <= laaq;</pre>
31
32
                 when laag =>
                     if (sec = '1') then
33
                          if (count = "1111") then
34
35
                              new_count <= "0001";
36
                              if (length2 /= 0) then
                                  new_length2 <= length2 -1;</pre>
37
38
                              else
39
                                  new_length2 <= length2;</pre>
40
                              end if;
41
                          else
42
                              new_count <= count + 1;</pre>
43
                              new_length2 <= length2;</pre>
44
                          end if;
45
                          new_state <= hoog;</pre>
46
                      else
47
                          new_count <= count;</pre>
48
                          new_length2 <= length2;</pre>
49
                          new_state <= laag;</pre>
50
                      end if;
51
                 when hoog =>
                     if (sec = '0') then
52
                          new_state <= laaq;</pre>
53
54
                      else
55
                          new_state <= hoog;</pre>
56
                      end if;
57
                      new_count <= count;</pre>
58
                      new_length2 <= length2;</pre>
59
                 when others =>
60
                      new_count <= count;</pre>
61
                      new_length2 <= length2;</pre>
                      new_state <= hoog;</pre>
62.
63
             end case;
        end process;
64
    end behaviour;
65
    A.3.7. ENTITY ALARM-PWM
   library IEEE;
   use IEEE.std_logic_1164.ALL;
 2
 3
 4
    entity pwm is
 5
       port(clk :in
                           std_logic;
 6
             reset :in
                           std_logic;
                           std_logic_vector(5 downto 0);
             length:in
 8
            pwm_signal
                           :out std_logic);
    end pwm;
    A.3.8. BEHAVIOURAL ALARM-PWM
 1 library IEEE;
 2
   use IEEE.std_logic_1164.ALL;
 3
   use IEEE.numeric_std.ALL;
    architecture behaviour of pwm is
 6
        type pwm_state is (hoog, laag, res_state);
 7
        signal counter, new_counter: unsigned(5 downto 0);
        signal state, new_state: pwm_state;
 9
   begin
10
        lbl1: process(clk)
11
        begin
```

if(clk'event and clk = '1') then

12

```
if (reset = '1') then
13
14
                       state <= res_state;</pre>
15
                       counter <= (others => '0');
16
                  else
17
                      state <= new_state;</pre>
18
                       counter <= new_counter;</pre>
19
20
             end if;
21
        end process;
22
        lbl2: process(counter, length, state)
23
        begin
24
             case state is
25
                  when res_state =>
                      pwm_signal <= '0';</pre>
26
27
                       new_counter <= (others => '0');
28
                      new_state <= laag;</pre>
29
                  when laag =>
30
                      pwm_signal <= '0';</pre>
31
                       new_counter <= counter + 1;</pre>
                       if (unsigned(length) <= counter) then</pre>
32
33
                           new_state <= hoog;</pre>
34
35
                          new_state <= laag;</pre>
36
                      end if;
37
                  when hoog =>
38
                      pwm_signal <= '1';</pre>
                       new_counter <= counter + 1;</pre>
39
                       if (unsigned(length) <= counter) then</pre>
40
                           new_state <= hoog;</pre>
41
42
                       else
43
                           new_state <= laag;</pre>
44
                      end if:
45
                  when others =>
46
                      pwm_signal <= '0';</pre>
                       new_counter <= counter;</pre>
47
                      new_state <= laag;</pre>
48
49
             end case;
         end process;
50
51
    end behaviour;
```



# SIMULATIES RESULTATEN VAN DE CONTROLLER

### **B.1.** BEHAVIORAL SIMULATIE

<u>(a)</u> •	Msgs																									
<pre>/controller_tb/clk</pre>	1																									
<pre>/controller_tb/reset</pre>			✝ــــ																							
■→ /controller_tb/menu_signal		000														)001			(01 )00	1			)110	)001		000
■ ◆ /controller_tb/knoppen	0000	0000	)0010	10000		10 1000	)	100001	0000	)000	1 10000		1001 100	00	0010	)0000	)))1	DO XOGO	(			(1000 )	1000	<b></b> 0000	00000	
■	X	X (	1		)8192		(0												)64					)(0		
<b>= •</b> Nон	9400 ns	15	20	ns .	400	ns	60	ns	800	ns	100	ns	120	0 ns	140	ns .	160	ns .	180	0 ns	200	0 ns	2200	ns .	2400	ns
© ∕ 9 Cursor 1	0 ns	0 ns																								

Figuur B.1: Simulatie van 0 tot 2500ns



Figuur B.2: Simulatie van 2500ns tot 5000ns

<u>•</u>	Msgs																								
<pre>/controller_tb/clk</pre>	1																								
→ /controller_tb/reset  → /controller_tb/menu_signal		000	_	- v	)11		YAAA		-			100				011		7000		- 7	11		1100		7000
•   /controller_tb/knoppen	0000	0000	0000	100000	'IT	01 )000	1 2000	00001	0000	)010		11/1/	10000	_	0100 000		00100	0000		00 1000	<del> </del>	1000	1000	1100	10000
■◆/controller_tb/wekker	X	0				/																			
Now     Now	9400 ns		520	0 ns	540	ns (	560	0 ns	580	0 ns	600	ns	6200	ns	6400	ns	6600	ns	6800	ns	700	0 ns	720	) ns	7400 ns
Gursor 1	0 ns																								

Figuur B.3: Simulatie van 5000ns tot 7500ns

<b>€</b> 1 v	Maga																									
<pre>/controller_tb/clk</pre>	1																									
♦ /controller_tb/reset	1																									
■ → /controller_tb/menu_signal	000	011 1	00		1000			0111				1	00				(00	1								
→ /controller_tb/knoppen	0000	1000 1000		1000	10000		1000 100	00	00010	10000	(10	00 10000		(0010 )	1000	)000	1 00000									
■ → /controller_tb/wekker	X	0									14096					6144										
™ <b>®</b> ◆ Now	9400 ns		7200	ns	740	) ns	7600	ns	7800	) ns	8000	) ns	820	() ns	840	() ns	860	0 ns	8800	) BS	900	) ns	920	) ns	9400	ns
Cursor 1	0 ns																									

Figuur B.4: Simulatie van 7500ns tot het einde

### **B.2.** SYNTHESIZE SIMULATIE

<u>•</u>	Msgs																									
<pre>/controller_tb/clk</pre>																										
<pre>/controller_tb/reset</pre>																										
■		000														[001			<b>I</b> [01 )	101			1 1	[0   001		(000
	0000	0000	0010	00000	100	10 10000		10001 (	1000	1000	10000		001 (00	0.0	0010	00000	(((	.bo (aac	10			11000	0000	)000	10000	
/controller_tb/wekker	011000000000000	0000000	0000000		10000	00000000	ia )00d	0000000	00000										100	0000001	100000			)0000	aaaaaaaa	000
wol/l	9000 ns	ns	200	ns	400	ns	600	ns	800	ns	100	ns	120	0 ns	140	0 ns	160	0 ns	18	00 ns	200	0 ns	220	0 ns	2400	) ns
⊕ ≯ ● Cursor 1	() ns	0 ns																								

Figuur B.5: Simulatie van 0 tot 2500ns

<u> </u>		Msgs																									
	/controller_tb/clk /controller_tb/reset	0																								Ш	7
		000	000				001		(010		)( <b>(</b>	1 (010		1000	1010	)000					0001		10.	0		(000	
■ ♦	/controller_tb/knoppen	0000	0001 100	000		(0000)	((	0000 1000	Ó	0100	d000	(100	0 00000		)0001 )0	000	0001	00000	)00	10 0000	Ó	10010	10000	(001	10000		0001
E 🔷 .		011000000000000	0000000	dooggaa								)000	(CCCCCCCCCCCCCCCCCCCCCCCCCCCCCCCCCCCCC	0001	00000000	0000000											
£1. 🐯 🙃	Now	9000 ns	260	0 ns	280	0 ns	300	0 ns	320	0 ns	340	0 ns	360	0 ns	381	00 ns	400	0 ns	420	0 ns	440	0 ns	460	) ns	480	) ns	
🔓 🥕 🙆																											

Figuur B.6: Simulatie van 2500ns tot 5000ns

<b>60</b> -		Msgs										_														
4	/controller_tb/clk	0																								
4	/controller_tb/reset																									
<b>B</b> -4	/controller_tb/menu_signal		000		(011		)000					1100			X	011		1000		(	011		X100		)00	
	▶/controller_tb/knoppen		daaa	1,000	.0000	(00001 )	0000	00001 0	1000	(0100			00000	))	0100 DODD		10100	10000	(10)	10 10000		11000 K	1000	(1000	100000	
<b>B</b> 4	/controller_tb/wekker	0110000000000000	daacoooo	000000																						
£1. 🗰	Now Now	9000 ns	il ng	5200	ne ne	5400 ns	560	M ng	580	) ns	6000	ns	6200	ns	6400	ns	6600	ne	6800	ne	700	ns	7201	ns	7400	i ns
e .	Gursor 1	() ns																								

Figuur B.7: Simulatie van 5000ns tot 7500ns

<b>≨</b> 1 •	Msg																							
<pre>/controller_tb/clk</pre>																								
<pre>/controller_tb/reset</pre>																								
/controller_tb/menu_sign		(000)		011		11.00		(00	0		1(011			0011		100				(	000			
■ ◆ /controller_tb/knoppen	0000	0000 1	000( 000	Ó	)1000	0000	(100	00000		1000 100	DO .	0010	(0000)	10	10 1000	)	0010	d000	(000	1 0000				
- /controller_tb/wekker		000000000000	000											01000	DDDDDD	10			0011000	daggoog	00			
£ <b>85 €</b>	Now 9000 ns		00 pg	700	A no	720	l no	740	lininiiii	760	0.00	200	L no	9000	. no	000	l ma	047	ns.	duing	00. 20	 11111111111111111111111111111111111111	9000	no.
€ / • Curs		- 00	00 155		0 115		/ 115		0 115		0 115		/ 115		1110		V 115		V 115		00 113	70 115		

Figuur B.8: Simulatie van 7500ns tot het einde


### **B.3.** EXTRACTED SIMULATIE



Figuur B.9: Simulatie van 0 tot 2500ns

<u>\$1</u> •	Maga																									
<pre>/controller_tb/clk //controller_tb/reset</pre>	1	ш							ш	ш		+			$\Box\Box$	$\vdash$	ш	ш			ш					ш
/controller_tb/menu_signal		000				001		X010		)	11 (01		X111	(010	)000					0001		)(0	10		000	
■	0000	0001 100	00		00000	100	LO MODO		00100	0000	10	10 X0000		(gaa) - (aa	100	10001	10000	100	10 0000	1	10010	0000	10010	10000	100	001 1
	^					_					u_			"												=
∴ ■ ● Now	9000 ns	2600	ns	2800	ns	3000	ns	320	0 ns	34	00 ns	36	00 ns	380	0 ns	400	0 ns	4200	ns	440	0 ns	460	0 ns	4800	ns	
Gursor 1	0 ns																									_

Figuur B.10: Simulatie van 2500ns tot 5000ns



Figuur B.11: Simulatie van 5000ns tot 7500ns



Figuur B.12: Simulatie van 7500ns tot het einde

B.4. TIMING 38

### **B.4.** TIMING



Figuur B.13: Timing problemen

# **BIBLIOGRAFIE**