EPO-3

Extreme Winterslaap Interrupter Final report

14-01-2015

Projectgroep A1





SAMENVATTING

Dit is het verslag van "EPO-3"van groep A1. Hierin is te vinden hoe het project is aangepakt en uitgewerkt. Het systeem dat is ontworpen lijkt op de Wake-up Light van het bedrijf Philips. De obstakels die overwonnen moesten worden zijn het ontvangen en verwerken van het DCF-77 signaal, het aansturen van het licht, het aansturen van het geluid en het aansturen van een LCD schermpje. In het verslag is te vinden hoe al deze subsystemen zijn ontworpen en uitgewerkt.

INHOUDSOPGAVE

Sa	menv	atting	ii
1	Intro	oductie	1
2	Ont	werp specificatie	2
3	Syst	eem overzicht en ontwerp	3
4	DCF	7 77	5
	4.1	Inleiding	5
	4.2	Specificaties	6
		4.2.1 Ingangen	6
		4.2.2 Uitgangen	6
		4.2.3 Gedrag	6
	4.3	Functionaliteit	6
		4.3.1 FSM diagrammen	8
		4.3.2 VHDL code	8
	4.4	Simulatie.	8
	4.5	Rapid prototyping (FPGA implementatie)	8
	4.6	Resultaten	8
	7.0	Resultated	O
5	Mai	n controller	9
	5.1	Inleiding	9
	5.2	Specificaties	9
		5.2.1 Ingangen	9
		5.2.2 Uitgangen	9
		5.2.3 Gedrag	10
	5.3	Functionaliteit	10
		5.3.1 FSM	10
		5.3.2 VHDL code	11
	5.4	Testen	11
	5.5	Simulatie	11
	5.6	Resultaten	11
		5.6.1 Conclusie en discussie	11
_	A T		
6	Alar		13
	6.1	Inleiding	
	6.2	Specificaties	
		6.2.1 Ingangen	
		6.2.2 Uitgangen	
		6.2.3 Gedrag	
	6.3	Functionaliteit	
		6.3.1 FSM	
		6.3.2 Code	
	6.4	Resultaten	15
7	LCT) controller	17
•	7.1	Inleiding	
	7.1	Specificaties	
	,	7.2.1 Ingangen	
		7.2.2 Uitgangen	
			1 / 1 7

INHOUDSOPGAVE

	7.3	7.3.1 7.3.2	naliteit	7
	7.4	Testen		7
	7.5		e	
	7.6	Resulta	en	
		7.6.1	Conclusie en discussie	7
8	Resu	lts for t	tal design 1	8
9	Plan			9
	9.1	FPGA	ord	9
	9.2	Logic A	nalyzer	9
10	Voor	taana v	n het project 2	20
10			g	
			deling	
	10.2		Module opdracht	
			Wake-up light	
	10.3		verking binnen de groep	
			en binnen de groep	
11	Conc	clusie	2	22
A	FSM	diagra	nmen (DCF77)	23
В	VHD	L code	2	26
	B.1	Vhdl co	de van het DCF77 blok	6
		B.1.1	Klokdeler	6
		B.1.2	Mod24 (uren) teller	7
		B.1.3	Mod60 (minuten) teller	8
		B.1.4	Mod60 (seconden) teller	0
		B.1.5	Autonome synchroniseerbare klok	2
		B.1.6	Edge detector	3
		B.1.7	DCF counter	4
		B.1.8	DCF decoder	6
		B.1.9	Parity check	8
		B.1.10	Synctime	0
			DCF77 (top-level)	
	B.2	VHDL	code controller	.2
		B.2.1	Top level entity	
		B.2.2	Behavioural VHDL code controller	
		B.2.3	Menu entity	
		B.2.4	Behavioural VHDL code menu	
		B.2.5	Memory	
		B.2.6	Behavioural VHDL memory	
		B.2.7	Entity buffer	
		B.2.8	Behavioural VHDL buffer	
	B.3		chs voor de controller	
		B.3.1	VHDL controller	
		B.3.2	Testbench VHDL menu	
		B.3.3	Testbench VHDL geheugen	
	. .	B.3.4	Testbench VHDL buffer	
	B.4		de van het alarm	
		B.4.1	Entity alarm-compare	
		B.4.2	Behavioural alarm-compare	
		B.4.3	Top entity alarm	
		B.4.4	Behavioural alarm	
		B.4.5	Entity alarm-counter	J

INHOUDSOPGAVE	1
---------------	---

Bil	bliogr	afie																	62
			g																
	C.3	Extrac	ted simulatie													 			60
	C.2	Synthe	size simulati	e															59
			ioral simulati																
C	Simu	ulatie re	esultaten																58
		B.4.8	Behavioura	l alarm	-pwm	١.													56
		B.4.7	Entity alarn	n-pwm															56
			Behavioura																

1

INTRODUCTIE

Epo 3 staat in het teken van het ontwerpen van een chip. Wat voor product er ontworpen gaat worden ligt aan de projectgroep. Het bedenken van het ontwerp is de eerste stap in het ontwerpproces, bij deze stap moet er al rekening gehouden met de randvoorwaarden die aan het project gesteld worden, zoals het aantal beschikbare transistoren op de chip.

Er is besloten om een wake-up light te maken. De belangrijkste functie is dat het licht 15 minuten voor de alarmtijd langzaam aan begint te gaan, totdat de lamp op de alarmtijd op volle sterkte brandt. Daarnaast zullen er nog een paar functies toegevoegd worden. Het DCF-signaal zal opgevangen worden voor de actuele datum en tijd, dit zal op een LCD-scherm worden laten zien. Door middel van vijf knoppen kan de wekker bediend worden. De alarmtijd kan ingesteld worden en de gebruiker kan aangeven of het licht en geluid aan moeten gaan als de gebruiker gewekt wil worden. Op de LCD zal ook te zien zijn of er iets aangepast wordt. De ingangs- en uitgangssignalen en het gedrag moeten geformuleerd worden als specificaties.

Er wordt structuur aangebracht in het systeem door het systeem op te delen in een paar grote blokken, deze blokken kunnen dan over de acht projectleden verdeeld worden. Allereerst moeten er van de afzonderlijke subsystemen specificaties opgesteld worden, zodat de blokken op elkaar afgestemd kunnen worden. Vervolgens moet van elk blok één of meer FSM's gemaakt worden waarna er een code geschreven kan worden. De geschreven code moet gesimuleerd en gesyntetiseerd worden. Als aan het eind van het project van het hele systeem een lay-out gemaakt is, kan het systeem op een chip gezet worden.

ONTWERP SPECIFICATIE

Het systeem moet aan verschillende specificaties voldoen. Zo zal het een algemene reset moeten bevatten. Als gevolg van het indrukken van de resetknop zullen alle opgeslagen waarden en counters op 'nul' worden gezet. Ook zullen alle signalen 'active high' moeten zijn. De tijd, die intern wordt bijgehouden, zal worden gesynchroniseerd met een zogenaamd DCF signaal.

De wekker zal bediend worden door middel van een menu. Dit menu wordt aangestuurd op basis van 4 knoppen. In dit menu moet de wekkertijd ingesteld worden. Ook moet de wekker en het wekkergeluid aan en uit gezet kunnen worden. Een vijfde knop is de uitknop voor als de wekker gaat en uitgezet moet worden.

De visualisatie van dit menu zal op een LCD weergegeven worden. Als men zich niet in het menu bevindt, zal men alle data verdeeld over het scherm zien. Deze data bestaat uit de actuele tijd, de wekkertijd, de datum en de weekdag. Daarnaast zal op het LCD-scherm weergegeven worden of de wekker en het geluid aan staan. Met het knipperen van scheidingsteken tussen uren en minuten zal het passeren van seconden aangegeven worden.

Het systeem zal de volgende ingangen hebben:

- DCF-signaal
- 36kHz klok
- Reset-knop
- 4 menu-knoppen
- 1 uit-knop

Onze chip zal over de volgende uitgangen beschikken:

- LED, 1 bit om de led aan te sturen
- Sound, 1 bit om de buzzer aan te sturen
- LCD, een 8 bits vector om het scherm aan te sturen
- DCF_debug, bit om aan te geven of er een DCF-signaal ontvangen wordt.

SYSTEEM OVERZICHT EN ONTWERP

Het systeem is opgedeeld in vier blokken:

- De DCF controller
- De main controller
- Het alarm
- De LCD controller

In figuur 3.1 is te zien welke ingangs- en uitgangssignalen het systeem in en uit gaan en hoe de blokken elkaar aansturen.



Figuur 3.1: Blokdiagram van het gehele systeem

De DCF controller vangt het DCF signaal op en zet het om naar een bitvector met datum, uren en minuten. En er wordt een kloksignaal van 1 Hz gegenereerd. Mocht het DCF-signaal tijdelijk niet goed opgevangen kunnen worden, kan een intern register de tijd door blijven geven en er gaat een ledje branden om aan te geven dat de chip geen DCF-signaal meer ontvangt. Dit register wordt dan weer gesynchroniseerd als het signaal weer opgevangen wordt.

De main controller bestuurt het hele systeem. De alarmtijd kan ingesteld worden en de alarmtijd wordt met de actuele tijd vergeleken, zodat het alarmblok weet wanneer het alarm aan moet gaan. Met knoppen kan het menu

bestuurd worden.

In het alarmblok wordt eerst de vijftien minuten van de wekkertijd afgetrokken. De ingestelde tijd is namelijk de tijd waarop het geluid aan moet gaan, de lamp moet al een kwartier eerder beginnen met branden. Daarnaast zorgt het alarm ervoor dat een PWM-signaal gegenereerd wordt wat naar een LED gaat.


De LCD controller zorgt dat de datum, tijd, ingestelde alarmtijd en de veranderingen in het menu op de LCD zichtbaar zijn. Er wordt een LCD scherm gebruikt waar de pixels afzonderlijk van elkaar aangestuurd worden. Tussen de chip en het scherm zit nog een microcontroller, waarin de karakters zijn opgeslagen, dit zou namelijk te groot zijn om op de chip te regelen.

4

DCF77

4.1. INLEIDING

In dit onderdeel, genaamd DCF77, wordt de basis van de wekker gelegd, door verschillende belangrijke datasignalen aan te maken, welke nodig zijn om de rest van de wekker goed te laten functioneren. Een eis die is gesteld aan de eigenschappen van deze klok, is dat deze gesynchroniseerd wordt met het zogenaamde DCF77 signaal. Dit is een signaal dat vanuit Duitsland wordt verzonden en bestaat uit korte (100 ms) en lange (200 ms) pulsen, welke respectievelijk nullen en enen coderen. Iedere seconde, behalve de laatste van iedere minuut, wordt er een puls verzonden. De bits die door deze pulsen worden gecodeerd, bevatten allerlei informatie, zoals de actuele datum en tijd op de eerstvolgende minuut. Een deel van de informatie die op deze manier wordt verzonden, zal worden gebruikt voor het aansturen van de wekker. Om gebruik te kunnen maken van de informatie die met het DCF77 signaal wordt verzonden, is het echter wel nodig te weten welke bit uit de reeks van 59 stuks welke informatie codeert. In figuur 4.1 is te zien welke informatie door elk van de 59 bits wordt gecodeerd. Een versie in tabelvorm is te vinden op Wikipedia [1]. De wekker zal gebruik gaan maken van bits 21 t/m 58. In de afbeelding worden binnen deze selectie bits 28, 35 en 58 respectievelijk P1, P2 en P3 genoemd. Deze bits zijn zogenaamde parity-bits, welke de ontvanger van het DCF77 signaal in staat stelt om tot op zekere hoogte te controleren of de ontvangen bitreeks correct is. In het DCF77 signaal wordt gebruik gemaakt van even parity. Dit betekent dat, wanneer zich in de bits die bij een zekere parity bit horen een even aantal logische enen bevindt, de parity bit een logische 0 zal zijn [2]. Het DCF77 blok converteert een gedigitaliseerde versie van het DCF77 signaal naar een tijdreferentie, waarna deze een autonome klok synchroniseert, welke zich ook binnen het DCF77 blok bevindt.



Figuur 4.1: Codering van het dcf-signaal [2]

4.2. Specificaties 6

4.2. SPECIFICATIES

In deze sectie worden de in- en uitgangen van de DCF-controller overzichtelijk weergeven. Doordat dit onderdeel aan het begin staat van het totale systeem, bevat dit blok enkel standaard ingangen en een ingang van buitenaf met het DCF77 signaal. De uitgangen uren en minuten worden doorgestuurd naar de main-controller. De clk van 1 Hz zal in verschillende onderdelen worden gebruikt, zowel binnen als buiten het DCF77 blok. De datum en het signaal dcf_led zullen rechtstreeks op het LCD scherm worden weergegeven. Enkele signalen zijn in BCD (Binairy Coded Decimal). Meer informatie over BCD is te vinden op de website van Technology UK [3].

4.2.1. INGANGEN

Dit onderdeel maakt gebruik van de volgende ingangen:

- De 32 kHz systeemklok, een standaard input.
- Het 'active high' resetsignaal, een standaard input.
- Het gedigitaliseerde DCF77 signaal, bestaande uit korte en lange pulsen.

4.2.2. UITGANGEN

Dit onderdeel genereert de volgende uitgangen:

- Een kloksignaal met een frequentie van 1 Hz, welke gebruikt kan worden om secondes te tellen.
- Het debug signaal dcf_led, wat een seconde lang hoog is na ontvangst van een puls van het DCF77 signaal.
- Uren; de uren van de huidige tijd in een BCD vector van 6 bits.
- Minuten; de minuten van de huidige tijd in een BCD vector van 7 bits.
- Weekdag; de dag van de week, binair gecodeerd met maandag als 001.
- Dag; de dag van de maand in een BCD vector van 6 bits.
- Maand; het nummer van de maand in een BCD vector van 5 bits.
- Jaar; de laatste twee cijfers van het jaartal in een BCD vector van 8 bits.
- Date_ready; een signaal dat aangeeft dat de datum gereed is voor verder gebruik.

4.2.3. GEDRAG

Het DCF77 blok heeft als belangrijkste gedragsfunctie om de huidige tijd en datum door te geven. Om deze informatie zo precies mogelijk te houden, dient deze zo vaak mogelijk te worden gesynchroniseerd met het extern gedigitaliseerde DCF77 ingangssignaal. Idealiter zou er dus iedere minuut met het DCF77 signaal worden gesynchroniseerd. Pas als via de parity bits is gebleken dat het de ontvangen tijd en datum plausibel zijn, wordt dit echter gedaan. Anders blijft de datum onveranderd en wordt de tijd bijgehouden met een interne klok. Zo wordt voorkomen dat andere onderdelen op de chip tijdelijk een compleet verkeerd signaal krijgen doorgestuurd, indien het DCF-signaal signaal niet of slecht wordt ontvangen.

Naast deze belangrijkste functie, heeft het DCF77 blok ook nog enige kleinere taken. Zo dient het 1 Hz signaal dat afkomstig is uit een interne klokdeler en wordt gebruikt voor de interne klok ook beschikbaar te worden gesteld voor gebruik in andere blokken. Ook dient een debug signaal def_led gegenereerd te worden, dat na iedere ontvangen bit uit het DCF77 signaal een seconde lang hoog is. Ten slotte dienen alle subblokken, inclusief registers, van de gehele module bij een 'active high' reset gereset te worden.

4.3. Functionaliteit


Het DCF blok dient volgens de specificaties een tijd- en dagstempel te genereren uit het gedigitaliseerde DCF77 signaal dat aan het blok wordt aangeboden. Bovendien dient het blok de tijd zelf bij te houden wanneer het DCF77 signaal niet of niet goed wordt ontvangen. Het is vrij ondoenlijk om deze volledige functionaliteit in één keer te implementeren in VHDL. Bovendien zou dit een groot, lomp blok opleveren in de layout, welke vervolgens lastig op de chip te plaatsen zal zijn. Daarom wordt het DCF blok opgedeeld in kleinere subblokken, totdat deze wel in één keer geïmplementeerd kunnen worden. Een top-level beschrijving knoopt vervolgens de kleinere subblokken weer aan elkaar tot een groot blok. Naast het voordeel dat dit het ontwerpen vergemakkelijkt, geeft dit ook een gemakkelijker op de chip te plaatsen ontwerp, omdat ook de layout op dezelfde hiërarchische manier gegenereerd zal worden.

4.3. FUNCTIONALITEIT 7

In fig. 4.2 is te zien hoe het DCF blok is verdeeld in subblokken. Het DCF77 signaal wordt allereerst aangeboden aan het subblok edge detector, welke dit signaal vervolgens opsplitst in twee afzonderlijke signalen. Het eerste signaal geeft een puls wanneer er een rising edge plaatsvind op het DCF77 signaal en het tweede signaal geeft een puls wanneer er een falling edge plaatsvind op het DCF77 signaal. Beide signalen worden doorgevoerd naar de DCF counter, welke het tijdsverschil tussen de rising en falling edges telt. De tellerwaarde wordt na iedere ontvangen puls beschikbaar gesteld aan de daadwerkelijke DCF decoder door het signaal new_bit hoog te maken.

De DCF decoder bepaald vervolgens wat de bitreeks is die in één minuut van het DCF77 signaal gecodeerd is en genereerd hieruit de signalen voor de tijd en datum. Ook de parity bits worden apart naar buiten gevoerd, zodat deze kunnen worden gebruikt in de parity check. Naast deze signalen genereert de decoder ook het debug signaal dcf_led, dat aangeeft of het DCF77 signaal goed wordt ontvangen. Ten slotte genereert de decoder een signaal "start" dat aangeeft wanneer een volledige minuut is gedecodeerd. Dit laatste signaal gaat, samen met de tijd-, datum- en parity bits naar het subblok parity check. Hier wordt gecontroleerd of het aantal enen (even of oneven) klopt met wat het parity bit aangeeft. Het parity bit is namelijk alleen 0 wanneer er een even aantal bits bij hoort. Het controleren op een even of oneven aantal enen gebeurt door middel van een herhaalde xor operatie. Het subblok parity check genereert vervolgens een sync_now signaal dat aangeeft dat de controle is voltooid en succesvol was. Dit signaal wordt ook naar buiten gevoerd om aan te geven dat de datum aan de uitgang van de decoder gebruikt kan worden.

Het sync_now signaal komt vervolgens aan bij de autonome synchroniseerbare klok. Dit subblok besstaat vervolgens zelf weer uit twee mod60 tellers en een mod24 teller, waarmee autonoom de tijd kan worden bijgehouden, mocht het DCF77 signaal onverhoopt wegvallen. Wanneer sync_now hoog wordt, worden deze tellers gesynchroniseerd met de tijd uit het DCF77 signaal. Voor het tellen wordt gebruik gemaakt van het uitgangssignaal van een ander subblok, namelijk de klokdeler. Dit subblok genereert het 1 Hz kloksignaal uit de 32 kHz systeemklok, wat wordt gebruikt voor het tellen van seconden en bovendien naar andere blokken buiten het DCF blok wordt doorgevoerd.




Figuur 4.2: Verdeling van het DCF blok in subblokken

4.4. SIMULATIE 8

4.3.1. FSM DIAGRAMMEN

Het opdelen van het grote DCF77 blok in subblokken is bijzonder nuttig, maar nog niet voldoende om direct een implementatie in VHDL te kunnen maken. Daarom wordt voor alle subblokken op het laagste abstractieniveau een FSM diagram gemaakt, waarin globaal wordt aangegeven wat er wanneer dient te gebeuren binnen elk van deze blokken. Er zijn in totaal acht verschillende subblokken te ontwerpen. Dit betekent dat er ook acht verschillende FSM diagrammen dienen te worden getekend. Bij wijze van voorbeeld wordt hier het FSM diagram van de parity_check besproken. Alle acht FSM diagrammen zijn terug te vinden in appendix A als fig. A.1 t/m fig. A.8.



Figuur 4.3: FSM diagram van het subblok parity check

In fig. 4.3 is het FSM diagram van de parity check nogmaals weergegeven. Zoals te zien is, begint deze na een reset altijd in de clear state. In tegenstelling tot wat je zou verwachten, worden in deze state de drie bits die het resultaat van de drie parity checks bevatten, niet op een logische 0, maar op een logische 1 gezet. Dit is zo, omdat in het DCF77 signaal gebruik wordt gemaakt van even parity. Dit betekent dat een parity bit een logische 0 bevat, wanneer de bijbehorende bitreeks een even aantal logische enen bevat. Een xor operatie met deze bitreeks + de bijbehorende parity bit zal dus 0 opleveren wanneer de parity bit correct is. In de reset ga je er echter juist vanuit dat de parity nog niet correct is. Wanneer dit door de decoder wordt aangegeven met het signaal start_xor, zal de state van het subblok parity_check naar check gaan.

In de state check worden vervolgens, door middel van herhaalde xor operaties, de daadwerkelijke parity checks uitgevoerd. Één check controleert de minuten, een tweede controleert de uren en de derde controleert de volledige datum (inclusief dag van de week). Onafhankelijk van het resultaat van deze drie parity checks, zal het subblok vervolgens gelijk naar de state output gaan.

In de state output worden dan de resultaten van de drie parity checks bij elkaar genomen. Dit gebeurt, om zo een strengere controle op de correctheid van de ontvangen bits te verkrijgen. Bovendien is op deze manier slechts één signaal nodig dat aangeeft of de ontvangen tijd en datum correct zijn. Alleen als alle parity checks kloppen, zal het uitgangssignaal sync_now hoog worden gemaakt. Hiermee worden vervolgens de tijd en datum vrijgegeven voor verder gebruik in de wekker. Ten slotte zal het subblok direct na het uitzenden van een puls op het sync_now signaal weer teruggaan naar de state clear, zodat deze klaar staat om de volende minuut weer de parity checks uit te voeren. De cirkel is nu rond.

- **4.3.2.** VHDL CODE
- 4.4. SIMULATIE
- **4.5.** RAPID PROTOTYPING (FPGA IMPLEMENTATIE)
- 4.6. RESULTATEN

MAIN CONTROLLER

5.1. INLEIDING

De main controller bevat de interface van de wekker. Deze zorgt er voor dat een wekker ingesteld kan worden, aangepast kan worden en uitgezet kan worden. Belangrijk aan elke interface is dat deze gebruiksvriendelijk is. Dit kan onder andere bereikt worden door een optimum voor het aantal knoppen te bepalen. Te veel knoppen, en de gebruiker weet niet welke knop wat doet, te weinig knoppen, en de gebruiker moet navigeren door een nodeloos ingewikkeld menu.

Daarnaast is er nog een beperkende factor: het aantal pinnen op de chip.

Al deze informatie samengenomen is besloten dat 4 knoppen voor de interface het meest gebruiksvriendelijke resultaat oplevert. Daarnaast is er nog een knop die slechts gebruikt wordt om een afgaand alarm uit te zetten. De controller stuurt een hoop dingen aan, en van te voren was al geanticipeerd dat dit hierdoor een van de grootste onderdelen op de chip zou kunnen worden.

5.2. Specificaties

5.2.1. INGANGEN

- Klok, dit is een standaard input;
- Reset, ook dit is een standaard input;
- Knoppen, dit zijn de 4 knoppen die (nadat ze gebufferd zijn) onderdeel zijn van de interface.
 - knoppen[0] = menu
 - knoppen[1] = set
 - knoppen[2] = up
 - knoppen[3] = down

5.2.2. UITGANGEN

- Wekker, dit is de tijd dat de wekker af moet gaan en de wekkerdata, dus of het licht en geluid aan staan, en of de wekker uberhaupt aanstaat;
- Menu-state, dit is de staat in welke de FSM zich op het moment bevindt. Deze informatie wordt doorgevoerd naar het LCD-scherm om zo te kunnen zien waar in het menu men zit.

In tabel 5.1 staat wat voor informatie te vinden is in de uitgangen van de controller.

5.3. FUNCTIONALITEIT 10

Tabel 5.1: Uitgangen van de controller

Uitgang	Informatie over wat in de uitgang te vinden is
wekker	De huidige info over de wekker instellingen uit geheugen
	wekker[5 down to 0] daarin staan de minuten
	wekker[10 down to 6] daarin staan de uren
	wekker[11] geluid bit
	wekker[12] led bit
	wekker[13] wekker bit (Of de wekker uberhaupt aan is of niet)
menu	Deze geeft door aan de in welke state we zitten aan de lcd module
	000 : Het normale scherm weergeven met alarm en wekkertijd weergave state:
	Rust, Wekkertijd
	001 : Uren aanpassen
	010 : Minuten aanpassen
	011 : Led aanpassen
	100 : Geluid aanpassen

5.2.3. GEDRAG

Om te beginnen moet de tijd waarop de wekker af moet gaan ingesteld kunnen worden. Dit wordt gedaan door eerst de huidige wekkertijd weer te geven, vervolgens het uur waarop gewekt moet worden te wijzigen en daarna de minuut. Hierna wordt de huidige tijd weer weergegeven.

Daarnaast is een vereiste dat de led uitgezet moet kunnen worden. Afhankelijk van een instelling moet het wakeup-light gedeelte wel of niet aangaan. Hetzelfde geld voor het geluid.

Dit alles moet zo gebruiksvriendelijk mogelijk gebeuren.

5.3. Functionaliteit

5.3.1. FSM

In fig. 5.1 staat de gemaakte fsm en in tabel 5.2 staan de uitgangen per state gespecificeerd.

Dust Daget	enable = '0'
Rust, Reset	
	wekker=wekdata
	menu= "000"
Wekker toggle	enable = '1'
	wekker[12 down to 0]=wekdata[12 down to 0]
	wekker[13]= niet wekdata[13]
	menu = "000"
Wekkertijd	enable ='0'
	wekker=wekdata
	menu = "000"
Led	enable ='0'
	wekker=wekdata
	menu = "011"
Led toggle	enable ='1'
	wekker[11 down to 0]=wekdata[11 down to 0]
	wekker[12] = niet wekdata[12]
	wekker[13] = wekdata[13]
	menu = "011"
Geluid	enable ='0'
	wekker=wekdata
	menu = "100"
Geluid toggle	enable ='1'
	wekker[10 down to 0]=wekdata[10 down to 0]
	wekker[11] = niet wekdata[11]
	wekker[13 downto 12] = wekdata[13 downto 12]
	menu = "100"

5.4. TESTEN 11

Tijd uren	enable ='0'
	wekker=wekdata
	menu = "001"
Uren plus	enable ='1'
	wekker=wekdata+1
	menu = "001"
Uren min	enable ='1'
	wekker=wekdata-1
	menu = "001"
Tijd minuten	enable ='0'
	wekker=wekdata
	menu = "010"
Minuten plus	enable ='1'
	wekker=wekdata+1
	menu = "010"
Minuten min	enable ='1'
	wekker=wekdata-1
	menu = "010"

Tabel 5.2: Uitgangen binnen de state van de controller

5.3.2. VHDL CODE

De code voor de controller van de wekker is te vinden in appendix B.2. Voor de overzicht en het modular opbouwen is de code in vier blokken geschreven.

- De top entity met de port map. Deze is te vinden in appendices B.2.1 en B.2.2.
- Het menu, hierin zit de echte logica verwerkt. Deze is te vinden in appendices B.2.3 en B.2.4.
- Het gebruikte geheugen element voor de opslag van 14 bits, te vinden in appendices B.2.5 en B.2.6.
- De gebruikte buffer is te vinden in appendices B.2.7 en B.2.8. De buffer regelt het ingangssignaal, en zorgt ervoor dat er maar 1 klokperiode lang een hoog signaal gelezen word.

Voor het testen van de code zijn er testbenches gemaakt welke te vind zijn in appendices B.3.1 tot B.3.4.

5.4. TESTEN

Om zeker te zijn dat alles goed werkt worden er drie verschillende testen uitgevoerd. De eerste is op behavioural niveau. Hier wordt getest of de basis van de code werkt zoals verwacht. Na een goed geslaagd resultaat kan de code worden gesynthetiseerd, en deze gesynthetiseerde code worden gesimuleerd. Als er geen fouten optreden kan het ontwerp gemaakt worden, daarna geextraheerd en nogmaals getest worden. De testen worden uitgevoerd met behulp van *Modelsim*.

5.5. SIMULATIE

De resultaten van de simulatie staan in appendix C. De testbench is te lang om in een keer weer te geven daarom is deze op geknipt in vier stukken. De testbench die gemaakt is voor de simulatie staat in appendix B.3.1


5.6. RESULTATEN

Van fig. C.1 tot en met fig. C.12 is te zien dat iedere simulatie tot hetzelde resultaat leid en daarmee succesvol is. De minimale klokperiode kan afgelezen worden aan de hand van fig. C.13. Hieruit is op te makken dat deze 60ns is.

5.6.1. CONCLUSIE EN DISCUSSIE

De controller werkt op alle gesimuleerde niveau's naar verwachting. De minimale klok periode bedraagt 60ns om gliches te voorkomen bij het optellen en aftrekken van uren en minuten. De controller maakt op dit moment gebruik van 9088 transitoren waarvan er voor de daadwerkelijke schakelingen slechts 2914 worden gebruikt. De controller maakt op dit moment nog gebruik van het binaire telsysteem (dat gebruik maakt van machten van 2), er bleek echter dat voor de lcd scherm BCD veel beter werkt. Dit moet nog worden geimplementeerd. Vlak

5.6. RESULTATEN 12



Figuur 5.1: FSM diagramma van de menu

nadat het inputbuffer gemaakt was kwam men er achter dat in plaats van een buffer ook de rising_edge functie gebruikt had kunnen worden.

6 ALARM

6.1. INLEIDING

In de alarm module wordt een led aangestuurd, die 15 minuten voor de ingestelde tijd in de main controller begint met branden en steeds feller wordt naarmate de tijd verstrijkt. Als de huidige tijd gelijk is aan de ingestelde tijd brandt de led op z'n felst en gaat er een geluid af, totdat er een knop wordt ingedrukt.

6.2. SPECIFICATIES

6.2.1. INGANGEN

- · Klok, standaard input.
- Reset, standaard input.
- Tijd-uur, huidige tijd in uren.
- Tijd-minuut, huidige tijd in minuten.
- Wekker-uur, uur ingesteld in de main controller.
- Wekker-min, minuten ingestels in de main controller.
- Sec, seconde signaal gegenereerd in de DCF controller.
- Knop, alarm uitschakelen.

6.2.2. UITGANGEN

- PWM-signaal, signaal om de led aan te sturen.
- Geluid, signaal om een geluid af te laten gaan.

6.2.3. GEDRAG


Het alarm moet een bepaalde tijd voordat de wekker is ingesteld aangaan, nu gekozen voor 15 minuten. Er wordt 15 minuten van de ingestelde tijd afgetrokken. Zodra die tijd gelijk is aan de huidige tijd komt er een signaal (licht) aan bij het gedeelte wat voor een pwm signaal zorgt. In dat gedeelte wordt een pwm signaal gegenereerd dat elke 15 seconde breder wordt. Dit wordt gedaan door in een counter 15 seconde te tellen. Elke 15 seconde wordt de variable "lenght"kleiner. Deze begon op 64 en wordt vergeleken met een andere counter die elke klokflank telt, tot 64. Als de counter groter of gelijk is aan "length"dan is het pwm-signaal hoog. Als 15 minuten zijn verstreken na het aangaan van de led, dus de ingestelde tijd is gelijk aan de huidige tijd, brandt de led op z'n felst. Ook zal dan een "geluid"signaal naar '1' gaan. Dit blijft zo totdat de knop wordt ingedrukt of alles wordt gereset.

6.3. FUNCTIONALITEIT


6.3. Functionaliteit

6.3.1. FSM

FSM van "alarm-compare", het gedeelte waar de tijd vergeleken wordt met de ingestelde wekker tijd.




FSM van "alarm-counter", hier wordt de lengte van het PWM signaal berekend.



6.4. RESULTATEN 15

FSM van "alarm-pwm", hier wordt het pwm signaal gegenereed wat de led aanstuurt.



6.3.2. CODE

De code voor het alarm is opgedeeld in 3 stukken:


- alarm-compare
- · alarm-counter
- alarm-pwm

Alarm-counter en alarm-pwm zijn onderdeel van een top entity, alarm. Omdat het nog niet zeker is waar alarm-compare geplaatst gaat worden op de chip is die daar niet bij inbegrepen. De code voor het alarm is te vinden in appendix B.4.


- De entity en behavioural van alarm compare is te vinden in appendices B.4.1 en B.4.2.
- De top entity en port map van alarm is te vinden in appendices B.4.3 en B.4.4.
- De entity en behavioural van alarm-counter is te vinden in appendices B.4.5 en B.4.6.
- De entity en behavioural van alarm-pwm is te vinden in appendices B.4.7 en B.4.8.

6.4. RESULTATEN


Alle onderdelen werken in de simulaties. Zowel de simulatie van de behaviour als van de extracted vhdl. Onderstaande afbeeldingen zijn de resultaten van de simulaties, eerst die van de behaviour daarna van de extracted. De eerste 2 afbeedingen zijn van "alarm-compare", de andere 2 van "alarm-pwm".



6.4. RESULTATEN 16



Te zien is in de 2 afbeeldingen hier boven dat wanneer de huidige tijd (tijd_uur en tijd_min) gelijk is aan de wekker tijd (wekker_uur en wekker_min) minus 15 minuten, dan gaat het signaal licht naar '1'. Als de huidige tijd gelijk is aan de wekker tijd, gaat ook het geluid signaal naar '1'. Ook is te zien dat wanneer de knop (in de simulatie stop_alarm) naar '1' gaat het licht en/of geluid weer naar '0' gaat.



Bovenstaande 2 afbeeldingen laten zien dat op het moment dat er 15 seconde zijn verstreken het pwm-signaal breder wordt.

7

LCD CONTROLLER

- 7.1. INLEIDING
- 7.2. SPECIFICATIES
- **7.2.1. INGANGEN**
 - Klok, dit is een standaard input;
 - Reset, ook dit is een standaard input;
 - Menu vanaf de main controller;
 - Tijd en datum vanaf de DCF controller;
 - Wektijd vanaf de main controller;

7.2.2. UITGANGEN

- Data, dit is een lijn voor het versturen van de x en y coordinaten naar het LCD scherm;
- SCK, is een klok. Werkt in combinatie met de data lijn. Werkt als een soort spi;
- **7.2.3. G**EDRAG
- 7.3. FUNCTIONALITEIT
- 7.3.1. FSM
- **7.3.2. VHDL CODE**
- **7.4. TESTEN**
- 7.5. SIMULATIE
- 7.6. RESULTATEN
- 7.6.1. CONCLUSIE EN DISCUSSIE

RESULTS FOR TOTAL DESIGN

Er zijn nog geen subsystemen aan elkaar gekoppeld. Het testen met meer dan één blok is dus nog niet gebeurd.

PLAN VOOR HET TESTEN VAN DE CHIP

Voor het testen zijn een aantal momenten in het proces waarop getest wordt. Zo wordt elk module getest in een simulatie in Modelsim. Hieruit kan opgemaakt worden wat het verwachte gedrag is. Maar een simulatie is niet alles. Daarom kan een module ook nog getest worden door middel van een FPGA te programmeren. De uiteindelijke chip zal getest worden met een logic analyzer en natuurlijk door te kijken of de chip de gewenste output geeft.

9.1. FPGA BORD

Het bord dat gebruikt kan worden is een Altera FPGA bord. Dit bord komt met eigen software genaamt Quartus. Deze software kan gebruikt worden om de gemaakte VHDL code om te zetten in een bitstream file en vervolgens het FPGA bord te programmeren. Door de VHDL code op een FPGA te programmeren kan worden geverifieerd of de code het gedrag vertoont wat verwacht wordt. Door simulatie is dit namelijk niet altijd helemaal te zien. Mocht op de FPGA een fout ontdekt worden, dan zal de code hierop aangepast worden en zal de code opnieuw gesimuleerd worden.

9.2. LOGIC ANALYZER

De gemaakte chip zal in Q4 worden getest. De chip zal eerst op een logic analyzer worden aangesloten. De analyzer die gebruikt zal worden is een LA-5580.

VOORTGANG VAN HET PROJECT

10.1. INLEIDING

Bij dit project zijn er vaak weinig resultaten, totdat het bijna afgelopen is. Dit is een van de redenen dat voor een wake-up light gekozen is. Een wekker zelf is relatief makkelijk te maken. Er zijn echter ook een hele hoop extra features die in een wekker geimplementeerd kunnen worden. Op deze manier is dus een werkend resultaat relatief snel geproduceerd, en kunnen daarna naar gelang extra toepassingen toegevoegd worden. Dit is goed voor het moreel in de groep, aangezien een werkend product al heel snel gerealiseerd is. Hierdoor is er ook meer aansporing om meer toepassingen te implementeren, omdat er al een werkend geheel is. In het ergste geval is er geen extra feature. Daarnaast, als uiteindelijk bleek dat de planning te krap was, kunnen er features geschrapt worden, en is er nog steeds een werkend product. Onder andere dit maakt een wake-up light zeer aantrekkelijk om te maken.

10.2. Werkverdeling

10.2.1. MODULE OPDRACHT

De eerste twee weken werd er gewerkt aan een module-opdracht, dit bereide iedereen voor op de echte opdracht. De module-opdracht was vergelijkbaar met de uiteindelijke opdracht, alleen veel kleiner en het onderwerp was anders. De module-opdracht werd in tweetallen voltooid. De onderdelen die gemaakt werden zijn:

- Een ALU
- Een SRAM-module
- · Een FIFO-module
- Een SPI-interface

Deze zijn allen ter voorbereiding op de grote opdracht. Deze opdrachten zijn in 2 weken tijd voltooid. Daarnaast heeft elk tweetal de specificaties voor een ander groepje opgesteld, zodat ook hierin ervaring opgedaan zou worden. Dit is nodig aangezien voor de grote opdracht zelf de specificaties opgesteld moesten worden.

10.2.2. WAKE-UP LIGHT

Zodra vastgesteld was wat de grote opdracht zou worden zijn eerst precieze specificaties opgesteld. Dit was nodig zodat het duidelijk was wat er gedaan moest worden. Vervolgens zijn de taken zo snel mogelijk verdeeld door de wake-up light in blokken te verdelen. Van deze blokken werden eerst de specificaties bepaald, zodat er geen communicatieproblemen zouden ontstaan tussen de blokken. Uiteindelijk zijn er 4 hoofdblokken ontstaan, wat goed uitkwam, aangezien dit betekende dat er weer 4 tweetallen nodig waren per blok.

Deze blokken werden vervolgens door de tweetallen apart gemaakt, en waar de specificaties niet duidelijk genoeg waren, of onhandig gedefinieerd, werden deze aangepast.

10.3. Samenwerking binnen de groep

5 weken is een zeer korte tijd om mensen te leren kennen. Het merendeel van de samenwerking verliep goed, dit onderdeel zal uitgebreid worden in de loop van de komende 5 weken.

10.4. AFSPRAKEN BINNEN DE GROEP

Afspraken binnen de groep verliepen soepel. De enkele keer dat dit niet gebeurde was hier een goede reden voor. Zo gebeurde het dat op de dag van een presentatie bleek dat een van de leden ziek was. Andere leden sprongen in en zo kwam de presentatie toch nog tot een goed einde.

11


CONCLUSIE

Alle onderdelen zijn in theorie nu klaar. Individueel zijn ze via *Modelsim* getest en goed bevonden. De onderlinge signalen zijn zo veel mogelijk op elkaar afgestemd. De onderdelen voldoen samen aan de specificaties die eerder gesteld zijn. Echter in de praktijk zullen de onderdelen nog niet feilloos met elkaar samenwerken. Hiervoor zal er meer meer getest worden, bijvoorbeeld op een FPGA bord en een logic analyzer.




FSM DIAGRAMMEN (DCF77 BLOK)


SUBBLOKKEN VAN SYNCTIME




Figuur A.1: FSM diagram van het subblok edge detector



Figuur A.2: FSM diagram van het subblok DCF counter




Figuur A.3: FSM diagram van het subblok DCF decoder




Figuur A.4: FSM diagram van het subblok parity check

KLOKDELER




Figuur A.5: FSM diagram van het subblok klokdeler


SUBBLOKKEN VAN DE KLOK



Figuur A.6: FSM diagram van het subblok seconden teller



Figuur A.7: FSM diagram van het subblok minuten teller



Figuur A.8: FSM diagram van het subblok uren teller

B

VHDL CODE

B.1. VHDL CODE VAN HET DCF77 BLOK

B.1.1. KLOKDELER

```
1 -- Alex Oudsen, 4325494
 3
   library ieee;
   use ieee.std_logic_1164.all;
 4
 5
 6
    entity klokdeler is
            (clk :in std_logic; -- 32 kHz systeemklok
reset :in std_logic; -- Systeemreset
clk_lhz:out std_logic); -- 1 Hz uitgangssignaal
     port(clk :in
    reset :in
 7
 8
 9
10
   end klokdeler;
 1
    -- Alex Oudsen, 4325494
 2
    -- Deze klokdeler deelt de frequentie van de ingang clk met een factor 32000
    -- en wordt gebruikt om de systeemklok van 32 kHz te delen tot een 1 Hz signaal
 4
 5
    library ieee;
   use ieee.std_logic_1164.all;
 6
 7
    use ieee.std_logic_unsigned.all;
 8
 9
    architecture behaviour of klokdeler is
10
11
        type kd_state is (clear, counting, switch);
                                                                            -- Declaratie van de
            gebruikte states
12
         signal state, new_state: kd_state;
13
         signal count, new_count: std_logic_vector(13 downto 0); -- Voor het tellen tot 32000
14
15
                                                                   -- Interne versie van het 1 Hz
         signal temp, new_temp: std_logic;
            signaal
16
17
  begin
        clk_1hz <= temp;</pre>
                                                 -- Uitvoeren van het interne 1 Hz signaal
18
19
20
        process(clk) is
21
        begin
22
             if(clk'event and clk = '1') then
                 if(reset = '1') then
                                                      -- Systeemreset
23
                      temp <= '0';
24
                      count <= (others => '0');
state <= clear;</pre>
25
26
27
                      temp <= new_temp;</pre>
28
29
                      count <= new_count;</pre>
30
                      state <= new_state;
31
                 end if:
             end if;
32
        end process;
```

```
34
35
        process(state, count, temp) is
36
        begin
37
            case state is
38
                when clear =>
                                         -- Dit is de reset state
                    new_temp <= '0';
39
40
                    new_count <= (others => '0');
                    new_state <= counting;</pre>
41
                                             -- Er wordt geteld
42.
                when counting =>
                   new_temp <= temp;</pre>
43
44
                    new_count <= count + 1;</pre>
45
                    if(count < 15998) then
                       new_state <= counting;</pre>
46
47
48
                        new_state <= switch;
49
                    end if;
50
                when switch =>
                                        -- Inverteer de uitgangswaarde
51
                   new_temp <= not temp;</pre>
                    new_count <= (others => '0');
52
53
                    new_state <= counting;</pre>
54
                when others =>
                    new_temp <= '1';
55
56
                    new_count <= (others => '0');
57
                    new_state <= clear;</pre>
58
            end case:
59
        end process;
60 end behaviour;
    B.1.2. Mod24 (uren) teller
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
1
2
3
   library ieee;
4
   use ieee.std_logic_1164.all;
  entity mod24_tel_bcd is
6
                           std_logic; -- 32 kHz systeemklok
7
     port(clk
                   :in
                          std_logic; -- 1/3600 Hz lokale klok
           clk_in :in
                         std_logic; -- Systeemreset
std_logic; -- Enable signaal voor synchronisatie
9
            reset :in
10
            sync_now:in
                         std_logic_vector(5 downto 0); -- Tijdsreferentie (uren)
11
           ref :in
            count :out std_logic_vector(5 downto 0)); -- Teller met huidig aantal uren
12
13
   end mod24_tel_bcd;
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
2
   -- Deze mod24 teller telt elke rising edge van clk_in 1
    -- bij de huidige waarde van count op in bcd codering
   -- De waarde van count wordt echter gelijk gemaakt aan ref,
5
   -- wanneer het signaal sync_now hoog wordt
6
7
   library ieee;
  use ieee.std_logic_1164.all;
9
   use ieee.std_logic_unsigned.all;
10
   architecture behaviour of mod24_tel_bcd is
11
12.
13
        type m24_state is (clear, wait_high, wait_low, synchronising);
14
        signal state, new_state: m24_state;
15
16
        signal h_count, new_h_count: std_logic_vector(5 downto 0);
17
18 begin
19
       count <= h_count;
20
21
        process(clk) is
22
        begin
23
            if(clk'event and clk = '1') then
                if(reset = '1') then -- Systeemreset
24
25
                    h_count <= (others => '0');
                    state <= clear;</pre>
26
                elsif(sync_now = '1') then
```

:in

:out

ref

14 end mod60_tel_bcd;

count

11

12

13

```
28
                      h_count <= ref;
29
                      state <= synchronising;
30
                  else
31
                      h_count <= new_h_count;
                      state <= new_state;
32
33
                  end if;
34
             end if;
35
         end process;
36
        process(state, clk_in, ref, h_count) is
37
38
         begin
39
             case state is
40
                 when clear =>
                                            -- Reset state
41
                      new_h_count <= (others => '0');
                      if(clk_in = '1') then
42
                          new_state <= wait_low;</pre>
43
44
                      else
45
                          new_state <= wait_high;</pre>
46
                      end if:
47
                  when wait_high =>
                                            -- Er wordt geteld op de sturende klok
48
                      if(clk_in = '1') then
                           if(h_count = "100011") then
49
50
                                new_h_count <= (others => '0');
51
                           elsif(h count(3 downto 0) = "1001") then
                               new_h_count <= h_count + 7;</pre>
52.
53
54
                               new_h_count <= h_count + 1;</pre>
55
                           end if;
56
                           new_state <= wait_low;</pre>
57
                      else
58
                           new_h_count <= h_count;</pre>
59
                           new_state <= wait_high;</pre>
60
                      end if:
61
                  when wait_low =>
                      if(clk_in = '0') then
62
63
                           new_h_count <= h_count;</pre>
64
                           new_state <= wait_high;</pre>
65
66
                           new_h_count <= h_count;</pre>
67
                           new_state <= wait_low;</pre>
68
                      end if:
69
                  when synchronising =>
70
                      new_h_count <= ref;
if(clk_in = '1') then</pre>
71
72
                          new_state <= wait_low;</pre>
73
74
                          new_state <= wait_high;</pre>
75
                      end if;
76
                                           -- Zou nooit mogen voorkomen
                  when others =>
77
                      new_h_count <= (others => '0');
78
                      new_state <= clear;</pre>
79
             end case;
80
         end process;
    end behaviour;
81
    B.1.3. Mod60 (minuten) teller
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
 3
    library ieee;
 4
    use ieee.std_logic_1164.all;
 5
 6
    entity mod60_tel_bcd is
 7
      port(clk :in std_logic; -- 32 kHz systeemklok
                            std_logic; -- Sturende klok(lokaal gegenereerd)
std_logic; -- Systeemreset
std_logic; -- Enable signaal voor synchronisatie
             clk_in :in
 8
 9
                      :in
             reset
10
             sync_now:in
```

std_logic_vector(6 downto 0); -- Tijdsreferentie

std_logic_vector(6 downto 0); h_clk :out std_logic); -- Sturende klok voor volgende teller

-- Huidige tellerstand

```
-- Joran Out, 4331958 & Alex Oudsen, 4325494
   -- Deze mod60 teller telt elke rising edge van clk_in 1
 3
   -- bij de huidige waarde van count op in bcd codering
   -- De waarde van count wordt echter gelijk gemaakt aan ref,
 5
   -- wanneer het signaal sync_now hoog wordt
 6
   library ieee;
 8
   use ieee.std_logic_1164.all;
 9
    use ieee.std_logic_unsigned.all;
10
11
   architecture behaviour of mod60_tel_bcd is
12
13
        type m60_state is (clear, wait_high, wait_low, synchronising);
14
        signal state, new_state: m60_state;
15
16
        signal m_count, new_m_count: std_logic_vector(6 downto 0);
17
        signal h_temp, new_h_temp: std_logic;
18
19
   begin
       count <= m_count;
20
21
        h_clk <= h_temp;
22
23
        process(clk) is
24
25
            if(clk'event and clk = '1') then
                if(reset = '1') then
26
                                                       -- Systeemreset
27
                     m_count <= (others => '0');
                     h_temp <= '0';
28
29
                     state <= clear;
30
                 elsif(sync_now = '1') then
31
                    m_count <= ref;</pre>
32
                     h_temp <= new_h_temp;</pre>
                    state <= synchronising;
33
34
35
                     m_count <= new_m_count;</pre>
36
                     h_temp <= new_h_temp;</pre>
37
                     state <= new_state;</pre>
38
                 end if:
39
            end if;
40
        end process;
41
        process(state, clk_in, ref, m_count, h_temp) is
42
43
44
            case state is
45
                when clear =>
                                              -- Reset state
46
                    new_m_count <= (others => '0');
                     new_h_temp <= '0';
47
                     if(clk_in = '1') then
48
49
                        new_state <= wait_low;
50
                     else
51
                         new_state <= wait_high;</pre>
52
                    end if;
53
                 when wait_high =>
                                                   -- Er wordt geteld op de sturende klok
54
                    if(clk_in = '1') then
                         if(m_count = "1011001") then
55
                             new_m_count <= (others => '0');
56
57
                         elsif(m_count(3 downto 0) = "1001") then
                             new_m_count <= m_count + 7;</pre>
58
59
                             new_m_count <= m_count + 1;</pre>
60
61
                         end if:
                         if(m_count = "0101001") then
62
                             new_h_temp <= '0';
63
                         elsif(m_count = "1011001") then
64
65
                            new_h_temp <= '1';
66
67
                             new_h_temp <= h_temp;</pre>
68
                         end if;
69
                         new_state <= wait_low;</pre>
```

```
70
                    else
71
                         new_m_count <= m_count;</pre>
72
                         new_h_temp <= h_temp;</pre>
73
                         new_state <= wait_high;</pre>
74
                     end if;
75
                when wait_low =>
76
                    if(clk_in = '0') then
                         new_m_count <= m_count;</pre>
77
78
                         new_h_temp <= h_temp;</pre>
                        new_state <= wait_high;</pre>
79
80
                    else
81
                        new_m_count <= m_count;</pre>
                        new_h_temp <= h_temp;</pre>
82
83
                         new_state <= wait_low;</pre>
84
                     end if;
85
                when synchronising =>
86
                    new_m_count <= ref;</pre>
87
                     new_h_temp <= h_temp;</pre>
                     if(clk_in = '1') then
88
89
                        new_state <= wait_low;
90
91
                        new_state <= wait_high;</pre>
92
                     end if;
93
                                              -- Zou nooit mogen voorkomen
                when others =>
                    new_m_count <= (others => '0');
94
95
                    new_h_temp <= '0';
96
                    new_state <= clear;</pre>
97
            end case;
98
        end process;
99
    end behaviour;
    B.1.4. Mod60 (Seconden) Teller
1
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
3
   library ieee;
4
   use ieee.std_logic_1164.all;
   entity mod60_clk_bcd is
6
7
      port(clk
                          std_logic; -- 32 kHz systeemklok
           clk_in :in
                          std_logic; -- Sturende klok(lokaal gegenereerd)
8
                          std_logic; -- Systeemreset
9
            reset :in
10
            sync_now:in
                           std_logic;
                                        -- Enable signaal voor synchronisatie
11
                           std_logic_vector(6 downto 0); -- Tijdsreferentie
            ref :in
12
        m_clk :out std_logic); -- Sturende klok voor volgende teller
   end mod60_clk_bcd;
13
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
1
   -- Deze mod60 teller telt elke rising edge van clk_in 1
3
    -- bij de huidige waarde van count op in bcd codering
   -- De waarde van count wordt echter gelijk gemaakt aan ref,
    -- wanneer het signaal sync_now hoog wordt
6
7
   library ieee;
   use ieee.std_logic_1164.all;
9
   use ieee.std_logic_unsigned.all;
10
   architecture behaviour of mod60_clk_bcd is
11
12
13
        type m60_state is (clear, wait_high, wait_low, synchronising);
14
        signal state, new_state: m60_state;
15
16
        signal s_count, new_s_count: std_logic_vector(6 downto 0);
17
        signal m_temp, new_m_temp: std_logic;
18
19
   begin
20
        m_clk <= m_temp;</pre>
21
22
        process(clk) is
23
            if(clk'event and clk = '1') then
```

```
25
                  if(reset = '1') then
                                                           -- Systeemreset
                       s_count <= (others => '0');
26
                       m_temp <= '0';
27
28
                       state <= clear;</pre>
29
                  elsif(sync_now = '1') then
30
                       s_count <= ref;</pre>
31
                       m_temp <= new_m_temp;</pre>
32
                      state <= synchronising;
33
                  else
34
                      s_count <= new_s_count;
35
                       m_temp <= new_m_temp;</pre>
36
                       state <= new_state;</pre>
37
                  end if;
38
             end if;
39
         end process;
40
41
         process(state, clk_in, ref, s_count, m_temp) is
42
         begin
43
             case state is
44
                  when clear =>
                                                  -- Reset state
45
                      new_s_count <= (others => '0');
                       new_m_temp <= '0';
if(clk_in = '1') then</pre>
46
47
48
                           new_state <= wait_low;</pre>
49
                       else
50
                          new_state <= wait_high;</pre>
51
                      end if;
52
                  when wait_high =>
                                                       -- Er wordt geteld op de sturende klok
53
                      if(clk_in = '1') then
                           if(s_count = "1011001") then
54
                                new_s_count <= (others => '0');
55
                           elsif(s count(3 downto 0) = "1001") then
56
57
                               new_s_count <= s_count + 7;</pre>
58
59
                               new_s_count <= s_count + 1;</pre>
60
                           end if;
61
                           if(s_count = "0101001") then
                           new_m_temp <= '0';
elsif(s_count = "1011001") then
62.
63
64
                               new_m_temp <= '1';
65
66
                               new_m_temp <= m_temp;</pre>
67
                           end if:
68
                           new_state <= wait_low;</pre>
69
70
                           new_s_count <= s_count;</pre>
71
                           new_m_temp <= m_temp;</pre>
72
                           new_state <= wait_high;</pre>
                       end if:
73
                  when wait_low =>
74
                      if(clk_in = '0') then
75
76
                           new_s_count <= s_count;</pre>
77
                           new_m_temp <= m_temp;</pre>
                           new_state <= wait_high;</pre>
78
                       else
79
80
                           new s count <= s count;
                           new_m_temp <= m_temp;</pre>
81
82
                           new_state <= wait_low;</pre>
83
                       end if:
84
                  when synchronising =>
85
                      new_s_count <= ref;</pre>
86
                       new_m_temp <= m_temp;</pre>
                       if(clk_in = '1') then
87
88
                           new_state <= wait_low;</pre>
89
                       else
90
                           new_state <= wait_high;</pre>
91
                       end if;
92
                  when others =>
                                                  -- Zou nooit mogen voorkomen
93
                      new_s_count <= (others => '0');
                      new_m_temp <= '0';
94
95
                      new_state <= clear;</pre>
```

B.1.5. AUTONOME SYNCHRONISEERBARE KLOK

```
1
   -- Alex Oudsen, 4325494
   library ieee;
 3
 4
   use ieee.std_logic_1164.all;
    entity ausy_klok_bcd is
 6
 7
      port (clk:
                              in std_logic; -- 32 kHz systeemklok
                         in std_logic; -- 1 Hz klok uit klokdeler
in std_logic; -- Systeemreset
 8
          s clk:
 9
          reset:
                         in std_logic; -- Enable signaal voor synchronisatie
10
          sync_now:
                        in std_logic_vector(6 downto 0); -- Referentietijd (minuten bcd)
in std_logic_vector(5 downto 0); -- Referentietijd (uren bcd)
out std_logic_vector(6 downto 0); -- Huidige tijd (minuten bcd)
11
          min_ref:
12
          hr_ref:
13
          minutes:
14
          hours:
                         out std_logic_vector(5 downto 0)); -- Huidige tijd (uren bcd)
15
   end ausy_klok_bcd;
   -- Alex Oudsen, 4325494
 2
   -- Deze autonome, synchroniseerbare, bcd gecodeerde klok wordt gebruikt om
    -- de huidige tijd bij te houden, ook als het dcf signaal niet beschikbaar is
    -- Wanneer het dcf signaal wel beschikbaar is,
 5
    -- wordt de klok gesynchroniseerd met dit signaal
 6
    -- Voor de bcd gecodeerde klok wordt gebruik gemaakt van de volgende subblokken:
 8
    -- mod24_tel_bcd, mod60_tel_bcd & mod60_clk_bcd
 9
10
   library ieee;
   use ieee.std_logic_1164.all;
11
12
13
    architecture structure of ausy_klok_bcd is
        component mod60_clk_bcd is
14
15
                                    std logic:
            port (clk:
                             in
16
                           clk_in:
                                         in
                                                  std_logic;
                                      in std_logic;
17
                           reset:
                              in std_logic;
18
                  sync_now:
19
                          ref:
                                      in std_logic_vector(6 downto 0);
                  m_clk: out std_logic);
20
21
        end component mod60_clk_bcd;
22
23
        component mod60_tel_bcd is
24
            port (clk:
                           in std_logic;
                               in std_logic;
in std_logic;
25
                   clk_in:
26
                   reset:
27
                   sync_now: in std_logic;
28
                   ref:
                             in std_logic_vector(6 downto 0);
29
                   count:
                              out std_logic_vector(6 downto 0);
30
                   h_clk:
                             out std_logic);
        end component mod60_tel_bcd;
31
32
33
        component mod24_tel_bcd is
34
                 port (clk:
                                in std_logic;
                                 in std_logic;
in std_logic;
35
                   clk_in:
36
                   reset:
37
                   sync_now: in std_logic;
                   ref:
38
                             in std_logic_vector(5 downto 0);
                             out std_logic_vector(5 downto 0));
39
                   count:
40
        end component mod24_tel_bcd;
41
        signal m_clk: std_logic;
42.
43
        signal h_clk: std_logic;
44
        signal sec_ref: std_logic_vector(6 downto 0);
45
46
   begin
47
48
        sec_ref <= "0000000";
```

```
50
        SEC: mod60_clk_bcd port map(clk, s_clk, reset, sync_now, sec_ref, m_clk);
        MIN: mod60_tel_bcd port map(clk, m_clk, reset, sync_now, min_ref, minutes, h_clk); HRS: mod24_tel_bcd port map(clk, h_clk, reset, sync_now, hr_ref, hours);
51
52
53
54
   end structure;
    B.1.6. EDGE DETECTOR
   -- Alex Oudsen, 4325494
 2
 3
   library ieee;
   use ieee.std_logic_1164.all;
 4
 6
    entity edge_detector is
       port(clk
 7
                           std_logic;
                                          -- 32 kHz systeemklok
                  :in
 8
            reset :in
                           std_logic;
                                         -- Systeemreset
 9
                                           -- digitaal DCF77 signaal
            input :in
                           std_logic;
                                           -- DCF77 rising edge
10
             rising :out
                           std_logic;
11
            falling:out
                          std_logic);
                                           -- DCF77 falling edge
12 end edge_detector;
 1
   -- Alex Oudsen, 4325494
 2
   -- De edge detector genereert uit het dcf77 signaal
 3
    -- aparte pulsen voor de rising en falling edges
 4
 5
   library ieee:
 6
   use ieee.std_logic_1164.all;
 8
    architecture behaviour of edge_detector is
 9
10
        type edged is (clear, find_edge, output);
        signal state, new_state: edged;
11
12
13
        signal temp, new_temp: std_logic;
14
        signal rise, new_rise: std_logic;
15
        signal fall, new_fall: std_logic;
16
17
        signal r_wait, new_r_wait: std_logic;
        signal f_wait, new_f_wait: std_logic;
18
19
   begin
20
        rising <= rise; -- rising en falling zijn de daadwerkelijke uitgangen
        falling <= fall;</pre>
21
22
23
        process(clk)
24
        begin
25
            if(clk'event and clk = '1') then
                 if(reset = '1') then -- Systeemreset
26
                     rise <= '0';
2.7
28
                     fall <= '0';
29
                     temp <= '0';
30
31
                     r_wait <= '0';
                     f_wait <= '0';
32.
33
34
                     state <= clear;
35
                 else
36
                     rise <= new_rise;
37
                     fall <= new_fall;</pre>
38
                     temp <= new_temp;</pre>
39
                     r_wait <= new_r_wait;
40
41
                     f_wait <= new_f_wait;
42
                     state <= new_state;</pre>
43
44
                 end if;
45
            end if;
46
        end process;
47
48
        process(state, input, temp, rise, fall, r_wait, f_wait) is
49
50
        begin
```

13 end dcf_counter;

```
51
             case state is
52
                 when clear =>
                                     -- Reset state
                     new_rise <= '0';
53
                      new_fall <= '0';
54
55
                     new_temp <= input;</pre>
56
57
                     new_r_wait <= '0';
58
                     new_f_wait <= '0';
59
60
                     new_state <= find_edge;</pre>
                 when find_edge => -- Maakt gebruik van vertragingstijd van de not
61
62
                     new_rise <= (not temp) and input;</pre>
                      new_fall <= (not input) and temp;</pre>
63
64
                     new_temp <= temp;</pre>
65
                     new_r_wait <= '0';
66
67
                     new_f_wait <= '0';
68
69
                     new_state <= output;</pre>
70
                  when output => -- Hier wordt gezorgd voor een bruikbare uitgangspuls
71
                     new_rise <= rise;</pre>
                      new_fall <= fall;</pre>
72.
73
                      new_temp <= temp;</pre>
74
                     if(rise = '1' or fall = '1') then
75
76
                          if(rise <= '1' and f_wait = '0') then</pre>
                               new_r_wait <= '0';
77
                               new_f_wait <= '1';
78
79
                               new_state <= clear;</pre>
80
                          elsif(fall <= '1' and r_wait = '0') then</pre>
81
                              new_r_wait <= '1';
                              new f wait <= '0';
82
83
                              new_state <= clear;</pre>
84
                              new_r_wait <= '0';
85
                               new_f_wait <= '0';
86
87
                               new_state <= find_edge;</pre>
                          end if:
88
89
                      else
90
                          new_r_wait <= '0';
                          new_f_wait <= '0';
91
92
                          new_state <= find_edge;</pre>
93
                      end if:
94
                  when others =>
                                      -- Zou nooit mogen voorkomen
95
                     new_rise <= '0';
                      new_fall <= '0';
96
97
                      new_temp <= '0';
98
99
                      new_r_wait <= '0';
100
                      new_f_wait <= '0';
101
102
                      new_state <= clear;</pre>
103
             end case;
         end process;
104
105 end behaviour;
    B.1.7. DCF COUNTER
 1
   -- Alex Oudsen, 4325494
    library ieee;
 4
    use ieee.std_logic_1164.all;
 5
 6
    entity dcf_counter is
                             std_logic; -- 32 kHz systeemklok
      port(clk :in std_logic; -- 32 kHz systeemkl
    reset :in std_logic; -- Systeemreset
 7
 8
             dcf_rise:in std_logic; -- DCF77 signaal - rising edge
                                           -- DCF77 signaal - falling edge
10
             dcf_fall:in std_logic;
                       :out std_logic_vector(15 downto 0); -- Tellerwaarde
11
             count
                       std_logic); -- Een nieuwe bit is geteld
        new_bit :out
12
```

```
-- Alex Oudsen, 4325494
   -- De dcf_counter is verantwoordelijk voor het detecteren van de pulsen
 3
    -- van het dcf77 signaal waarmee de informatiebits zijn gecodeerd
 5
   library ieee;
    use ieee.std_logic_1164.all;
 6
   use ieee.std_logic_unsigned.all;
 8
 9
    architecture behaviour of dcf_counter is
10
11
        type count_state is (idle, rising, dcf_high, hold);
12
        signal state, new_state: count_state;
13
14
        signal next_bit, new_next_bit: std_logic;
15
        signal counter, new_counter: std_logic_vector(15 downto 0);
16
17
   begin
        count <= counter;</pre>
18
19
        new_bit <= next_bit;</pre>
20
21
        process(clk) is
22
        begin
             if(clk'event and clk = '1') then
23
24
                 if(reset = '1') then
                                               -- Systeemreset
25
                     counter <= (others => '0');
                     next_bit <= '0';
26
27
                     state <= idle;
28
                 else
29
                      counter <= new_counter;</pre>
30
                      next_bit <= new_next_bit;</pre>
31
                      state <= new_state;</pre>
32
                 end if;
             end if;
33
34
        end process;
35
36
        process(state, dcf_rise, dcf_fall, counter, next_bit) is
37
        begin
38
39
                 when idle =>
40
                      -- Controleer op een rising edge van het dcf77 signaal
41
                      if (dcf_rise = '1') then
                          new_counter <= (others => '0');
42
43
                          new_next_bit <= '0';</pre>
44
                          new_state <= rising;</pre>
45
                      else
46
                          new_counter <= counter + 1;</pre>
                          new_next_bit <= '0';</pre>
47
48
                          new_state <= idle;</pre>
                     end if;
49
50
                 when rising =>
51
                      -- Hier wordt bepaald of een rising edge hoort bij
52
                      -- een daadwerkelijke puls of een spike/glitch
53
                      new_counter <= counter + 1;</pre>
54
                      new_next_bit <= '0';</pre>
55
                      if(counter > 640) then
56
                          new_state <= dcf_high;</pre>
57
                      elsif(dcf_fall = '1') then
                         new_state <= idle;</pre>
58
59
60
                          new_state <= rising;</pre>
                      end if;
61
62
                 when dcf_high =>
63
                      -- Wacht op een falling edge van het dcf77 signaal
64
                      -- Negeer bovendien falling edges t.g.v. spikes/glitches
65
                      if(dcf_fall = '1' and counter > 2560) then
66
                          new_counter <= counter;</pre>
                          new_next_bit <= '1';</pre>
67
68
                          new_state <= hold;</pre>
69
                      e1se
```

```
70
                         new_counter <= counter + 1;</pre>
                         new_next_bit <= '0';</pre>
71
72
                         new state <= dcf high;
                     end if;
73
74
                when hold =>
75
                     new_counter <= counter;</pre>
                     new_next_bit <= next_bit;</pre>
76
                     new_state <= idle;</pre>
77
78
                when others =>
                                          -- Zou nooit mogen voorkomen
                    new_counter <= (others => '0');
79
80
                     new_next_bit <= '0';</pre>
81
                     new_state <= idle;</pre>
82
            end case;
83
        end process;
   end behaviour;
84
    B.1.8. DCF DECODER
   -- Alex Oudsen, 4325494
2
3
   library ieee;
   use ieee.std_logic_1164.all;
5
6
    entity dcf_decoder is
                        :in std_logic; -- 32 kHz systeemklok
7
     port(clk
8
                             :in std_logic; -- Systeemreset
            reset
9
                             :in std_logic_vector(15 downto 0); -- Tellerwaarde
            count
10
                    :in std_logic; -- Een nieuwe bit is geteld
        new bit
                    :out std_logic; -- Debug signaal voor signaalontvangst
11
        dcf led
12
                        :out std_logic; -- Enable signaal voor parity_check
        start xor
                    :out std_logic_vector(6 downto 0); -- Minuten in BCD
13
        minuten
14
                    :out std_logic_vector(5 downto 0); -- Uren in BCD
        uren
                    :out std_logic_vector(2 downto 0); -- Dagen (001 is maandag, enz.)
:out std_logic_vector(5 downto 0); -- Dagen (de cijfers) in BCD
15
        weekdag
16
        dagen
                    :out std_logic_vector(4 downto 0); -- Nummer van de maand in BCD
        maanden
17
                    :out std_logic_vector(7 downto 0); -- Laatste 2 cijfers van het jaartal; in
18
        jaren
            BCD
        parity_bits
19
                         :out std_logic_vector(2 downto 0)); -- De 3 parity bits uit het DCF77
            signaal
20
  end dcf_decoder;
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
   -- De dcf_decoder filtert met behulp van de informatie die
    -- de dcf_counter over het digitale dcf ingangssignaal levert
   -- de gewenste bits waarmee datum en tijd zijn gecodeerd
5
    -- Bovendien worden de drie bijbehorende parity_bits
    -- ook meegegeven aan het volgende onderdeel (parity_check)
    -- Het uitgangssignaal dcf_led geeft aan of het dcf signaal
   -- goed wordt ontvangen door uit te gaan op het moment dat
    -- er bits uit de reeks van 59 die het dcf77 signaal bevat, ontbreken
10
11
   library ieee;
12.
  use ieee.std_logic_1164.all;
13
   use ieee.std_logic_unsigned.all;
14
   use ieee.numeric_std.all;
15
   architecture behaviour of dcf_decoder is
16
17
18 type dcf_state is (idle, newbit, hold_on);
19
20 signal led, new_led: std_logic;
21
   signal state, new_state: dcf_state;
22
    signal minute, new_minute: std_logic;
   signal bit_storage, new_bit_storage: std_logic_vector(58 downto 0);
23
   signal bits_received, new_bits_received: std_logic_vector(5 downto 0);
25
26
   begin
27
        dcf_led
                        <= led;
                        <= bit_storage(27 downto 21);
28
        minuten
29
                         <= bit_storage(34 downto 29);
        uren
30
        weekdag
                        <= bit_storage(44 downto 42);
```

```
<= bit_storage(41 downto 36);
31
         dagen
                           <= bit_storage(49 downto 45);</pre>
32
         maanden
33
                           <= bit_storage(57 downto 50);
         jaren
34
         parity_bits(2)
                               <= bit_storage(58);
35
         parity_bits(1)
                               <= bit_storage(35);
36
         parity_bits(0)
                               <= bit_storage(28);
37
38
         process(clk, reset) is
39
         begin
              if(reset = '1') then
40
                                                          -- Systeemreset
                  bits_received <= (others => '0');
41
42
                  bit_storage <= (others => '0');
                  minute <= '0';
43
                  led <= '0';
44
                  state <= idle;
45
                                                                        -- Opgaande klokflank v.d.
46
             elsif(clk'event and clk = '1') then
                  systeemklok
47
                  bits_received <= new_bits_received;</pre>
48
                  bit_storage <= new_bit_storage;</pre>
49
                  minute <= new_minute;</pre>
50
                  led <= new_led;</pre>
51
                  state <= new_state;</pre>
52
              end if;
53
         end process;
54
55
         process(state, count, new_bit, minute, bits_received, bit_storage, led) is
56
57
         variable location: natural range 0 to 59;
58
59
         begin
60
              location := to_integer(unsigned(bits_received));
              new_bit_storage <= bit_storage;</pre>
61
62.
63
              case state is
                  when idle =>
64
                       if(new_bit = '1') then
65
66
                           new_bits_received <= bits_received;</pre>
67
                           new_minute <= minute;</pre>
68
                           new_led <= led;</pre>
69
                           start_xor <= '0';
70
                           new_state <= newbit;</pre>
71
                       -- Controleer of er een nieuwe minuut gaat beginnen
72
                       elsif(count > 32000 and count < 48000) then</pre>
73
                             - Initialiseer voor een nieuwe minuut
74
                           new_bits_received <= (others => '0');
75
76
                           -- Controle of er niet toevallig een seconde is gemist
77
                           if(bits_received = 59) then
                                new_minute <= '1';</pre>
78
                                new_led <= '1';
79
80
                           else
81
                                new_minute <= minute;</pre>
82
                                new_led <= '0';
83
                           end if:
84
85
                           start_xor <= '0';
                           new_state <= idle;</pre>
86
87
                           new_bits_received <= bits_received;</pre>
88
20
                           new_minute <= minute;</pre>
90
                           new_led <= led;</pre>
91
                           start_xor <= '0';
92
                           new_state <= idle;</pre>
93
                       end if;
94
                  when newbit =>
95
                       -- Ga na of de ontvangen bit een 1 of een 0 is
96
                       if(count <= 7040 and count >= 5760) then
97
                           new_bits_received <= bits_received + 1;</pre>
98
                           new_bit_storage(location) <= '1';</pre>
99
                       elsif(count <= 3840 and count >= 2560) then
100
                           new_bits_received <= bits_received + 1;</pre>
```

```
new_bit_storage(location) <= '0';</pre>
102
                     else -- Zou nooit mogen voorkomen
103
                        new_bits_received <= (others => '0');
104
                     end if;
105
106
                     new_minute <= minute;</pre>
                     new_led <= '1';
107
108
                     -- Geef een seintje (start_xor) als een nieuwe minuut is begonnen
109
                     if(minute = '1') then
110
                         start_xor <= '1';
111
112
113
                        start_xor <= '0';
114
                     end if;
115
116
                     new_state <= hold_on;</pre>
117
                 when hold_on =>
118
                     new_bits_received <= bits_received;</pre>
                     new_minute <= '0';</pre>
119
                     new_led <= '1';
120
                     start_xor <= '0';
121
122
                     new state <= idle;
123
                 when others =>
                                          -- Zou nooit mogen voorkomen
124
                     new_bits_received <= bits_received;</pre>
                     new_minute <= '0';</pre>
125
126
                     new_led <= '0';
                     start_xor <= '0';
127
128
                     new_state <= idle;</pre>
129
            end case;
        end process;
130
131 end behaviour;
    B.1.9. PARITY CHECK
    -- Joran Out, 4331958 & Alex Oudsen, 4325494
 2
 3
    library ieee;
    use ieee.std_logic_1164.all;
 5
 6
    entity parity_check is
                              std_logic;
                                           -- 32 kHz systeemklok
 7
      port(clk
                    :in
            reset
                                           -- Systeemreset
-- Enable voor parity_check
 8
                        :in
                             std_logic;
 9
             start_xor :in
                               std_logic;
10
            minuten
                               std_logic_vector(6 downto 0);
                        :in
11
                        :in
                               std_logic_vector(5 downto 0);
12
            weekdag
                        :in
                               std_logic_vector(2 downto 0);
13
                               std_logic_vector(5 downto 0);
            dagen
                        :in
14
            maanden
                      :in
                               std_logic_vector(4 downto 0);
15
            iaren
                        :in
                               std_logic_vector(7 downto 0);
16
            parity_bits:in
                               std_logic_vector(2 downto 0);
17
                       :out std_logic);
                                             -- Ready signaal van parity_check
             sync_now
18 end parity_check;
   -- Joran Out, 4331958 & Alex Oudsen, 4325494
 2 -- De parity check controleert of de bits die uit de
    -- dcf decoder komen 'kloppen' volgens de parity bits,
 3
 4
    -- welke eveneens uit de decoder komen. Indien een
    -- parity bit 1 is, zou er in de bijbehorende bits
 6
    -- een even aantal enen moeten voorkomen
 8 library ieee;
 9 use ieee.std_logic_1164.all;
10
   use ieee.numeric_std.all;
11
12
    architecture behaviour of parity_check is
13
14
         type checks is (clear, check, output);
15
         signal state, new_state: checks;
16
17
         signal m_par, new_m_par: std_logic; -- parity minuten (correct = 0)
        signal h_par, new_h_par: std_logic; -- parity uren (correct = 0)
```

```
19
        signal d_par, new_d_par: std_logic; -- parity datum (correct = 0)
20
21
   begin
        process(clk) is
22
23
        begin
24
            if(clk'event and clk = '1') then
25
                 if(reset = '1') then
                                              -- Systeemreset
                     m_par <= '1';
26
                     h_par <= '1';
27
                     d_par <= '1';
28
29
                     state <= clear;
30
                 else
31
                     m_par <= new_m_par;</pre>
32
                     h_par <= new_h_par;
33
                     d_par <= new_d_par;</pre>
                     state <= new_state;
34
35
                 end if:
36
            end if;
37
        end process;
38
39
        process(state, start_xor, m_par, h_par, d_par, minuten, uren, weekdag, dagen, maanden,
            jaren, parity_bits) is
40
41
            case state is
                 when clear =>
                                               -- Dit is de reset state
42
43
                    new_m_par <= '1';
                     new_h_par <= '1';
44
                     new_d_par <= '1';
45
46
47
                     sync_now <= '0';
48
                     if(start_xor = '1') then
49
                         new_state <= check; -- Start een parity check</pre>
50
51
                         new_state <= clear;</pre>
52
                     end if;
53
                 when check =>
                                               -- Voer de parity check uit
                     new_m_par <= minuten(6) xor minuten(5) xor minuten(4) xor</pre>
54
55
                              minuten(3) xor minuten(2) xor minuten(1) xor
56
                              minuten(0) xor parity_bits(0);
                     new_h_par <= uren(5) xor uren(4) xor uren(3) xor
uren(2) xor uren(1) xor uren(0) xor</pre>
57
58
59
                              parity_bits(1);
60
                     new\_d\_par \le weekdag(2) xor weekdag(1) xor weekdag(0) xor
61
                              dagen(5) xor dagen(4) xor dagen(3) xor
62
                              dagen(2) xor dagen(1) xor dagen(0) xor
63
                              maanden(4) xor maanden(3) xor maanden(2) xor
64
                              maanden(1) xor maanden(0) xor jaren(7) xor
65
                              jaren(6) xor jaren(5) xor jaren(4) xor
66
                              jaren(3) xor jaren(2) xor jaren(1) xor
67
                              jaren(0) xor parity_bits(2);
68
69
                     sync_now <= '0';
70
                     new_state <= output;</pre>
71
                 when output =>
72
                     new_m_par <= m_par;</pre>
73
                     new_h_par <= h_par;</pre>
74
                     new_d_par <= d_par;</pre>
75
76
                     if(m_par = '0' and h_par = '0' and d_par = '0') then
                         sync_now <= '1'; -- Parity is correct</pre>
77
78
79
                         sync_now <= '0';
                                               -- Parity is niet correct
80
                     end if;
81
                     new state <= clear;
82
                 when others =>
                                                -- Zou nooit mogen voorkomen
83
                     new_m_par <= m_par;</pre>
84
                     new_h_par <= h_par;</pre>
85
                     new_d_par <= d_par;</pre>
86
                     sync_now <= '0';
87
88
                     new_state <= clear;</pre>
```

```
end case;
90
        end process;
91 end behaviour;
    B.1.10. SYNCTIME
1
   -- Alex Oudsen, 4325494
   library ieee;
3
4
   use ieee.std_logic_1164.all;
   \textbf{entity} \ \text{synctime} \ \textbf{is}
6
7
      port (clk:
                           in std_logic;
                        in std_logic;
8
         reset:
9
                       in std_logic;
         dcf in:
10
         dcf_led:
                            out std_logic;
11
                       out std_logic;
         ready:
12
         minuten:
                       out std_logic_vector(6 downto 0);
13
                       out std_logic_vector(5 downto 0);
         uren:
14
                       out std_logic_vector(2 downto 0);
         weekdag:
15
                            out std_logic_vector(5 downto 0);
         dagen:
16
         maanden:
                           out std_logic_vector(4 downto 0);
17
                       out std_logic_vector(7 downto 0));
         jaren:
18
   end synctime;
   -- Alex Oudsen, 4325494
1
2
   -- Dit onderdeel is verantwoordelijk voor het genereren
    -- van synchronisatiemomenten uit het te ontvangen
   -- digitale dcf77 signaal
4
6
   -- Er wordt gebruik gemaakt van de volgende subblokken:
   -- edge_detector, dcf_counter, dcf_decoder en parity_check
9
   library ieee;
10
   use ieee.std_logic_1164.all;
11
   use ieee.numeric_std.all;
12.
13
   architecture structure of synctime is
14
       component edge_detector is
15
           port(clk:
                           in std_logic;
16
                 reset:
                            in std_logic;
17
                             input:
                                            in std logic:
18
                            rising:
                                       out std_logic;
19
                 falling:
                              out std_logic);
20
        end component edge_detector;
21
22
        component dcf_counter is
           port(clk
23
                        :in
                                   std_logic;
24
                reset
                            :in
                                  std_logic;
25
                 dcf_rise
                             :in
                                       std_logic;
26
                 dcf_fall
                                :in
                                        std_logic;
                           :out std_logic_vector(15 downto 0);
27
                 count
                 new_bit
28
                               :out
                                        std_logic);
29
        end component dcf_counter;
30
31
        component dcf_decoder is
32
                        :in std_logic;
           port(clk
                            :in std_logic;
33
                reset
34
                 count
                           :in std_logic_vector(15 downto 0);
35
                 new_bit
                               :in std_logic;
                               :out std_logic;
36
                 dcf led
37
                 start_xor
                              :out std_logic;
38
                 minuten
                               :out std_logic_vector(6 downto 0);
39
                            :out std_logic_vector(5 downto 0);
                 uren
40
                 weekdag
                               :out std_logic_vector(2 downto 0);
41
                            :out std_logic_vector(5 downto 0);
                 dagen
42
                 maanden
                               :out std_logic_vector(4 downto 0);
43
                            :out std_logic_vector(7 downto 0);
                 jaren
44
                 parity_bits:out std_logic_vector(2 downto 0));
45
        end component dcf_decoder;
```

```
47
       component parity_check is
48
               port (clk:
                                  in std_logic;
49
                                      in std_logic;
                 reset:
50
                                      in std_logic;
                 start_xor:
51
                 minuten:
                                      in std_logic_vector(6 downto 0);
52
                 uren:
                                      in std_logic_vector(5 downto 0);
53
                                      in std_logic_vector(2 downto 0);
                 weekdag:
                                  in std_logic_vector(5 downto 0);
54
                 dagen:
55
                 maanden:
                                      in std_logic_vector(4 downto 0);
                                      in std_logic_vector(7 downto 0);
56
                 jaren:
57
                 parity_bits:
                                      in std_logic_vector(2 downto 0);
58
                 sync_now:
                                  out std_logic);
       end component parity_check;
59
60
61
       signal dcf_rise, dcf_fall, new_bit, start_xor: std_logic;
62
       signal count: std logic vector(15 downto 0);
63
       signal jaar: std_logic_vector(7 downto 0);
64
       signal minuut: std_logic_vector(6 downto 0);
       signal uur, dag: std_logic_vector(5 downto 0);
65
66
       signal maand: std_logic_vector(4 downto 0);
67
       signal weekday, par: std_logic_vector(2 downto 0);
68
69
70
       minuten <= minuut:
71
       uren <= uur;
72
       weekdag <= weekday;
       dagen <= dag;
73
74
       maanden <= maand;
       jaren <= jaar;
75
76
77
       edging: edge_detector port map(clk, reset, dcf_in, dcf_rise, dcf_fall);
78
       counts: dcf_counter port map(clk, reset, dcf_rise, dcf_fall, count, new_bit);
79
       decode: dcf_decoder port map(clk, reset, count, new_bit, dcf_led, start_xor, minuut, uur,
            weekday, dag, maand, jaar, par);
80
       jaar, par, ready);
82 end structure:
   B.1.11. DCF77 (TOP-LEVEL)
   -- Alex Oudsen, 4325494
3
   library ieee;
4
   use ieee.std_logic_1164.all;
   entity dcf77_bcd is
6
      port (clk:
7
                            in std_logic;
8
                      in std_logic;
         reset:
9
         dcf_in:
                       in std logic;
10
                      out std_logic;
         dcf led:
11
         clk 1hz:
                       out std logic;
12
         minutes:
                       out std_logic_vector(6 downto 0);
13
         hours:
                      out std_logic_vector(5 downto 0);
                      out std_logic_vector(2 downto 0);
14
         weekday:
15
                     out std_logic_vector(5 downto 0);
         day:
                      out std_logic_vector(4 downto 0);
16
         month:
17
         year:
                     out std_logic_vector(7 downto 0);
18
         date_ready: out std_logic);
19
  end dcf77_bcd;
   -- Alex Oudsen, 4325494
    -- Dit is de top-level beschrijving van
   -- de bcd versie van het dcf77 blok
3
   -- Er wordt gebruik gebmaakt van de volgende subblokken:
5
6
   -- synctime, klokdeler en ausy_klok_bcd
8 library ieee;
   use ieee.std_logic_1164.all;
10 use ieee.numeric_std.all;
```

```
11
12
    architecture structure of dcf77_bcd is
13
        component synctime is
               port(clk:
14
                                in std_logic;
15
                 reset:
                            in std_logic;
16
                 dcf_in:
                            in std_logic;
17
                           out std_logic;
                 dcf_led:
18
                 readv:
                             out std_logic;
                             out std_logic_vector(6 downto 0);
19
                 minuten:
20
                 uren:
                             out std_logic_vector(5 downto 0);
21
                             out std_logic_vector(2 downto 0);
                 weekdag:
22
                 dagen:
                             out std_logic_vector(5 downto 0);
23
                            out std_logic_vector(4 downto 0);
                 maanden:
24
                 jaren:
                             out std_logic_vector(7 downto 0));
25
        end component synctime;
26
27
        component klokdeler is
28
                port (clk:
                                 in std_logic;
29
                                in std logic;
                  reset:
30
                  clk_1hz: out std_logic);
31
        end component klokdeler;
32.
33
        component ausy_klok_bcd is
34
               port (clk:
                            in std_logic;
in std_logic;
35
                  s_clk:
36
                                in std_logic;
                  reset:
37
                  sync_now: in std_logic;
38
                  min_ref:
                                in std_logic_vector(6 downto 0);
                             in std_logic_vector(5 downto 0);
in std_logic_vector(5...);
39
                  hr ref:
                  minutes: out std_logic_vector(6 downto 0);
40
41
                  hours:
                            out std_logic_vector(5 downto 0));
42
        end component ausy_klok_bcd;
43
44
        signal sync, s_clk: std_logic;
45
        signal minuut: std_logic_vector(6 downto 0);
46
        signal uur: std_logic_vector(5 downto 0);
47
48
   begin
49
       date_ready <= sync;</pre>
50
        clk_1hz <= s_clk;
51
52
        sytime: synctime
                                    port map(clk, reset, dcf_in, dcf_led, sync, minuut, uur,
            weekday, day, month, year);
53
        divide: klokdeler
                                         port map(clk, reset, s_clk);
54
        r_time: ausy_klok_bcd
                                         port map(clk, s_clk, reset, sync, minuut, uur, minutes,
            hours):
55
56 end structure;
```

B.2. VHDL CODE CONTROLLER

B.2.1. TOP LEVEL ENTITY

```
1
   -- Rens Hamburger 4292936
2
  library IEEE;
3
   use IEEE.std_logic_1164.ALL;
4
5
   entity controller is
6
     port(clk :in
                         std_logic;
7
           reset :in
                         std_logic;
8
                         std_logic_vector(3 downto 0);
           knoppen:in
9
           wekker :out std_logic_vector(15 downto 0);
           menu_state :out std_logic_vector(2 downto 0));
10
11
  end controller;
```

B.2.2. BEHAVIOURAL VHDL CODE CONTROLLER

```
1 --Rens Hamburger 4292936
2 --Het portmappen van gebruikte componenten voor de complete controller
3 library IEEE;
4 use IEEE.std_logic_1164.ALL;
```

```
5
   architecture behaviour of controller is
                                                        -- Het blok waar het mooie en slimmen
7
   component menu is
       onderdelen van de schakeling gedaan worden
8
       port (clk
                               :in std_logic;
                       :in
9
           reset
                              std_logic;
10
                       :in std_logic_vector(3 downto 0);
           knoppen
11
                      :in
           wekdata
                             std_logic_vector(15 downto 0);
12
           enable
                           :out std_logic;
13
           wekker
                           :out
                                       std_logic_vector(15 downto 0);
14
                                            std_logic_vector(2 downto 0));
           menu_signal
                              :out
15
   end component menu;
16
17
   component geheugen is
                                                    -- 14 bit opslag
18
       port (clk
                          std_logic;
19
           reset :in
                         std logic;
20
           enable :in std_logic;
21
           wek_in :in
                         std_logic_vector(15 downto 0);
           wek_out:out std_logic_vector(15 downto 0));
22
23
   end component geheugen;
24
2.5
   component buff is
                                                --De buffer die speciaal gemaakt is voor de menu
26
       met extra eigenschappen
2.7
                           :in
        port (clk
                                   std_logic;
28
                       :in std_logic;
           reset
29
                         :in
           knoppen_in
                                  std_logic_vector(3 downto 0);
30
                            :out
                                   std_logic_vector(3 downto 0));
           knoppen_out
31
   end component buff;
32.
33
   signal knoppen_buff : std_logic_vector(3 downto 0);
34 signal wekdata_men, wekker_men : std_logic_vector(15 downto 0);
35
   signal write_enable : std_logic;
36
37 begin
38 buffer_portmap : buff port map (clk, reset, knoppen, knoppen_buff);
39
   menu_portmap : menu port map (clk, reset, knoppen_buff, wekdata_men, write_enable, wekker_men,
       menu state);
40
   menory_portmap: geheugen port map (clk, reset, write_enable, wekker_men, wekdata_men);
41
   wekker <= wekdata_men;</pre>
42.
43
   end behaviour;
   B.2.3. MENU ENTITY
   -- Kevin Hill 4287592 & Rens Hamburger 4292936
1
2 library IEEE;
  use IEEE.std_logic_1164.ALL;
4
   use IEEE.Numeric_Std.all;
5
   entity menu is
6
7
      port(clk
                   :in std_logic;
8
           reset
                     :in std_logic;
                   :in std_logic_vector(3 downto 0);
9
       knoppen
       wekdata
10
                   :in
                         std_logic_vector(15 downto 0);
                   :out std_logic;
:out std_logic_vector(15 downto 0);
11
        enable
12
        wekker
        menu_signal :out std_logic_vector(2 downto 0));
13
   end menu;
    B.2.4. BEHAVIOURAL VHDL CODE MENU
   -- Kevin Hill 4287592 & Rens Hamburger 4292936
   -- FSM is voor het overzicht in drie processen verwerkt
   -- 1ste process zorgt ervoor dat alles op de opgande klokflank gebeurt, en gaat naar de
3
        nieuwe state toe (of de reset-state)
   -- 2de process voert de state uit
   -- 3de process bepalen van de nieuwe state
6 library IEEE;
7 use IEEE.std_logic_1164.ALL;
8 use IEEE.numeric_Std.all;
```

```
9
10
    architecture behaviour of menu is
    type fsm_states is (rust, wekkertijd, led, led_toggle, geluid, geluid_toggle, wekker_toggle,
11
        uren_set, uren_plus, uren_min, minuten_set, minuten_plus, minuten_min);
12
   signal state, new_state : fsm_states;
13 begin
14
        assign : process(clk, reset) -- Daadwerkelijk alles toekennen
15
        begin
16
            if rising_edge(clk) then
                 if reset = '0' then
17
18
                     state <= new_state;</pre>
19
                 else
20
                     state <= rust;
21
                 end if;
22
            end if;
23
        end process assign;
24
25
        actie_uitvoeren : process(knoppen, wekdata, clk, reset, state) --Voer acties uit
26
        begin
27
            case state is
28
                 when rust =>
                     enable <= '0';
29
30
                     wekker <= wekdata;
31
                     menu_signal <= "000";
32.
33
                 when wekker_toggle =>
34
                     enable <= '1';
35
                     wekker(14 downto 0) <= wekdata(14 downto 0);</pre>
36
                     wekker(15) <= not wekdata(15);</pre>
                     menu_signal <= "000";
37
38
                 when wekkertijd =>
39
40
                     enable <= '0';
41
                     wekker <= wekdata;
                     menu_signal <= "101";</pre>
42
43
44
                 when led =>
                     enable <= '0';
45
                     wekker <= wekdata;
46
47
                     menu_signal <= "011";
48
49
                 when led_toggle =>
50
                     enable <= '1';
51
                     wekker(13 downto 0) <= wekdata(13 downto 0);</pre>
52
                     wekker(14) <= not wekdata(14);</pre>
53
                     wekker(15) <= wekdata(15);</pre>
54
                     menu_signal <= "011";</pre>
55
56
                 when geluid =>
                     enable <= '0';
57
                     wekker <= wekdata;
58
59
                     menu_signal <= "100";
60
61
                 when geluid_toggle =>
62
                     enable <= '1';
63
                     wekker(12 downto 0) <= wekdata(12 downto 0);</pre>
64
                     wekker(13) <= not wekdata(13);</pre>
65
                     wekker(15 downto 14) <= wekdata(15 downto 14);</pre>
                     menu_signal <= "100";
66
67
68
                 when uren_set =>
                     enable <= '0';
69
                     wekker <= wekdata;
70
71
                     menu_signal <= "001";
72.
73
                 when uren_plus =>
                     enable <= '1';
74
                     menu_signal <= "101";</pre>
75
76
                     if wekdata(12 downto 7) = "100011" then --23
77
                         wekker(12 downto 7) <= "000000"; --Bij de 23 uur weer opnieuw beginnen
78
                     else
```

```
79
                          if (wekdata(10 downto 7) = "1001") then --Bij x9 uur 1 op tellen bij de x
                                en enkele weer terug naar 0
                              wekker(10 downto 7) <= "0000";
80
81
                              wekker(12 downto 11) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                  unsigned(wekdata(12 downto 11))) + 1 , 2));
                          else
82
                              wekker(10 downto 7) <= std_logic_vector(to_unsigned(to_integer(</pre>
83
                                  unsigned(wekdata(10 downto 7))) + 1 , 4)); -- 1 minuut erbij
                                   optellen
                              wekker(12 downto 11) <= wekdata(12 downto 11); -- Tientallen blijven
84
                                  constant
85
                          end if;
86
                     end if;
87
                      wekker(15 downto 13) <= wekdata(15 downto 13); -- Af
88
                      wekker(6 downto 0) <= wekdata(6 downto 0); --Af</pre>
89
90
                 when uren_min =>
91
                     if wekdata(12 downto 7) = "000000" then
92
                          wekker(12 downto 7) <= "100011"; --23
93
94
                          if wekdata(10 downto 7) = "0000" then
                              wekker(10 downto 7) <= "1001";</pre>
95
96
                              wekker(12 downto 11) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                  unsigned(wekdata(12 downto 11))) - 1 , 2));
97
                          else
98
                              wekker(10 downto 7) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                   unsigned(wekdata(10 downto 7))) - 1 , 4));
99
                              wekker(12 downto 11) <= wekdata(12 downto 11);</pre>
                          end if;
100
101
                      end if:
102
                      wekker(15 downto 13) <= wekdata(15 downto 13);</pre>
                      wekker(6 downto 0) <= wekdata(6 downto 0);</pre>
103
                      enable <= '1';
104
105
                      menu_signal <= "101";</pre>
106
107
                 when minuten_set =>
108
                      enable <= '0';
                      wekker <= wekdata;
109
110
                      menu_signal <= "010";
111
112
                 when minuten_plus =>
113
                      enable <= '1';
                      if wekdata(6 downto 0) = "1011001" then --59
114
                          wekker(6 downto 0) <= "00000000"; --Bij de 59 minuten gaan weer op nieuw
115
                              beginnen
116
                     else
                          if wekdata(3 downto 0) = "1001" then --Bij x9 minuten 1 op tellen bij de
117
                              x en enkele weer terug naar 0
                              wekker(3 downto 0) <= "0000";</pre>
118
119
                              wekker(6 downto 4) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                   unsigned(wekdata(6 downto 4))) + 1 , 3));
120
121
                              wekker(3 downto 0) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                   unsigned(wekdata(3 downto 0))) + 1 , 4)); -- 1 minuut erbij
                                   optellen
122
                              wekker(6 downto 4) <= wekdata(6 downto 4); -- Tientallen blijven</pre>
                                   constant
123
                          end if;
124
                      end if:
                      menu_signal <= "111";
125
126
                      wekker (15 downto 7) <= wekdata (15 downto 7); -- Af
127
128
                 when minuten_min =>
129
                      enable <= '1';
                      if wekdata (6 downto 0) = "0000000" then
130
131
                          wekker(6 downto 0) <= "1011001"; --59
132
                          if wekdata(3 downto 0) = "0000" then --Bij x0 minuten 1 van de tientallen
133
                               afhalen en de enkele getal op 9 zetten
134
                              wekker(3 downto 0) <= "1001"; --9
```

```
135
                                 wekker(6 downto 4) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                     unsigned(wekdata(6 downto 4))) - 1 , 3));
136
                            else
137
                                 wekker(3 downto 0) <= std_logic_vector(to_unsigned(to_integer(</pre>
                                     unsigned(wekdata(3 downto 0))) - 1 , 4));
138
                                 wekker(6 downto 4) <= wekdata(6 downto 4);</pre>
139
140
                       end if:
                       menu_signal <= "111";
141
                       wekker(15 downto 7) <= wekdata(15 downto 7); --Af</pre>
142
143
              end case:
144
          end process actie_uitvoeren;
145
146
          next_state : process (knoppen, wekdata, clk, reset, state) -- Bepaal nieuwe state
147
          begin
148
              case state is
149
                   when rust =>
150
                       if knoppen(0) = '1' then
                            new_state <= wekkertijd;</pre>
151
152
                        elsif knoppen(1) = '1' then
153
                           new_state <= wekker_toggle;
154
155
                           new_state <= rust;</pre>
156
                       end if;
157
158
                   when wekker_toggle =>
159
                       new_state <= rust;</pre>
160
161
                   when wekkertijd =>
                       if knoppen(0) = '1' then
162
163
                            new_state <= rust;</pre>
                       elsif knoppen(2) = '1' then
164
165
                            new_state <= geluid;</pre>
166
                       elsif knoppen(3) = '1' then
167
                           new_state <= led;</pre>
                       elsif knoppen(1) = '1' then
168
169
                           new_state <= uren_set;</pre>
170
                       else
171
                            new_state <= wekkertijd;</pre>
172
                       end if;
173
174
                   when led =>
175
                       if knoppen(0) = '1' then
176
                            new_state <= rust;</pre>
177
                       elsif knoppen(2) = '1' then
178
                            new_state <= wekkertijd;</pre>
179
                       elsif knoppen(3) = '1' then
                           new_state <= geluid;</pre>
180
181
                       elsif knoppen(1) = '1' then
182
                           new_state <= led_toggle;</pre>
183
                       else
184
                            new_state <= led;</pre>
185
                       end if;
186
187
                   when led_toggle =>
188
                       new_state <= led;</pre>
189
190
                   when geluid =>
                       if knoppen(0) = '1' then
  new_state <= rust;</pre>
191
192
193
                       elsif knoppen(2) = '1' then
194
                            new_state <= led;</pre>
                       elsif knoppen(3) = '1' then
195
196
                           new_state <= wekkertijd;</pre>
                       elsif knoppen(1) = '1' then
197
198
                            new_state <= geluid_toggle;</pre>
199
200
                            new_state <= geluid;</pre>
201
                       end if;
202
203
                   when geluid_toggle =>
```

```
204
                      new_state <= geluid;</pre>
205
206
                  when uren_set =>
                      if knoppen(0) = '1' then
207
208
                          new_state <= rust;</pre>
                      elsif knoppen(2) = '1' then
209
210
                          new_state <= uren_plus;</pre>
211
                      elsif knoppen(3) = '1' then
212
                          new_state <= uren_min;</pre>
213
                      elsif knoppen(1) = '1' then
214
                          new_state <= minuten_set;</pre>
215
216
                          new_state <= uren_set;</pre>
217
                      end if;
218
219
                  when uren_plus =>
220
                      new_state <= uren_set;</pre>
221
222
                  when uren_min =>
223
                      new_state <= uren_set;</pre>
224
225
                  when minuten_set =>
                      if knoppen(0) = '1' then
226
                      new_state <= rust;
elsif knoppen(2) = '1' then</pre>
227
228
229
                          new_state <= minuten_plus;</pre>
                      elsif knoppen(3) = '1' then
230
231
                          new_state <= minuten_min;</pre>
232
                      elsif knoppen(1) = '1' then
233
                          new_state <= rust;</pre>
234
235
                          new_state <= minuten_set;</pre>
236
                      end if;
237
238
                  when minuten_plus =>
239
                      new_state <= minuten_set;</pre>
240
241
                  when minuten_min =>
242
                     new_state <= minuten_set;</pre>
243
                  when others =>
                      new_state <= rust;</pre>
244
245
             end case;
246
         end process next_state;
    end behaviour;
247
     B.2.5. MEMORY
    -- Rens Hamburger 4292936
 2 library IEEE;
 3
    use IEEE.std_logic_1164.ALL;
 5
    entity geheugen is
             (clk :in reset :in
 6
      port(clk
                            std_logic;
                            std_logic;
 7
 8
              enable :in
                             std_logic;
 9
             wek in :in
                             std_logic_vector(15 downto 0);
             wek_out:out std_logic_vector(15 downto 0));
10
11
    end geheugen;
     B.2.6. BEHAVIOURAL VHDL MEMORY
 1
    -- Rens Hamburger 4292936
 2
    -- 16 bit geheugen element met een positief enable signaal
   library IEEE;
 4 use IEEE.std_logic_1164.ALL;
 6 architecture behaviour of geheugen is
 7
    signal wek_opslag,wek_temp : std_logic_vector(15 downto 0 );
 8 begin
    assign : process(clk, reset, wek_temp, wek_in)
```

10 begin

```
11
        if rising_edge(clk) then
12
            if reset = '1' then
                wek_temp <= (others => '0');
13
14
            else
15
                if enable = '1' then
16
                    wek_temp <= wek_in;</pre>
17
18
                    wek_temp <= wek_temp;</pre>
19
                end if:
20
            end if;
        end if:
21
22
        wek_out <= wek_temp;
   end process assign;
24
   end behaviour;
    B.2.7. ENTITY BUFFER
    --Rens Hamburger 4292936
2 library IEEE;
3
   use IEEE.std_logic_1164.ALL;
5
    entity buff is
6
       port (clk
                        :in
                              std_logic;
7
                                std logic:
            reset
                        :in
                            :in std_logic_vector(3 downto 0);
8
            knoppen_in
9
                                   std_logic_vector(3 downto 0));
            knoppen_out
                            :out
10
   end buff;
    B.2.8. BEHAVIOURAL VHDL BUFFER
   --Rens Hamburger 4292936
   --Buffer die zorgt dat we maar 1 periode lang een hoog signaal ontvangen van een knop
3
   --Voorkomt ook dat een gebruiker twee knoppen tegelijk kan indrukken wat mogelijk voor voor
        onverwacht gedrag
  library IEEE;
5
   use IEEE.std_logic_1164.ALL;
6
   use IEEE.numeric_Std.all;
8
   architecture behaviour of buff is
9
   type fsm_states is (rust, one, zero);
10 signal state, new_state : fsm_states;
11
    signal knoppen_temp : std_logic_vector(3 downto 0);
12
   begin
        assign : process(clk, reset) --Daadwerkelijk alles toekennen
13
14
        begin
15
            if rising_edge(clk) then
16
                if reset = '0' then
                    state <= new_state;
17
18
                else
19
                    state <= rust;
20
                end if;
21
                knoppen_out <= knoppen_temp;</pre>
22
23
        end process assign:
24
        actie_uitvoeren : process(knoppen_in,clk, reset, state) --Voer acties uit
25
        begin
26
            case state is
27
                when rust =>
                    if ((knoppen_in(0) = '1' xor knoppen_in(1) = '1') xor (knoppen_in(2) = '1'
28
                         xor knoppen_in(3) = '1')) then
29
                         new_state <= one;</pre>
30
                        knoppen_temp <= knoppen_in;</pre>
31
                    else
32
                        new_state <= state;</pre>
33
                         knoppen_temp <= "00000";
34
                    end if;
35
                when zero =>
                    knoppen_temp <= "0000";</pre>
36
                     if ((knoppen_in(0) = '0' and knoppen_in(1) = '0') and (knoppen_in(2) = '0'
37
                        and knoppen_in(3) = '0')) then
```

new_state <= rust;</pre>

```
39
                      else
40
                          new_state <= state;</pre>
                      end if:
41
42
                  when one =>
43
                     new_state <= zero;
44
                      knoppen_temp <= "0000";
45
                  when others =>
46
                      new_state <= rust;</pre>
47
                      knoppen_temp <= "0000";
48
             end case;
49
         end process actie_uitvoeren;
50
    end behaviour:
```

B.3. TESTBENCHS VOOR DE CONTROLLER

B.3.1. VHDL CONTROLLER

```
-- Kevin Hill 4287592 & Rens Hamburger 4292936
1
2
    -- Testbench voor de controller met gebruik van de buffer en geheugen element
3 library IEEE;
4
  use IEEE.std_logic_1164.ALL;
5
   use IEEE.Numeric_Std.all;
7
   architecture behaviour of controller tb is
    component controller is
                          std_logic;
       port(clk :in
10
           reset :in
                         std_logic;
            knoppen:in std_logic_vector(3 downto 0);
wekker :out std_logic_vector(15 downto 0);
11
12.
13
           menu_state :out std_logic_vector(2 downto 0));
14
   end component controller;
15
16 signal clk, reset
                                                   std logic;
                                                    std_logic_vector(2 downto 0);
17
   signal menu_signal
18
   signal knoppen
                                                  : std_logic_vector (3 downto 0);
19 signal wekker
                       : std_logic_vector (15 downto 0);
20
21
                <= '1' after 0 ns,
       clk
                '0' after 40 ns when clk /= '0' else '1' after 40 ns;
23
                                                                             --31250
24
25
                <= '1' after 0 ns,
                                         --knoppen(0) = menu
        reset
26
                '0' after 128 ns;
                                         --knoppen(1) = set
27
                                         --knoppen(2) = up
        knoppen <= "0000" after 0 ns,
                                         --knoppen(3) = down
28
29
                "0010" after 128 ns,
                                         --rust -> wekker_toggle
                "0000" after 208 ns,
30
                                         --knoppen(3) = down
                "0001" after 608 ns,
31
                                         --rust -> wekkertijd
                "0000" after 688 ns,
                                         --knoppen(3) = down
32
33
                "0001" after 848 ns,
                                         --wekkertiid -> rust
                "0000" after 928 ns,
34
                                         --knoppen(3) = down
                "0001" after 1088 ns,
35
                                         --rust -> wekkertijd
                "0000" after 1168 ns,
36
                                         --knoppen(3) = down
                "0010" after 1328 ns,
37
                                         --wekkertijd -> uren_set
                "0000" after 1408 ns,
                                         --knoppen(3) = down
38
                "0100" after 1568 ns,
39
                                         --uren_set -> uren_plus
40
                "0000" after 1648 ns,
                                         --knoppen(3) = down
                "1000" after 2008 ns,
41
                                         --uren_set -> uren_min
                "0000" after 2088 ns,
42
                                         --uren_min -> uren_set
43
                "0001" after 2248 ns,
                                         --uren_set -> rust
                "0000" after 2328 ns,
                                         --knoppen(3) = down
44
                "0001" after 2488 ns,
45
                                         --rust -> wekkertijd
                "0000" after 2568 ns,
46
                                         --knoppen(3) = down
                "0010" after 2768 ns,
                                         --wekkertijd -> uren_set
47
48
                "0000" after 2808 ns,
                                         --knoppen(3) = down
49
                "0010" after 2968 ns,
                                         --uren_set -> minuten_set
                "0000" after 3048 ns,
50
                                         --knoppen(3) = down
                "0100" after 3208 ns,
51
                                         --minuten_set -> minuten_plus
                "0000" after 3288 ns,
52.
                                         --minuten_plus -> minuten_set
                "1000" after 3448 ns,
53
                                         --minuten_set -> minuten_min
                "0000" after 3528 ns,
                                         --minuten_min -> minuten_set
```

```
55
               "0001" after 3688 ns, --minuten_set -> rust
                "0000" after 3768 ns,
56
                                      --knoppen(3) = down
               "0001" after 3928 ns,
57
                                      --rust -> wekkertijd
               "0000" after 4008 ns,
58
                                      --knoppen(3) = down
59
               "0010" after 4168 ns,
                                       --wekkertijd -> uren_set
               "0000" after 4248 ns,
60
                                      --knoppen(3) = down
               "0010" after 4408 ns,
61
                                      --uren_set -> minuten_set
62
               "0000" after 4488 ns,
                                       --knoppen(3) = down
               "0010" after 4648 ns,
63
                                      --minuten_set -> rust
               "0000" after 4728 ns,
                                      --knoppen(3) = down
64
               "0001" after 4888 ns,
65
                                      --rust -> wekkertijd
               "0000" after 4968 ns,
66
                                      --knoppen(3) = down
               "1000" after 5128 ns,
67
                                      --wekkertijd -> led
               "0000" after 5208 ns,
68
                                      --knoppen(3) = down
               "0001" after 5368 ns,
69
                                       --led -> rust
               "0000" after 5448 ns,
70
                                      --knoppen(3) = down
               "0001" after 5608 ns,
71
                                       --rust -> wekkertijd
72
               "0000" after 5688 ns,
                                       --knoppen(3) = down
               "0100" after 5848 ns,
73
                                      --wekkertijd -> geluid
               "0000" after 6128 ns,
74
                                       --knoppen(3) = down
75
               "0100" after 6288 ns,
                                       --geluid -> led
               "0000" after 6368 ns,
76
                                      --knoppen(3) = down
77
               "0100" after 6528 ns,
                                       --led -> wekkertijd
78
               "0000" after 6608 ns,
                                       --knoppen(3) = down
               "1000" after 6768 ns,
79
                                      --wekkertijd -> led
80
               "0000" after 6848 ns,
                                      --knoppen(3) = down
               "1000" after 7008 ns,
"0000" after 7088 ns,
81
                                      --led -> geluid
82.
                                      --knoppen(3) = down
               "1000" after 7248 ns,
83
                                       --geluid -> wekkertijd
               "0000" after 7328 ns,
84
                                      --knoppen(3) = down
85
               "1000" after 7488 ns,
                                       --wekkertiid -> led
               "0000" after 7568 ns,
                                      --knoppen(3) = down
86
               "0010" after 7728 ns,
87
                                      --led -> led_toggle
88
               "0000" after 7808 ns,
                                       --led_toggle -> led
               "1000" after 7968 ns,
89
                                      --led -> geluid
               "0000" after 8048 ns,
90
                                      --knoppen(3) = down
91
               "0010" after 8208 ns,
                                       --geluid -> geluid_toggle
               "0000" after 8288 ns,
92
                                      --geluid_toggle -> geluid
93
               "0001" after 8448 ns,
                                     --geluid -> rust
94
               "0000" after 8528 ns;
                                     --done, done, done;
95
96
       controller_pm: controller port map(clk, reset, knoppen, wekker,menu_signal);
97 end architecture;
   B.3.2. TESTBENCH VHDL MENU
   -- Kevin Hill 4287592
   -- De testbench voor de menu loopt alle states door
3
4
   library IEEE;s
5 use IEEE.std_logic_1164.ALL;
6 use IEEE.Numeric_Std.all;
8 architecture behaviour of menu test is
9
   port(clk :in std_logic;
  reset :in std_logic,
  knoppen :in std_log:
10
11
                                 std_logic;
                                    std_logic_vector (3 downto 0);
                                                                        --dit zijn de fysieke
12
               knoppen
                                    std_logic_vector (15 downto 0); --komt bij het
13
           wekdata
                         :in
             register vandaan
           enable :out
14
                                std_logic;
15
           wekker
                        :out
                                std_logic_vector (15 downto 0);
                         :out std_logic_vector (2 downto 0)); --voor de LCD'
16
           menu signal
17 end component menu;
18
19 signal clk, reset, enable : std_logic;
20 signal menu_signal
                               : std_logic_vector (2 downto 0);
```

21 signal knoppen, minuten_enkel, uren_enkel : std_logic_vector (3 downto 0);

--signalen voor de port map

22 signal wekdata, wekker : std_logic_vector (15 downto 0);

```
23 --signal uren
                               : std_logic_vector (5 downto 0);
                              : std_logic_vector (6 downto 0);
: std_logic_vector (1 downto 0);
24
    --signal minute
25 signal uren_dubdle
26 signal minuten_duble
                                  : std_logic_vector (2 downto 0);
27
28 begin
                           '1' after 0 ns,
29
                  '0' after 20 ns when clk /= '0' else '1' after 20 ns;
30
31
                  <= '1' after 0 ns,
32
                                                        --knoppen(0) = menu;
         reset
                  '0' after 62 ns;
33
                                                  --knoppen(1) = set;
34
                                                  --knoppen(2) = up;
35
         knoppen \leftarrow "0000" after 0 ns, --knoppen(3) = down
36
37
          "0010" after 68 ns, --rust -> wekker_toggle
          "0010" after 108 ns, --wekker_toggle -> rust
38
          "0001" after 148 ns, --rust -> wekkertijd
39
40
          "0001" after 188 ns, --wekkertijd -> rust
          "0001" after 228 ns, --rust -> wekkertijd
41
          "0010" after 268 ns, --wekkertijd -> uren_set
42
          "0100" after 308 ns, --uren_set -> uren_plus "0000" after 348 ns, --uren_plus -> uren_set
43
44
          "1000" after 388 ns, --uren_set -> uren_min
45
          "0000" after 428 ns, --uren_min -> uren_set "0001" after 468 ns, --uren_set -> rust
46
47
48
          "0001" after 508 ns, --rust -> wekkertijd
          "0010" after 548 ns, --wekkertijd -> uren_set "0010" after 588 ns, --uren_set -> minuten_set
49
50
          "0100" after 628 ns, --minuten_set -> minuten_plus
51
52.
          "0000" after 668 ns, --minuten_plus -> minuten_set
          "1000" after 708 ns, --minuten_set -> minuten_min
53
          "0000" after 748 ns, --minuten_min -> minuten_set
54
          "0001" after 788 ns, --minuten_set -> rust
55
56
          "0001" after 828 ns, --rust -> wekkertijd
          "0010" after 868 ns, --wekkertijd -> uren_set
57
          "0010" after 908 ns, --uren_set -> minuten_set
58
          "0010" after 948 ns, --minuten_set -> wekkertijd EIGENLIJK GAAT DIT NAAR RUST TOE "0001" after 988 ns, --rust -> wekkertijd
59
60
61
          "1000" after 1028 ns, --wekkertijd -> led
          "0001" after 1068 ns, --led -> rust
"0001" after 1108 ns, --rust -> wekkertijd
62
63
          "0100" after 1148 ns, --wekkertijd -> geluid
64
          "0100" after 1188 ns, --geluid -> led "0100" after 1228 ns, --led -> wekkertijd
65
66
          "1000" after 1268 ns, --wekkertijd -> led
67
          "1000" after 1308 ns, --led -> geluid
68
          "1000" after 1348 ns, --geluid -> wekkertijd
69
          "1000" after 1388 ns, --wekkertijd -> led
70
          "0010" after 1428 ns, --led \rightarrow led_toggle
71
72
          "0000" after 1468 ns, --led_toggle -> led
          "1000" after 1508 ns, --led -> geluid
73
          "0010" after 1548 ns, --geluid -> geluid_toggle
74
          "0000" after 1588 ns, --geluid_toggle -> geluid
75
          "0001" after 1628 ns, --geluid -> rust
76
          "0000" after 1668 ns; --done, done, done;
77
78
79
80  uren <= wekker(12 downto 7);</pre>
81 minuten <= wekker(6 downto 0);</pre>
82 wekdata <= "0000100001000000" after 20 ns;
84
85
         menu_pm: menu port map(clk, reset, knoppen, wekdata, enable, wekker, menu_signal); --de
            daadwerkelijke port map
86 end architecture:
```

B.3.3. TESTBENCH VHDL GEHEUGEN

```
1 -- Rens Hamburger 4292936
2 -- Testbench voor de 16 bit geheugen element met een positief enable signaal
3 library IEEE;
```

```
4 use IEEE.std_logic_1164.ALL;
    architecture behaviour of geheugen_tb is
 6
 7
    component geheugen is
 8
      port(clk :in
                            std_logic;
 9
            reset :in
                            std_logic;
10
            enable :in std_logic;
            wek_in :in std_logic_vector(15 downto 0);
wek_out:out std_logic_vector(15 downto 0));
11
12.
13
   end component geheugen;
14
   signal clk,enable,reset : std_logic;
signal wek_in,wek_out : std_logic;
15
16 signal wek_in,wek_out
                                        std_logic_vector(15 downto 0);
17
18
19
  begin
                 <= '0' after 0 ns,
20
        clk
21
                 '1' after 20 ns when clk /= '1' else '0' after 20 ns;
22
23
        reset
               <= '1' after 0 ns,
                 '0' after 85 ns;
24
25
26
27
        enable <=
                    '0' after 0 ns,
                 '1' after 150 ns,
28
29
                 '0' after 290 ns,
                 '1' after 590 ns;
30
31
        wek_in <= "00000000000001" after 0 ns,</pre>
32
                 "000000000000000010" after 70 ns,
"00000000000000011" after 110 ns,
33
34
                 35
                 "00000000000000101" after 190 ns,
36
37
                 "0000000000000110" after 230 ns,
                 "0000000000000111" after 270 ns,
38
                 "000000000000000000" after 310 ns,
39
                 "00000000000001001" after 350 ns,
"00000000000001010" after 390 ns,
40
41
42
                 "00000000000001011" after 430 ns,
                 "0000000000001100" after 470 ns,
"00000000000001101" after 510 ns,
43
44
                 "0000000000001110" after 550 ns,
45
                 "0000000000001111" after 590 ns,
"00000000000010000" after 630 ns,
46
47
48
                 "00000000000010001" after 680 ns,
49
                 "0000000000010010" after 735 ns,
                 "000000000010111" after 779 ns;
50
51
        geheugen_pm: geheugen port map(clk, reset, enable, wek_in, wek_out);
52.
53
    end behaviour;
    B.3.4. TESTBENCH VHDL BUFFER
 1 -- Rens Hamburger 4292936
 2
   -- Testbench om de buffer te testen
 3
   library IEEE;
    use IEEE.std_logic_1164.ALL;
 6
    architecture behaviour of buff_tb is
 7
    component buff is
        port (clk
                                       std_logic;
                              in
                        :in std_logic;
 9
            reset
10
             knoppen_in
                             :in
                                     std_logic_vector(3 downto 0);
11
                              :out std_logic_vector(3 downto 0));
           knoppen out
12 end component buff;
13
14 signal clk, enable, reset : std_logic;
15
   signal knoppen, knoppjes
                                              std_logic_vector(3 downto 0);
16
17
```

18 begin

```
19
                  <= '0' after 0 ns,
         clk
20
                   '1' after 20 ns when clk /= '1' else '0' after 20 ns;
21
22
                   <= '1' after 0 ns,
         reset
23
                   '0' after 85 ns;
24
25
                      "0000" after 0 ns,
         knoppen <=
                       "1111" after 100 ns,
"0000" after 150 ns,
26
27
                       "1000" after 190 ns,
28
                       "0000" after 240 ns,
"0001" after 290 ns;
29
30
31
32
         buff_pm: buff port map(clk, reset, knoppen, knoppjes);
33
    end behaviour;
```

B.4. VHDL CODE VAN HET ALARM

B.4.1. ENTITY ALARM-COMPARE

```
1
   library IEEE:
2
   use IEEE.std_logic_1164.ALL;
4
   entity compare is
5
      port(clk
                      :in
                              std_logic;
                              std_logic;
6
            reset
                      in
7
            tijd_uur :in
                              std_logic_vector(4 downto 0);
8
            tijd_min :in
                              std_logic_vector(5 downto 0);
9
                              std_logic_vector(4 downto 0);
            wekker_uur:in
10
            \texttt{wekker\_min:} \textbf{in}
                              std_logic_vector(5 downto 0);
11
                              std_logic;
            stop alarm:in
12
            geluid :out
                             std logic:
                      :out std_logic);
13
            licht
14
   end compare;
```

B.4.2. BEHAVIOURAL ALARM-COMPARE

```
library IEEE;
   use IEEE.std_logic_1164.ALL;
3
   use IEEE.numeric std.ALL;
4
    architecture behaviour of compare is
5
6
        type comp_state is (steady, start, final);
7
        signal state, new_state: comp_state;
        signal alarm_uur: std_logic_vector(4 downto 0);
8
Q
        signal alarm_min: std_logic_vector(5 downto 0);
10
   begin
11
        lbl1: process (clk)
12
        begin
13
            if (clk'event and clk = '1') then
                if (reset = '1') or (stop_alarm = '1') then
14
15
                     state <= steady;</pre>
16
                     alarm_min <= std_logic_vector(to_unsigned(0, 6));</pre>
17
                     alarm_uur <= std_logic_vector(to_unsigned(0,5));</pre>
18
                 else
19
                     if (to_integer(unsigned(wekker_min)) > 14) then
20
                         alarm_min <= std_logic_vector(to_unsigned(to_integer(unsigned(wekker_min)))</pre>
                             ) - 15, 6));
21
                         alarm_uur <= wekker_uur;
22
23
                         alarm_min <= std_logic_vector(to_unsigned(60 - (15-to_integer(unsigned(</pre>
                              wekker_min))),6));
24
                         if (to_integer(unsigned(wekker_uur)) = 0) then
25
                              alarm_uur <= std_logic_vector(to_unsigned(23, 5));</pre>
26
27
                              alarm_uur <= std_logic_vector(to_unsigned(to_integer(unsigned(</pre>
                                  wekker_uur)) - 1, 5));
28
                         end if;
29
                     end if:
30
                     state <= new_state;
31
                 end if;
```

```
32
            end if:
33
        end process;
34
        lbl2: process (state, alarm_min, alarm_uur, wekker_uur, wekker_min, tijd_min, tijd_uur)
35
        begin
36
           case state is
37
                when steady =>
                    geluid <= '0';
38
                    licht <= '0';
39
                    if (alarm_min = tijd_min) and (alarm_uur = tijd_uur) then
40
41
                        new_state <= start;</pre>
42
                    else
43
                        new_state <= steady;</pre>
44
                    end if;
45
                when start =>
                    geluid <= '0';
46
                    licht <= '1';
47
                    if (wekker_uur = tijd_uur) and (wekker_min = tijd_min) then
48
49
                        new_state <= final;</pre>
50
                    else
51
                        new_state <= start;</pre>
52
                    end if;
53
                when final =>
54
                    geluid <= '1';
55
                    licht <= '1';
                    new_state <= final;</pre>
56
57
                when others =>
                    geluid <= '0';
58
                    licht <= '1';
59
60
                    new_state <= state;</pre>
            end case:
61
62
        end process;
63
   end behaviour;
    B.4.3. TOP ENTITY ALARM
1
  library IEEE;
   use IEEE.std_logic_1164.ALL;
4
   entity alarm is
5
                             std_logic;
     port(clk
                      :in
6
            reset
                      :in
                             std_logic;
7
            sec
                      :in
                             std_logic;
8
            licht
                      :in
                             std logic:
                            std_logic);
Q
            pwm_signal:out
  end alarm;
    B.4.4. BEHAVIOURAL ALARM
1 library IEEE;
2
   use IEEE.std_logic_1164.ALL;
4
   architecture behaviour of alarm is
5
    component counter
6
        port( clk :in
                            std logic:
                               std_logic;
7
                    reset :in
8
                    sec :in
                                 std_logic;
9
            licht :in
                        std logic;
10
                    length:out
                                std_logic_vector(5 downto 0));
11
   end component:
12
    component pwm
13
       port( clk
                     :in
                             std_logic;
14
                    reset :in std_logic;
15
                    length:in
                                  std_logic_vector(5 downto 0);
16
                    pwm_signal :out std_logic);
17
   end component;
18
   signal length : std_logic_vector (5 downto 0);
19
   begin
        counter_1 : counter port map (clk => clk, reset => reset, sec => sec, licht => licht,
20
            length => length);
21
        pwm_1 : pwm port map (clk => clk, reset => reset, length => length, pwm_signal =>
           pwm_signal);
```

27

28

29

30

31 32

33

34

35 36

37 38

39

40

41 42

43

44

45

46

47

48

49

50 51

52 53

54

begin

case state is

when init =>

when laag =>

else

end if;

when hoog =>

else

new_length2 <= (others => '1');

if (count = "1111") **then**

new_count <= "0001";</pre>

if (length2 /= 0) then

new_count <= count + 1;</pre>

new_length2 <= length2;</pre>

new_length2 <= length2 -1;</pre>

new_length2 <= length2;</pre>

new_count <= (others => '0');

new_state <= laag;</pre>

if (sec = '1') **then**

else

end if;

end if;

new_state <= hoog;</pre>

new_count <= count;</pre>

new_state <= laag;</pre>

new_state <= laag;

if (sec = '0') **then**

new_length2 <= length2;</pre>

```
22 end behaviour;
    B.4.5. ENTITY ALARM-COUNTER
   library IEEE;
   use IEEE.std_logic_1164.ALL;
2.
3
4
    entity counter is
5
      port(clk :in
                         std_logic;
           reset :in
                         std_logic;
7
                         std_logic;
           sec :in
8
        licht :in std_logic;
           length:out std_logic_vector(5 downto 0));
10
   end counter;
    B.4.6. BEHAVIOURAL ALARM-COUNTER
   library IEEE;
   use IEEE.std_logic_1164.ALL;
2
3
   use IEEE.numeric_std.ALL;
    architecture behaviour of counter is
5
6
        type counter_state is (init, laag, hoog);
        signal count, new_count: unsigned(3 downto 0);
        signal length2, new_length2: unsigned(5 downto 0);
8
9
        signal state, new_state: counter_state;
10
   begin
11
        length <= std_logic_vector(new_length2);</pre>
12
        lbl1: process(clk)
13
       begin
14
            if (clk'event and clk = '1') then
15
                if (reset = '1') or (licht = '0') then
                    state <= init;</pre>
16
17
                    count <= (others => '0');
18
                else
19
                    state <= new_state;</pre>
20
                    count <= new_count;</pre>
2.1
                end if:
22
                length2 <= new_length2;</pre>
23
            end if;
24
        end process;
25
        lbl2: process(sec, count, length2)
```

```
55
                          new_state <= hoog;</pre>
56
                      end if;
57
                      new_count <= count;</pre>
58
                      new_length2 <= length2;</pre>
59
                 when others =>
60
                     new_count <= count;</pre>
61
                      new_length2 <= length2;</pre>
62
                     new_state <= hoog;</pre>
63
             end case;
        end process;
64
65
    end behaviour;
    B.4.7. ENTITY ALARM-PWM
    library IEEE;
 2
    use IEEE.std_logic_1164.ALL;
 3
 4
    entity pwm is
 5
      port(clk :in
                           std_logic;
 6
            reset :in
                           std_logic;
             length:in
                           std_logic_vector(5 downto 0);
                           :out std_logic);
 8
             pwm_signal
    end pwm;
    B.4.8. BEHAVIOURAL ALARM-PWM
 1
    library IEEE;
    use IEEE.std_logic_1164.ALL;
    use IEEE.numeric_std.ALL;
 4
 5
    architecture behaviour of pwm is
        type pwm_state is (hoog, laag, res_state);
 6
 7
        signal counter, new_counter: unsigned(5 downto 0);
 8
        signal state, new_state: pwm_state;
    begin
10
        lbl1: process(clk)
11
        begin
             if(clk'event and clk = '1') then
12
                 if (reset = '1') then
13
14
                      state <= res_state;</pre>
                      counter <= (others => '0');
15
16
17
                     state <= new_state;</pre>
                      counter <= new_counter;</pre>
18
19
20
             end if:
21
        end process;
        1b12: process(counter, length, state)
23
        begin
24
             case state is
25
                 when res_state =>
                      pwm_signal <= '0';</pre>
26
27
                      new_counter <= (others => '0');
                     new_state <= laaq;</pre>
28
29
                 when laag =>
30
                     pwm_signal <= '0';</pre>
                      new_counter <= counter + 1;</pre>
31
32
                      if (unsigned(length) <= counter) then</pre>
33
                          new_state <= hoog;</pre>
34
                      else
35
                          new_state <= laag;</pre>
36
                      end if;
37
                 when hoog =>
38
                     pwm_signal <= '1';</pre>
39
                      new_counter <= counter + 1;</pre>
40
                      if (unsigned(length) <= counter) then</pre>
41
                          new_state <= hoog;</pre>
                      else
42
43
                          new_state <= laag;</pre>
44
                      end if;
45
```

when others =>

```
pwm_signal <= '0';
new_counter <= counter;
new_state <= laag;
end case;
end process;
end behaviour;</pre>
```



SIMULATIES RESULTATEN VAN DE CONTROLLER

C.1. BEHAVIORAL SIMULATIE

<u>€1</u> •	Msgs																									
<pre>/controller_tb/clk</pre>	1																									
<pre>/controller_tb/reset</pre>																										
■ ♦ /controller_tb/menu_signal	000	000														0001			(01)00	1)110			000
■ ◆ /controller_tb/knoppen	0000	0000)0010	10000	100	10 1000)	10001	0000)000	1 (0000	(1001 100	100	0010)0000)))1	000)(00	((1000)	1000	-000 1	10000	
■ ◆ /controller_tb/wekker	X	X O)8192		(0)64					()()		
ra ■ ● Now	9400 ns	18	20	ns .	400	ns	600	ns	80	0 ns	100	ns)	120	0 ns	140	ns .	160	ns	180	0 ns	200	ns .	2200	ns .	240) ns
© Zee Cursor 1	0 ns	0 ns																								

Figuur C.1: Simulatie van 0 tot 2500ns



Figuur C.2: Simulatie van 2500ns tot 5000ns

<u>≨</u> 1•	Maga																								
<pre>/controller_tb/clk</pre>																									
<pre>/controller_tb/reset</pre>																									
/controller_tb/menu_signal		000))	011		0000					100				011		(000		100	11		1100		0000
→ /controller_tb/knoppen	0000	0000	1000	10000	100	101 1000	Ó.)0001	0000)010	1		10000		100 100	00)0100	00000	(10	DO 1000	1	11000 1	000	1100	100000
/controller_tb/wekker	X	0																							
≤ ■ ● Non	9400 ns		520	ns	540	ns.	560	ng ng	580	ng ng	600	ng	6200	ng	6400	ng	6600	ng	680	l ng	700	ne	720	ne	7400 ns
Cursor 1	0 ng			0 120				V 110						, 100		, 100				, 100		0.100		0.100	1700 120

Figuur C.3: Simulatie van 5000ns tot 7500ns

<u>€</u> 1+	Msgs																								
<pre>/controller_tb/clk</pre>	1																								
<pre>/controller_tb/reset</pre>																									
■ → /controller_tb/menu_signal		011 1100		1000			0111				[1]	00				(00	(i								
■ ◆ /controller_tb/knoppen	0000	100010000	11000	10000		000 100	00)0010	10000	(10	30 10000		(0010)	1000)000	1 10000									
■	X	0								14096					6144										
™ ■ ● Now	9400 ns	720) ns	7400	ns	7600) ns	7800) rs	8000	ns	820	l() ns	840	() ns	86(() ns	880) ns	900	0 rs	920) ns	9400) ns
6 ∕ 9 Cursor 1	0 ns																								_

Figuur C.4: Simulatie van 7500ns tot het einde

C.2. SYNTHESIZE SIMULATIE

<u>6</u> 1 -	Msgs																									
<pre>/controller_tb/clk</pre>																										
<pre>/controller_tb/reset</pre>																										
/controller_tb/menu_signal		000														[001			1101)	001			1111	0 001		(000
→ /controller_tb/knoppen	0000	0000	0010)0000)00	10 10001	Ó	0001 0	1000	1000	10000		1001 100	00	00010	Doood	(C)	100 Kaa	10			11000	2000)0001	30000	
■→ /controller_tb/wekker	011000000000000	00000000	0000000		10000	00000000	da 100	j aaaaaaa	00000											юфороо1	000000)))))((0000000	000
△ ■ ● Now	9000 ns	ns	200	ns	400	ns	600	ns	800	ns	100	ns	120	0 ns	140	0 ns	160	0 ns	18	00 ns	200)() ns	2200) ns	2400) ns
⊕ ⊁ ⊜ Cursor 1	() ns	0 ns																								

Figuur C.5: Simulatie van 0 tot 2500ns

<u>*</u>	Msgs																									
<pre>/controller_tb/clk</pre>																										
<pre>/controller_tb/reset</pre>																										
/controller_tb/menu_signal		000				Ò01		(010		(133)	i (01)		000	1010)00	0				0001		100	0		(000	
→ /controller_tb/knoppen	0000		000		(0000)	(010 1000	Ó	10100	d000	(100)(001)	odoo	(0001	20000)0(10 0000	Ó	10010	td000	(001	10000		0001
■		(((((((((((((((((((((((((((((((((((((((obboadaa)000	aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa	001	1000000000	100000000											
™® ● Now	9000 ns	260	0 ns	280	0 ns	30	00 ns	320	0 ns	340	0 ns	360	0 ns		00 ns	400	0 ns	420	0 ns	440	00 ns	460) ns	480	ns	daman
⊕ / • Cursor 1	0 ns																									

Figuur C.6: Simulatie van 2500ns tot 5000ns

_																											
\$1 -		Msgs																									
*	/controller_tb/clk /controller_tb/reset	0				Ш												Ш								Ш	
B 🔷 .			000			011)000					1100				X011		0000			111		X100)(0(0	.0
	/controller_tb/knoppen	0000	0000	1000	10000)(00	01)000	ú .	00001	0000	0010	Ó		00000	()	0100 DDC	DO .	10100	10000	(10	00)(0000		11000 10	000	(1000	00000	
B 🔷	/controller_tb/wekker	0110000000000000	00000000	0000000																							
△ 🚃 💿	Now	9000 ns	10 ns	520) ns	5400	ns	560	0 ns	580) ns	600	ns	620	ns	640	ns	660) ns	6800	ns	700	ns	7200	ns	7400	ns
🚓 🖈 🧿		() ne																									

Figuur C.7: Simulatie van 5000ns tot 7500ns

€ 1+	Maga																								
<pre>/controller_tb/clk</pre>								Ш								Ш						ЩП			
<pre>/controller_tb/reset</pre>																									
■→ /controller_tb/menu_signal		(000		011		11.00		(0.0	0		(011			0011		100)/ 	000				
<u>→</u> /controller_tb/knoppen	0000	0000)1	aga)baa	1	1000)	0000	(100	00000		1000 100	DDD .	10010	00000	(10	300C OD	Ó	10010 0	1000	(000	10000					
■		aaaaaaaaaaaaaaaa	100											(01000	bbbbaaa	00			00110000	iaaaaaa	0				
™® ® Now	9000 ns	68	10 ns	700	∩ ne	720	ns	740	ns	760	ns	7800	ng	800	ne ne	820	ne .	840	ns ns	88	NO ns		OO ns	900	ns
⊕ / • Cursor 1	0 ns																								

Figuur C.8: Simulatie van 7500ns tot het einde


C.3. EXTRACTED SIMULATIE



Figuur C.9: Simulatie van 0 tot 2500ns

<u>\$1</u> •	Maga																									
<pre>/controller_tb/clk //controller_tb/reset</pre>	1	ш								ш		 				\vdash	ш				ш					ш
/controller_tb/menu_signal		000				001		X010)	11 (01		X111	(010)000					0001)(0	10		000	
■	0000	0001 100	0.0		10000	100	LO MODO		0100	0000	10	10 Хаааа		(gaa) - (aa	200	10001	10000	100	10 %000		10010	0000	10010	10000	100	301 J
	^					_					u_			"												
∴ ■ ● Now	9000 ns	2600	ns	280	ns	3000	ns	320	ns	34	00 ns	36	00 ns	380	10 ns	400	0 ns	4200	ns	440	0 ns	460	0 ns	4800	ns	
6 ∕ 9 Cursor 1	0 ns																									

Figuur C.10: Simulatie van 2500ns tot 5000ns



Figuur C.11: Simulatie van 5000ns tot 7500ns



Figuur C.12: Simulatie van 7500ns tot het einde

C.4. TIMING 61

C.4. TIMING



Figuur C.13: Timing problemen

BIBLIOGRAFIE

- [1] Wikipedia, *Dcf*77, Geraadpleegd op 08-12-2014, url: en.wikipedia.org/wiki/DCF77.
- [2] Physikalisch-Technische Bundesanstalt (PTB), *Dcf77 zeitkode*, Geraadpleegd op 08-12-2014, url: www.ptb.de/cms/fachabteilungen/abt4/fb-44/ag-442/verbreitung-der-gesetzlichen-zeit/dcf77/zeitcode.html.
- [3] C. J. Wells, *Mathematics number systems binary-coded-decimal*, Geraadpleegd op 12-12-2014, url: www.technologyuk.net/mathematics/number_systems/binary_coded_decimal.shtml.