

## ARCHITETTURE DEGLI ELABORATORI

## Prova scritta del 31-1-2022

Cognome e nome

Matricola

Esercizio 1 (6 punti). Si vuole implementare una rete combinatoria che realizza una funzione che riceve in ingresso un numero intero n rappresentato su 4 bit in complemento a 2, e restituisce 1 se e solo se n vale -7, -5, 1, 3, 6 o 7.


- a. Realizzare il circuito usando le mappe di Karnaugh, sintetizzando l'espressione in forma PoS ed impiegando solo porte logiche a 1 o 2 ingressi. Riportare i passaggi e disegnare il circuito derivato.
- b. Calcolare il tempo di commutazione del circuito supponendo che le porte NOT abbiano una latenza di 1ns, le porte AND a 2 ingressi di 2ns, e le porte OR a 2 ingressi di 3ns.

Esercizio 2 (6 punti). Derivare la codifica floating point IEEE 754 in singola precisione del numero -248,625. Si ricorda che l'esponente va rappresentato su 8bit e la mantissa su 23bit.

## Esercizio 3 (6 punti)

Facendo riferimento al datapath a singolo ciclo del MIPS riportato in figura, indicare quali segnali vengono inoltrati dall'unità di controllo alle componenti del datapath durante l'esecuzione di:

Motivare brevemente le risposte date. Si ricorda che la specifica in RTL dell'effetto di sw su registri, memoria e PC è la seguente:



Mem[ R[rs]+SignExt[imm16] ]  $\leftarrow$  R[rt]; PC] $\leftarrow$ PC+4;

Esercizio 4 (6 punti). Si consideri un dispositivo digitale che tramite un unico pulsante controlla l'accensione e lo spegnimento di 2 led. Il dispositivo ha 4 stati: S0) led 1 e led 2 entrambi spenti, S1) led 1 acceso e led 2 spento, S2) led 2 acceso e led 1 spento, e S3) led 1 e led 2 entrambi accesi. Il dispositivo si trova inizialmente nello stato S0, e ad ogni pressione del pulsante di controllo viene impostato un nuovo stato. L'evoluzione del dispositivo segue ciclicamente questi passaggi di stato: da S0 a S1, da S1 a S2, da S2 a S3 e da S3 a S0. Progettare il circuito sequenziale che riceve in ingresso il segnale P inoltrato dal pulsante di controllo, ed in base allo stato corrente invia segnali ai 2 led per regolarne l'accensione e lo spegnimento. Per la realizzazione circuitale si richiede l'uso di Flip-Flop D. Possono essere impiegati blocchi funzionali di libreria.

**Esercizio 5** (8 punti). Si consideri un sistema di memoria caratterizzato da una memoria di lavoro di 4KB indirizzata a livello di Byte, e una cache set associativa a 2 vie di dimensione 128Byte (senza tag) che gestisce 4 blocchi di 32 Byte, riferiti A, B, C e D. I blocchi A e B appartengono al set 0 e i blocchi C e D al set 1.

Considerando la sequenza di richieste di accesso alla memoria riportata in tabella, si chiede di completare la tabella che illustra il comportamento della cache assumendo per la gestione dei blocchi in cache la politica di sostituzione Least Recently Used (LRU), e nel rispetto delle indicazioni seguenti:

- Nella colonna "esito" riportare H (hit) se il blocco richiesto si trova nella cache, M (miss) se invece il deve essere caricato dalla memoria.
- Nelle colonne "dati" deve essere riportato l'indice del blocco della memoria presente nel corrispondente blocco della cache.
- Nella colonna "azione" indicare il blocco di cache (A, B, C o D) a cui si accede (in caso di hit) o in cui vengono caricati i dati della memoria (in caso di miss) e l'indice del blocco caricato nella memoria di lavoro.

NB: quando il contenuto di un blocco non cambia da un passo all'altro non è necessario trascriverlo.

		Blocco A			Blocco B			Blocco C			Blocco D			
	Esito	Valido	Etichetta	Dati	Azione									
Situazione iniziale della cache		0			1	000001	2	1	100011	71	0			
Passo 1) Richiesta indirizzo: 100011001101														
Passo 2) Richiesta indirizzo: 000001100111														
Passo 3) Richiesta indirizzo: 001011010111														
Passo 4) Richiesta indirizzo: 100011100111														