



Cognome e nome

Matricola

Esercizio 1. Sia F una funzione che riceve in ingresso un numero intero n rappresentato su 4 bit in complemento a 2. F assume valore 0 quando n vale -5, -2, 1, 3, 4 o 6 e può assumere indifferentemente il valore 1 o 0 quando n vale 2, 5, o -6. F restituisce 1 per gli altri valori di n . Realizzare il circuito che implementa F usando le mappe di Karnaugh, sintetizzando in forma SoP. Riportare i passaggi e disegnare il circuito derivato.

Soluzione:

La funzione F è definita dalla seguente tabella di verità, che riporta per ogni valore di N rappresentabile su 4 bit in cp2, la relativa codifica, ed il valore restituito da F .

N	A	B	C	D	F
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	X
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	X
6	0	1	1	0	0
7	0	1	1	1	1
-8	1	0	0	0	1
-7	1	0	0	1	1
-6	1	0	1	0	X
-5	1	0	1	1	0
-4	1	1	0	0	1
-3	1	1	0	1	1
-2	1	1	1	0	0
-1	1	1	1	1	1


Dalla tabella si deriva la seguente mappa di Karnaugh:

F:

		CD			
		00	01	11	10
AB	00	1	0	0	X
	01	0	X	1	0
	11	1	1	1	0
	10	1	1	0	X

Da cui: $F = A\bar{C} + \bar{B}D + BD$

Il circuito risulta pertanto:




E' necessario selezionare gli operandi in base ad F: il primo operando delle 3 operazioni risulta sempre A o B, mentre il secondo B, $cp1(B)$, o $cp1(A)$. Quindi sembrerebbero necessari 2 mux per la selezione, rispettivamente con 2 e 4 ingressi dati. Osservo però che $B-A$ è equivalente a $-A + B$, ovvero a $cp1(A)+B+1$. Rappresentare

L'operazione in questo formato ci consente di impiegare 2 mux da 2 ingressi dati, che selezionano rispettivamente A o $\text{cp1}(A)$, e B o $\text{cp1}(B)$, in base ad F. La selezione di A o $\text{cp1}(A)$ dipende solo da $\text{MSB}(F)$, mentre la selezione di B o $\text{cp1}(B)$ da entrambi i bit (viene selezionato B solo con $F=00$).

Per completare l'inversione di segno degli operandi, è necessario impostare a 1 il carry-in. Il carry-in vale 0 solo quando F vale 01, altrimenti vale 1.

Infine, per il calcolo del bit di esito è sufficiente una sola porta *nor* a 4 ingressi.



Esercizio 4.

Progettare un circuito sequenziale sincrono che controlla un semaforo. Il circuito è dotato delle uscite O_2 , O_1 e O_0 rispettivamente dedicate a gestire l'accensione e lo spegnimento della lanterna rossa, gialla e verde. Per semplicità ipotizziamo che le fasi di accensione abbiano tutte una lunghezza pari al periodo di clock.

Il circuito riceve un segnale E di attivazione. Quando E vale 1, ad ogni ciclo di clock si alternano periodicamente l'accensione del giallo, del rosso e del verde, mentre, quando E vale 0, si alterna il giallo acceso a tutte le luci spente. Si richiede di realizzare il circuito impiegando la codifica a singolo 1 (un solo bit per stato vale 1).


Per la realizzazione circuitale è necessario usare Flip-Flop D. Mostrare uno schema circuitale ad alto livello di astrazione, denotando come blocchi le reti combinatorie che compongono il circuito. Specificare le funzioni logiche implementate da tali reti.

Soluzione:


Il comportamento del semaforo è modellato dalla seguente macchina a stati. Ogni stato denota una configurazione delle lanterne semaforiche. Off: rappresenta lo stato in cui tutte le luci sono spente, mentre, Y, R, e G sono stati in cui risultano accese la luce gialla, rossa e verde. In ogni stato viene anche riferito il comando inoltrato sulle uscite O_2 , O_1 e O_0 per accendere e spegnere le lanterne.

Con la codifica a singolo 1 gli stati possono essere rappresentati su 4 bit come segue:

Off: 0001, Y: 0010, R: 0100, e G: 1000



Lo schema di riferimento per la realizzazione circuitale è il seguente:



La rete combinatoria RC_{out} che calcola le uscite è definita partendo dalla seguente tabella di verità:

S_3	S_2	S_1	S_0	O_2	O_1	O_0	
0	0	0	1	0	0	0	$O_2 = S_2$
0	0	1	0	0	1	0	$O_1 = S_1$
0	1	0	0	1	0	0	$O_0 = S_3$
1	0	0	0	0	0	1	

Le reti combinatorie che gestiscono le transizioni di stato sono:


RC_0 : $S_0' = 1$ sse $S_3 \wedge E + S_1 \wedge E + S_2 \wedge E = \wedge E (S_3 + S_1 + S_2) = \wedge E \wedge S_0$ (sfrutto la codifica a singolo 1)

RC_1 : $S_1' = 1$ sse $S_0 + S_3 \wedge E$

RC_2 : $S_2' = 1$ sse $S_1 \wedge E$

RC_3 : $S_3' = 1$ sse $S_2 \wedge E$

Infine, usiamo un segnale di Reset attivo basso per impostare lo stato iniziale:



Esercizio 5.

Si consideri un sistema di memoria composto da una memoria di lavoro di 4 GB, e da una cache di 512KB. Il sistema gestisce blocchi di 128 parole di 32 bit. Assumendo che la memoria sia indirizzata a livello di byte, si chiede di indicare la struttura degli indirizzi in scenari dove la cache impiegata è: a) una cache a indirizzamento diretto, b) una cache completamente associativa, e c) una cache set-associativa a 4 vie. In particolare, indicare quali bit di un indirizzo denotano i tag, quali gli indici di linea (se presenti), quali il byte offset nei blocchi. Riportare i procedimenti di calcolo seguiti.

Soluzione.

Memory size: $4\text{GB} = 2^{32}$ byte \rightarrow indirizzamento su 32 bit

Block size: $128 * (32 / 8) \text{ byte} = 512 \text{ byte} \rightarrow$ byte offset su 9 bit

Num blocchi in cache = $512\text{KB} / 512 \text{ byte} = 2^{10}$ blocchi in cache $\rightarrow 1024$ blocchi

a. Scenario a)

Con una cache a indirizzamento diretto abbiamo 1 blocco per linea, e 2^{10} blocchi in cache \rightarrow indice di linea su 10 bit.

Il tag è riferito su $32 - (9 + 10) = 13$ bit

Un indirizzo di 32 bit è strutturato in: 13 bit tag | 10 bit indice di linea | 9 bit di byte offset

b. Scenario b)

Con una cache completamente associativa il tag è riferito su 23bit (ovvero $32 - 9$)

Un indirizzo di 32 bit è strutturato in: 23 bit tag | 9 bit di byte offset nel blocco

c. Scenario c)

Con una cache set associativa a 4 vie abbiamo 4 blocchi per set. Poiché in cache sono presenti 2^{10} blocchi, avremo un numero di set pari a $2^{10} / 2^2 = 256 \rightarrow$ indice di set su 8 bit.

Il tag è riferito su $32 - (9 + 8) = 15$ bit

Un indirizzo di 32 bit è strutturato in: 15 bit tag | 8 bit indice di linea | 9 bit di byte offset nel blocco


Esercizio 6.

Facendo riferimento al datapath multiciclo del MIPS in figura, descrivere brevemente le fasi del ciclo di esecuzione dell'istruzione: `bnq rt, rs, imm16`.

L'istruzione `bnq` (branch on not equal) verifica se il contenuto del registro `rs` è diverso da quello di `rt`.

Se tale condizione si verifica la prossima istruzione da eseguire è quella che è all'indirizzo $\text{PC} + 4 + (\text{SignExt}(\text{imm16}) \ll 2)$.

Altrimenti, se la condizione non è verificata, la prossima istruzione da mandare in esecuzione sarà quella adiacente in memoria all'istruzione corrente. Per ogni fase indicare l'uso dei registri, motivando brevemente le risposte date.



Fase	Trasferimenti tra registri	Motivo <i>(breve spiegazione, max 3 righe)</i>
1)	$IR \leftarrow Mem[PC]$ $PC \leftarrow PC+4$...
2)	$A \leftarrow R[IR[rs]]$ $B \leftarrow R[IR[rt]]$ $ALUOut = PC + (SignExt(IR[Im16]) \ll 2)$...
3)	If (A-B != 0) $PC = ALUOut$...
4)	--	
5)	--	