
112-1 Soc Design Laboratory Lab3

學號:112061619

姓名:王證皓

1. Block Diagram

Function: $y[t] = \Sigma (h[i] * x[t - i])$



(1)AXI-Lite(h[i])

```
output wire
                                awready,
output wire
                                wready,
input
      wire
                                awvalid,
      wire [(pADDR_WIDTH-1):0] awaddr,
input
       wire [(pDATA_WIDTH-1):0] wdata,
output wire
                                arready,
input
       wire
                                rready,
input
       wire
                                arvalid,
input
      wire [(pADDR_WIDTH-1):0] araddr,
output reg [(pDATA_WIDTH-1):0] rdata,
```

(2)AXI-Slave(X[n])

```
input wire ss_tvalid,
input wire [(pDATA_WIDTH-1):0] ss_tdata,
input wire ss_tlast,

output wire ss_tready,
//slave
```

(3)AXI-Master(Y[n])

```
input wire sm_tready,

output reg sm_tvalid,
output wire [(pDATA_WIDTH-1):0] sm_tdata,
output wire sm_tlast,
//master
```

(4)Tap_RAM & Data_RAM

```
// bram for tap RAM
output wire [3:0]
                               tap_EN,
output wire
output wire [(pDATA_WIDTH-1):0] tap_Di,
output wire [(pADDR_WIDTH-1):0] tap_A,
input wire [(pDATA_WIDTH-1):0] tap_Do,
// bram for data RAM
                              data_WE,
output reg [3:0]
                              data_EN,
output wire
output wire [(pDATA_WIDTH-1):0] data_Di,
output wire [(pADDR_WIDTH-1):0] data_A,
input wire [(pDATA_WIDTH-1):0] data_Do,
input
       wire
                               axis_clk,
input
      wire
                               axis_rst_n
```

2. Operation

(1) Tap Parameter in

Tap parameter 會透過 AXI-Lite 來輸入,並存放到 Tap_RAM 裡面,AXI-Lite 由 wvalid 與 wready 的 handshake 來做 Data 的傳遞, address 也為相同原理,且須確定 Tap parameter 的 address 為 0x20-FF,此時 tap_We 與 tap_EN 皆須拉起,並從 RAM 的位址 0 從小到大依序存放到位址 44。

(2) Access Tap Parameter

要存取 Tap parameter 時,tap_WE 須關閉且 tap_EN 需打開,並依序輸入位址即可存取數值。

(3) Ap_ctrl

當存完 tap parameter 後,會輸入位址 0x00 並在資料的第 0 個 bit 拉起,也就是 ap_start 會啟動 FIR engine,此時 ap_idle 會變為 0,並

在運算結束後拉起 ap_done。

(4) AXI-Slave & AXI-Master

在 ap_start 啟動後,會透過 AXI-Slave 傳輸 X 的數值,即 ss_tready 會拉起以接收資料,並在運算結束後拉起 sm_tvalid 以輸出 結果,並在最後一筆輸入輸出資料分別拉起 ss_tlast 與 sm_tlast。

(5) Data-RAM

此處以 bram 實現 shift ram 的效果,首先會將 ss_tready 拉起後的下一個 cycle 將 data_WE 打開,並存放到最底層(位址 44),下一次輸入會存到位址 40,依此類推,直到存到位址 0時,下一筆資料會從位址 44 繼續存放,當要存取時,會由 counter 控制位址從小到大存取。

3. Resource usage

1. Slice Logic

Site Type		sed	i			Prohibited					Ī
Slice LUTs*		223		0	ī	0	Ţ	53200	ī	0.42	1
LUT as Logic	1 3	223	ī	0	Ī	0	ĺ	53200	Ī	0.42	Ī
LUT as Memory	1	0	ī	0	ī	0	Ī	17400	Ī	0.00	ı
Slice Registers	1 3	276	ī	0	Ī	0	Ī	106400	Ī	0.26	ı
Register as Flip Flop	1 3	124	ī	0	Ī	0	Ī	106400	Ī	0.12	ı
Register as Latch	1 3	152	ī	0	Ī	0	ĺ	106400	Ī	0.14	ı
F7 Muxes	1	0	1	0	Ī	0	Ī	26600	Ī	0.00	ı
F8 Muxes	I	0	Ī	0	Ī	0	I	13300	I	0.00	I
+	+		+		+		+		+-		+

2. Memory

							Prohibited				
	ck RAM Tile					Ċ	0	Ċ			0.00
F	RAMB36/FIFO*	1	0	Ī	0	Ī	0	Ī	140	l	0.00
F	RAMB18	I	0	I	0	I	0	I	280	l	0.00

FF:124 LUT:223 BRAM:0


4. Timing Report

Maximum frequency 約為 67.34MHz

5. Simulation Waveform

(1)testbench 模擬結果

(2)Coefficient Program




從圖中可看出左半邊為拉起 data_WE 輸入 tap parameter,右半邊則是關閉 data_WE 依序輸出參數。

(3)Data-in Stream-in



當 ss_tready 拉起時,下一個 cycle 時 data_WE 會打開並存入空位

(4)Data-out Stream-out



當運算完成時,拉起 sm_tready 並輸出 Y 值,並在最後拉起 sm_tlast

(5)RAM access control



Tap RAM 的位址由 counter 從 12'h28 依序減 4 往下數即可,Data RAM 則由兩組 counter 一起去控制輸出位址,一個 counter 在接收到 ss_tready 後將數值設為 12'h28 減去一個 offset,並從這個數開始往上數,而這個 offset 則是由另一個 counter,當接收到 ss_tready 時,會+4 並維持,像圖中所示,data_A 為紅框中 12'h28 時,offset 為 0,另一個 data_A 為 12'h24 時,offset 則 為 4,以此類推即可得到 shift RAM 的效果。