BLOQUES COMBINACIONALES

DESCRIPCIÓN:

Son dispositivos asíncronos: no dependen de la señal de sincronización.

Los bloques combinacionales constan de líneas de entrada y salida.


Se conciben dos tipos de entrada, las entradas de datos y las señales de control.


Las salidas en cada momento dependen exclusivamente de los valores de las entradas de ese instante (no tienen memoria, sólo una "combinación"). Las señales de control gestionan el funcionamiento del bloque y especifican cómo han de procesarse los datos de entrada para generar los datos de salida pertinentes.


El tiempo invertido en procesar los datos de entrada para producir los datos de salida es conocido como retardo.




NOMBRE/SÍMBOLO	DESCRIPCIÓN	ENTRADAS	SALIDAS	SEÑALES DE CONTROL
Multiplexor	Bloque combinacional que	S: n entradas de 1 bit	Y : 1 bit,	H : señal de selección de p
Esquema general:	permite seleccionar cuál de las múltiples entradas transferirá sus datos a la salida del circuito, según lo dictado por las señales de control recibidas.	$(S_0 S_1 S_{n-1})$ siendo n = 2^p .	correspondiente a la entrada seleccionada.	bits. Indica la entrada que se quiere escoger de entre las p posibilidades que nos ofrecen las n entradas, siendo p=log ₂ n.
	Tabla de verdad de un multiplexor de dos entradas (A,B):			G: señal de habilitación (enable). - G=0: el multiplexor está desactivado.







Restador $ \begin{array}{ccccccccccccccccccccccccccccccccccc$	C _{int} A B C _{out} S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 <td< th=""><th>A y B: valores a restar (n bits). Cin: llevada de entrada (1 bit).</th><th>S: resta de los dos valores de la entrada (n bits). Cout: llevada de salida (1 bit). Indica si se ha producido desbordamiento (overflow).</th><th>Ken: señal que indica si se ha de realizar la resta (Res=1) o la suma (Res=0). Ken S 0 A+B (A+B+0) 1 A-B (A+not_B+1)</th></td<>	A y B: valores a restar (n bits). Cin: llevada de entrada (1 bit).	S: resta de los dos valores de la entrada (n bits). Cout: llevada de salida (1 bit). Indica si se ha producido desbordamiento (overflow).	Ken: señal que indica si se ha de realizar la resta (Res=1) o la suma (Res=0). Ken S 0 A+B (A+B+0) 1 A-B (A+not_B+1)
Comparador	Bloque combinacional que compara valores de entrada. Los comparadores de n bits se construyen con comparadores de un bit (rodajas de bit).	A y B: valores a comparar (n bits)	3 salidas de un bit: A>B, A=B, A <b A>B: indica si A es mayor que B.</b 	No tiene señales de control



BLOQUES SECUENCIALES

DESCRIPCIÓN:


En los circuitos secuenciales la respuesta depende del valor de las entradas y el estado del sistema.

En circuitos secuenciales se produce **realimentación**: algunas de las salidas del circuito se llevan a la entrada. Gracias a esto obtenemos el "efecto memoria" (capacidad de recordar el valor anterior).

Hay dos tipos de circuitos secuenciales:


- Asíncronos: procesan las señales de entrada en todo momento para ofrecer la salida.
- **Síncronos**: procesan las entradas en los intervalos/instantes de tiempo señalados por una señal de control: reloj (clock, clk). Fuera de dichos intervalos/instantes la salida del circuito no variará, aunque cambien las entradas.


Los circuitos producen retardos. Pueden generar salidas erróneas (glitches) durante un tiempo determinado. Si las señales no se procesan en cualquier momento (síncr.), se minimiza la influencia de posibles "ruidos" o "glitches".




- periodo (T): se mide en segundos.
- frecuencia (f): se mide en Hercios (HZ= ciclos/s = s⁻¹)

NOMBRE	DESCRIPCIÓN	ENTRADAS	SALIDAS	SEÑALES DE CONTROL
Biestable JK	Biestable síncrono con un bit de	Dos entradas	Q: salidas de datos (1	2 señales de control asíncronas:
	memoria. Puede estar en dos	síncronas:	bit), se suele ofrecer	CL*: Clear o puesta a 0 (Reset).
	estados: 1 o 0.	- J : para activar	en H y L.	PR*: Preset o puesta a 1 (Set).
		señales de 1 bit, se		
	Es usado para construir	ofrece en H.	cik J K Q_{t+1}	Notas:
	indicadores (activar o desactivar		0 0 Q _t	- al ser señales asíncronas su efecto
	información de control de 1 bit).	- K : para desactivar		es inmediato e independiente a clk.
		señales de 1 bit, se	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	- no han de activarse ambas
	Tabla de verdad:	ofrece en L.		señales asíncronas a la vez, el
				estado quedaría indeterminado.





Registro ID.L n biteko erregistroa Clk n	$ \begin{array}{c c c c c c c c c c c c c c c c c c c $	D: entrada de datos donde se ha de colocar el dato a cargar en el registro (n bits).	Q: salida de datos en la que disponemos siempre del contenido del registro (n bits).	LD: señal síncrona que indica que se debe cargar un dato en el registro (load: cargar). Al llegar el flanco de reloj: - LD=1: se carga un nuevo dato, - LD=0: se mantiene el contenido. CL*: señal de inicialización (clear) Permite poner a 0 el contenido del registro Normalmente es una señal asíncrona.
Registros de desplazamiento	Comportamiento: - Almacenar un dato de n bits Desplazar el contenido almacenado 1 bit a la izquierda (multiplicar por 2) o a la derecha (dividir por 2).	D: entrada de datos donde se ha de colocar el dato a cargar en el registro (n bits).	Q: salida de datos en la que disponemos siempre del contenido del registro (n bits).	S1, S0: dos bits para indicar la operación a realizar (cargar un dato, mantenerlo o desplazarlo a la derecha o izquierda) CL*: señal de inicialización (clear).



Operaciones básicas con Registros de Desplazamiento:

- Multiplicar / Dividir por 2
- -Rotación de bits

Generalmente se construye con biestables D habilitados.

Se usan en...

- sistemas digitales donde haya que procesar información en serie (bit a bit).
- circuitos digitales donde se gestionen divisiones y multiplicaciones

Tabla de verdad:


clk	S1	<i>S</i> 0	$Q(Q_{n-1}\dots Q_0)$
	0	0	Q_{r-1} Q_0 Q_{r-2} Q_0 SR SL Q_{r-1} Q_1 D_{r-1} D_0
_	0	1	Q _{n-2} Q ₀ SR
]	1	0	SL Q _{≠1} Q ₁
	1	1	<i>D</i> _{≠-1} <i>D</i> ₀

SL: entrada de 1 bit (left=izda), se cargará en el bit de más peso si el dato se desplaza hacia la derecha

SR: entrada de 1 bit (right=dcha), se cargará en el bit de menos peso si el dato se desplaza hacia la izquierda

- Permite poner a 0 el contenido del registro.
- Normalmente es una señal asíncrona.

Contadores



Comportamiento:

- Almacenar un dato de n bits
- Ejecutar operaciones aritméticas sencillas con el contenido: +1 y -1 (contar).

En general, los contadores son bidireccionales: Up/Down.
Algunos no tienen señal UP y no se puede elegir el sentido (cuentan en una sola dirección).
Pueden darse contadores sin señal CL.

Un contador físico es finito, existe un valor máximo que puede representar.

Contador binario de n bits: contador módulo 2n {0,1,2,...,2n-1}.

Tabla de verdad:

CL*	clk	LD	E	UP	Q_{r+1}
1	-	-	-	-	0
0		0	0	-	Q_t
0	_	0	1	0	$(Q_t - 1) \mod 2^n$
0	J	0	1	1	$(Q_t - 1) \bmod 2^n$ $(Q_t + 1) \bmod 2^n$
0		1	-	-	D

D: entrada de datos donde se ha de colocar el dato a cargar en el registro (n bits).

Q: dato de salida de n bits, contenido del contador.

TC: (1 bit) indica si la cuenta ha llegado al límite (Terminal Count). También se le llama RCO (Ripple Carry Output).

- Si cuenta ascendente: TC=1 si todos los bits salida son "1".
- Si cuenta descendente: TC=1 si todos los bits salida son "0".

LD: señal de control de 1 bit, indica que se debe cargar un dato.

E (CET): señal de control de 1 bit, indica que se quiere contar. En caso de encadenamiento de contadores se usa para trasladar el TC.

UP (U/D, U/D.L): indica la dirección de la cuenta:

- UP=1: hacia arriba.
- UP=0: hacia abajo.

CL*: Señal de inicialización (clear).

- Permite poner a 0 el contenido.
- Normalmente es una señal asíncrona.

MEMORIAS

DESCRIPCIÓN:

Las memorias nacen de la necesidad de almacenar una cantidad de información mayor.

La información que se guarda en una memoria se estructura en palabras (datos de n bits, generalmente 8).

A cada palabra o posición le corresponde una **dirección** (utilizada para operaciones sobre memoria: rd/wr). Se dan en binario y ocupan p bits. Siendo la cantidad de palabras almacenable: N, se cumple $p=log_2N$ o $N=2^p$.

Principales parámetros:

- Capacidad (bits almacenables): cantidad de palabras × tamaño de las palabras
- Tiempo de respuesta/acceso: tiempo para una operación rd/wr.
- Tiempo de ciclo de lectura o escritura: tiempo mínimo entre dos operaciones consecutivas.

Cuanto mayor es una memoria, mayor es su tiempo de respuesta.

Cuando el tiempo de respuesta es importante se construye una jerarquía de memorias:

- Los datos más usados se guardan en memorias más pequeñas y rápidas.
- La información general se guarda en memorias más grandes y lentas.

Sistema de memoria formado por 3 tipos de memorias semiconductoras:

- Registros: más rápidos, baja capacidad.
- Memoria caché: capacidad y velocidad intermedias
- Memoria principal: la más lenta, mayor capacidad.

Características ideales:

- Rapidez.
- Permite operaciones rd y wr.
- Información permanente (se mantiene al desconectarse la fuente de alimentación).
- Alta densidad (muchos bits en un solo circuito integrado).
- Fiable (sin errores en la información almacenada).

NOMBRE	DESCRIPCIÓN	ENTRADAS	SALIDAS			SEÑA	LES DE CONTROL
BANCO DE REGISTROS DAT _{in} " DAT _{out} Fem 2 erregistro	Pequeña memoria formada por unos cuantos registros donde se guarda/recupera información. Muy rápido pero de baja capacidad (4-256 datos).	DATin: dato a escribir en un registro (n bits). HELB: dirección del registro a	DATout: dato a leer del registro especificado.	rea WI	liza R: se	ir una eñal q	ue indica que se va a lectura. Jue indica que se va a escritura.
┌ ▶	,	leer/escribir (n bits).		F	D	WR	Eragiketa
clk ∤2 RD, WR	Permite operaciones rd/wr.				0	0	informazioa mantendu
	A cada registro se le asigna una dirección y un "nombre" dentro				0	1	erregistro bat idatzi EM[HELB] := DATin
	de la arquitectura (ej: dir 7, R7).				1	0	erregistro bat irakurri DATout := EM[HELB]
	Proceso de escritura: - dar el dato (DATin) - indicar la dirección donde queremos escribir (HELB) - activar la señal WR.						
	Proceso de lectura: - indicar la dirección desde donde queremos leer (HELB) - activar la señal RD se nos proporciona el dato DATout.						
	Utilizado por el procesador para ejecutar instrucciones más rápidamente.						

MEMORIA ROM	Permite operación rd	HELB: dirección del	DATout: dato a leer	RD (read): señal a activar para
(read only memory)	generalmente.	registro a leer (n	de la memoria.	realizar una lectura (en algunos
ROM		bits).		casos: OE).
$2^p \times n$	En algunas se puede escribir			
	pero lleva más tiempo.			CS (chip select) : señal de activación del chip.
$HELB \xrightarrow{p} A_{p-1}-A_0 \qquad Q_{m-1}-Q_0 \xrightarrow{n} DAT_{out}$	La información que almacenan			- CS=1 : memoria activada
	es permanente y en general se			- CS=0 : memoria desactivada
CS.L RD.L	graba fuera del sistema en el			
	que se utilizan.			
	La información que guardan es			
	fija o cambia sólo			
	esporádicamente.			
MEMORIA RAM	Permite operaciones rd/wr.			
(Random Access Memory)				
	La información que almacenan			
	no es permanente (no se			
	mantiene al desconectarse la			
	fuente de alimentación).			
	El tiempo para acceder a			
	cualquier palabra es el mismo,			
	independientemente de su			
	posición.			
	Hay dos tipos: RAM estática y			
	dinámica.			

MEMORIA RAM ESTÁTICA

 $\begin{array}{c} \textbf{SRAM} \\ 2^p \times n \\ \\ \textbf{A}_{p-1}\text{-}A_0 \quad DQ_{n-1}\text{-}DQ_0 \\ \hline \\ \underline{CSL \quad OEL \quad WRL} \\ \hline \\ \end{array}$

Lectura: se ha de proporcionar la dirección antes que la señal OE, o bien al mismo tiempo.

Escritura: se ha de proporcionar el dato (**DATin**) y la dirección (**HELB**) y activar WR.

Entradas y salidas:

HELB: dirección de p bits de una palabra concreta sobre la que se realizará la operación (entrada).

La memoria tendrá 2^p palabras.

DATout /DATin: dato de n bits a leer/escribir respectivamente. Se utilizan las mismas líneas para los datos de entrada y salida. Cuando CS=0 o no se realizan operaciones las líneas de datos están en alta impedancia (Z).

OE (Output Enable): señal a activar para realizar una lectura. Hace que las líneas de datos funcionen como salida.

WR (write): señal a activar para realizar una escritura. Hace que las líneas de datos funcionen como entrada.


CS (chip select): señal de activación del chip.

- **CS=1**: memoria activada

- **CS=0**: memoria desactivada

CS	WR	OE	funtzioa
0	_	_	desaktibatuta
1	0	0	_
1	0	1	irakurketa
1	1	0	idazketa

MEMORIA RAM DINÁMICA



Mayor capacidad que en la estática pero se ha de recargar para evitar pérdidas (refresh).

Organizada como una matriz:

Entradas y salidas


HELB: dirección de p bits de una palabra concreta sobre la que se realizará la operación (entrada).


La memoria tendrá 2^p palabras.

DATout /**DAT**in: dato de n bits a leer/escribir respectivamente. Se utilizan las mismas líneas para los datos de entrada y salida.

OE (Output Enable): señal a activar para realizar una lectura. Hace que las líneas de datos funcionen como salida.

WR (write): señal a activar para realizar una escritura. Hace que las líneas de datos funcionen como entrada.





NOMBRE	DESCRIPCIÓN				
UP (unidad de	Trata los datos.				
proceso)	El funcionamiento de sus componentes es controlado por la UC.				
	Cada sistema digital está enfocado a tareas diferentes, por lo que variarán de un diseño a otro.				
	No es posible automatizar un diseño que sirva para cualquier sistema digital.				
UC	Tareas similares en cada sistema digital:				
(unidad de control)	-> generar las señales de control de los componentes de la UP en una secuencia precisa para lograr su objetivo.				
	En general es un autómata o máquina de estados finitos: realiza las tareas previstas en una secuencia determinada de modo cíclico y continuo.				
	En cada instante de tiempo está en un estado determinado. En cada estado: - genera señales de control correspondientes a dicho estado decide cuál será el estado siguiente. Kanpo-seinaleak (konbinaz.) Kanpo-seinaleak (konbinaz.) Kontrol-seinaleak (konbinaz.) Kontrol-seinaleak (konbinaz.)				
	Maneras de describir las tareas: - grafos ASM (Algorithmic State Machines) - métodos basados en lenguajes de descripción de hardware (VHDL)				
ASM	Utilizados en sistemas digitales síncronos para describir las tareas del autómata de control.				
(algorithmic	Describe un algoritmo o procedimiento de control.				
State					
Machines)	Elementos:				
	- Estados : elementos básicos, representados con un rectángulo. Corresponden a los estados del autómata. El autómata está siempre en algún estado y permanece en él al menos un ciclo. Es conveniente asignarles nombres.				
	- Entradas (variables de entrada): procesadas para decidir el siguiente estado y generar las correspondientes señales de control. Representadas por rombos o similares. En cada estado se pueden procesar 0, 1 o varias.				

- Señales de control (salidas):

- Incondicionales: se activan siempre que el autómata esté en el estado en el que están indicadas
- Condicionales: se activan cuando el autómata está en el estado en el que están indicadas y las entradas toman un valor determinado.

La señal de inicialización inicializa la unidad de control en un estado concreto (generalmente: **Reset**). Habitualmente, esta señal es asíncrona (en lógica negativa) y se suele llevar a la entrada CL* de los biestables.

Cuando se llega al flanco del reloj, el algoritmo procesa las variables de entrada.

Determina las señales de control a activar en cada instante y la evolución del propio autómata.

Si las señales no están expresadas en un estado determinado, estarán desactivadas.

Los nombres de las señales de control han de corresponderse con las entradas de control de los circuitos de la unidad de proceso.

