

Apellidos: Nombre: Grupo: DNI:


Examen EP1 (temas 2, 3, 4, 5, 6 i 7)

- Duración del examen: 1:45 horas.
- La solución de cada ejercicio se debe escribir en el espacio reservado en cada ejercicio.
- No se puede utilizar calculadora, móvil, apuntes...
- La solución del examen se publicará en Atenea el lunes 3/11 i las notas saldrán el 10/11 como tarde.


Pregunta 1) (1,5 puntos)

Dado el esquema en bloques del CLC de la figura, complete la siguiente tabla de valores de las salidas del circuito para cada uno de los valores de las entradas (LT calcula $A < B$, interpretando los valores de sus entradas como enteros).

X (8 bits)	Y (8 bits)	X_s	Y_s	W	a	b	c	d	e
	01100110	-15							
10101010			-120						

**Pregunta 2) (1,5 punto)**

Dado el Grafo de estados de un CLS de la figura, hacer la síntesis del circuito utilizando un **Decodificador** (el orden de las entradas de mayor a menor peso debe ser $q_2q_1q_0a$) y las puertas necesarias para el CLC que calcula el estado siguiente (CLC G) y una **ROM** para el CLC de salidas (CLC H). Sintetizad el circuito usando el número mínimo de biestables.




Apellidos: Nombre: Grupo: DNI:

Pregunta 3) (2 puntos)

Dado el siguiente circuito lógico combinacional CLC:

- a) Obtenga la Tabla de Verdad (análisis de CLCs).

x	y	z	w2	w1	w0



- b) Simplifique el CLC usando mapas de Karnaugh (incluir en la solución), para obtener la expresión mínima en suma de minterms. Escriba también la expresión mínima.

- c) Realice la síntesis del CLC **simplificado en el apartado b** usando puertas lógicas.

Apellidos: Nombre: Grupo: DNI:


Pregunta 4) (1,5 puntos)

Dado el circuito secuencial de la imagen, completad el siguiente cronograma teniendo en cuenta que cada línea vertical es 1 u.t.

$$T_p(\text{NOT}) = 1 \text{ u.t.}$$

$$T_p(\text{Biestable}) = 4 \text{ u.t.}$$

$$T_p(\text{Mx}) = 2 \text{ u.t.}$$


**Pregunta 5) (1,5 puntos)**

Necesitamos diseñar un circuito que, dada una secuencia de entrada, nos calcule la XOR de los dos últimos bits. Es decir, $w(c) = \text{XOR}(x(c-1), x(c-2))$. Para simplificar el circuito, como en los primeros ciclos no tenemos suficientes datos para calcular la XOR asumiremos que son 0. Sería como asumir que $x(-1) = x(-2) = 0$.

En el siguiente cronograma simplificado podemos ver un ejemplo de comportamiento.

Ciclo	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14
x	0	1	1	0	0	1	0	1	0	1	1	1	1	0	1
w	0	0	1	0	1	0	1	1	1	1	1	0	0	0	1

Complete el grafo de estados que implemente el CLS deseado.



Apellidos: Nombre: Grupo: DNI:

Pregunta 6) (2 puntos)

Diseñar un PPE que calcule la siguiente expresión:

Si ((A=0) or (B=0)) W=A, sino W=2*(A+B)



El PPE tendrá dos entradas: ini (señal de 1 bit) y X (un bus de 8 bits). En el mismo ciclo que ini sea 1, el bus X tendrá el valor de A. En el siguiente ciclo, el bus X tomará el valor de B.

Una vez iniciado un cálculo, ignoraremos el valor de ini.

El PPE tendrá dos salidas: un bus de salida W (de 8 bits) y fi (señal de 1 bit). Cuando tengamos el resultado listo, este saldrá por el bus W en el mismo ciclo que fi valga 1. Deberíamos poder iniciar un nuevo cálculo lo antes posible.

La unidad de proceso del PPE se muestra en la figura.

- a) Deberéis implementar la unidad de control completando el siguiente grafo. Del grafo no sobra nada y ya incluye todos los estados necesarios, pero pueden faltar arcos, etiquetas y valores de las salidas. **No os olvidéis de las señales de entrada en la leyenda.**



	LdA	LdB	Mxz	Mx0	Mx1	Fi
S0	1					
S1		1				
S2			1			
S3						
S4				0		
S5						
S6				1		
S7						1

- b) Indica uno de los caminos críticos de todo el circuito secuencial (UP + UC) teniendo en cuenta que la UC se implementa con una ROM y un multiplexor de buses. Asume los siguientes tiempos de propagación:

$$\text{Tp}(\text{Biestable}) = 150 \text{ u.t.}$$

$$T_p(\text{MUX}) = 50 \text{ u.t.}$$

$$\text{Tp(ADD)} = 450 \text{ u.t.}$$

$$\text{Tp}(Z) = 60 \text{ u.t.}$$

$$\text{Tp}(\text{SL-1}) = 0 \text{ u.t.}$$

$$T_p(\text{ROM}) = 70 \text{ u.t.}$$

--

- c) ¿Cuál debería ser el tiempo de ciclo mínimo para el circuito secuencial completo (UP + UC)?

--