


Examen EP1 (*temas 2, 3, 4, 5, 6 i 7*)

- Pregunta 1) (1,5 puntos)**

X (8 bits)	Y (8 bits)	X _s	Y _s	W	a	b	c	d	e
11110001	01100110	-15	102	00001010	0	1	0	1	0
10101010	10001000	-86	-120	11001000	1	1	1	1	0

Pregunta 2) (1,5 punto)



(els valors a les adreces 5, 6 i 7 de la ROM poden ser també XX)


Apellidos: Nombre: Grupo: DNI:

Pregunta 3) (2 puntos)


Dado el siguiente circuito lógico combinacional CLC:

- a) Obtenga la Tabla de Verdad (análisis de CLCs).

x	y	z	w2	w1	w0
0	0	0	1	1	0
0	0	1	0	1	1
0	1	0	1	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	1	0	1	1
1	1	0	0	0	0
1	1	1	1	0	0




- b) Simplifique el CLC usando mapas de Karnaugh (incluir en la solución), para obtener la expresión mínima en suma de minterms. Escriba también la expresión mínima.



$$\begin{aligned}
 W0 &= !Y \cdot Z + !X \cdot Y \\
 W1 &= !Y \\
 W2 &= !X \cdot !Z + Y \cdot Z
 \end{aligned}$$

- c) Realice la síntesis del CLC
- simplificado en el apartado b**
- usando puertas lógicas.



Criteri de correcció:

- a) 0,75 punts Taula de veritat. (-0,25 per fila errada, 0 si 3 errors o més).
- b) 0,25 punts per mapa (3 mapes), i respectiva suma de minterms correctes (0 si 2 errors o més).
- c) 0,5 punts per síntesi de CLC amb portes correcta (-0,25 per error, 0 si 2 errors o més).

NOTA: si l'apartat a està malament per una senyal de sortida, aquella senyal de sortida també estarà malament al b i al c (és adir no es corregirà aquell senyal)

Apellidos: Nombre: Grupo: DNI:


Pregunta 4) (1,5 puntos)

Dado el circuito secuencial de la imagen, completad el siguiente cronograma teniendo en cuenta que cada línea vertical es 1 u.t.

$T_p(\text{NOT}) = 1\text{u.t.}$

$T_p(\text{Biestable}) = 4\text{u.t.}$

$T_p(\text{Mx}) = 2\text{u.t.}$



Criteri de correcció:

-0,5 per cada fila incorrecta


Pregunta 5) (1,5 puntos)

Necesitamos diseñar un circuito que, dada una secuencia de entrada, nos calcula la XOR de los dos últimos bits. Es decir, $w(c) = \text{XOR}(x(c-1), x(c-2))$. Para simplificar el circuito, como en los primeros ciclos no tenemos suficientes datos para calcular la XOR asumiremos que son 0. Sería como asumir que $x(-1) = x(-2) = 0$.

En el siguiente cronograma simplificado podemos ver un ejemplo de comportamiento.

Ciclo	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14
x	0	1	1	0	0	1	0	1	0	1	1	1	1	0	1
w	0	0	1	0	1	0	1	1	1	1	1	0	0	0	1

Complete el grafo de estados que implemente el CLS deseado.



Criteri de correcció:

-0,5 per cada estat incorrecte. Un estat és incorrecte si alguna de les arestes que surten d'ell són incorrectes.

Apellidos: Nombre: Grupo: DNI:

Pregunta 6) (2 puntos)

Diseñar un PPE que calcule la siguiente expresión:


$$\text{Si } ((A=0) \text{ or } (B=0)) \text{ } W=A, \text{ sino } W=2*(A+B)$$

El PPE tendrá dos entradas: ini (señal de 1 bit) y X (un bus de 8 bits). En el mismo ciclo que ini sea 1, el bus X tendrá el valor de A. En el siguiente ciclo, el bus X tomará el valor de B.


Una vez iniciado un cálculo, ignoraremos el valor de ini.

El PPE tendrá dos salidas: un bus de salida W (de 8 bits) y fi (señal de 1 bit). Cuando tengamos el resultado listo, este saldrá por el bus W en el mismo ciclo que fi valga 1. Deberíamos poder iniciar un nuevo cálculo lo antes posible.

La unidad de proceso del PPE se muestra en la figura.



- a) Deberéis implementar la unidad de control completando el siguiente grafo. Del grafo no sobra nada y ya incluye todos los estados necesarios, pero pueden faltar arcos, etiquetas y valores de las salidas. **No os olvidéis de las señales de entrada en la leyenda.**



	LdA	LdB	Mxz	Mx0	Mx1	Fi
S0	1	x	x	x	x	0
S1	0	1	x	x	x	0
S2	0	0	1	x	x	0
S3	0	0	0	x	x	0
S4	x	x	x	0	1	0
S5	x	x	x	x	0	0
S6	x	x	x	1	1	0
S7	1	x	x	x	x	1

Criteri de correcció: 1,25 punt

-0,25 per cada estat incorrecte. Un estat és incorrecte si les sortides o alguna de les arestes que surten d'ell són incorrectes.

- b) Indica uno de los caminos críticos de todo el circuito secuencial (UP + UC) teniendo en cuenta que la UC se implementa con una ROM y un multiplexor de buses. Asume los siguientes tiempos de propagación:

$T_p(\text{Biestable}) = 150 \text{ u.t.}$

$T_p(\text{MUX}) = 50 \text{ u.t.}$

$T_p(\text{ADD}) = 450 \text{ u.t.}$

$T_p(Z) = 60 \text{ u.t.}$

$T_p(\text{SL-1}) = 0 \text{ u.t.}$

$T_p(\text{ROM}) = 70 \text{ u.t.}$

RegA/RegB (150) – ADD (450) – MUX (50) – MUX (50) - REG

Criteri de correcció: 0,5 binari

- a) ¿Cuál debería ser el tiempo de ciclo mínimo para el circuito secuencial completo (UP + UC)?

700 u.t.

Criteri de correcció: 0,25 binari (només si camí correcte)