

Parcial 1 diseño digital

Jhonatan Alexander Gomez Gamboa

2023-03-06

## 1. Introducción experimental.

La creación e implementación del siguiente diseño digital tiene como función la implementación del protocolo de comunicación serial UART (Universal Asynchronus Receiver/Transmiter) el cual se utilizará para comunicar una computadora de escritorio con el modulo UART-RS232 implementado en un FPGA (Field Programming Gate Array) el cual tendra dos modos de transmisición utilizado ocho switches o al retransmitir la salida de la memoria, ademas de tener la capacidad de recibir como cadena hasta 6 bytes, almacenarlos en la memoria, mostrarlos y retransmitirlos, con la posibilidad de cambiar sus caracteristicas de comunicación, los display 7 segmentos permitira ver estas caracteristicas en timpo real.

## 2. Ambiente experimental.

Quartus (Quartus Primer 17.1 Lite Edition)

FPGA DE10-Lite 10M50DAF484C7G

Modulo usb-serial communication.

Computadora (con serial monitor program)

#3. Programa

A continuación se muestra el módulo top el cual fue el diseño montado en el FPGA, donde podemos ver los diferentes bloques que lo conforman en la figura 1, explicaremos mas adelante el funcionamiento de cada uno de los módulos por separado. La internción del diseño es implementar comunicación serial diseñando un módulo UART RS232.

Table 1: Entradas y salidas del modulo TOP DUT (UART)

Señal	Dirección	Tamaño	Descripción
$clk\_top$	in	1	Señal de reloj interna del FPGA de 50MHz
$rst\_top$	in	1	Señal que permite inicializar todos los registros
data insw	in	8	Datos de 8 switches(1 byte) caracter a transmitir
$ena\_top$	in	1	Señal de habilitación para realizar acciones
$sel\_top$	in	2	Señal de entrada de 2 switches para cada acción
$rxin\_top$	in	1	Señal de entrada al módulo desde la pc (serial)
$txout\_top$	out	1	Señal de salida del módulo top a la pc (serial)
$HEX0\_top$	out	8	señal de salida del módulo al 7 segmentos 0
$HEX1\_top$	out	8	señal de salida del módulo al 7 segmentos 1
$HEX2\_top$	out	8	señal de salida del módulo al 7 segmentos 2

Señal	Dirección	Tamaño	Descripción
HEX3_top	out	8	señal de salida del módulo al 7 segmentos 3
$HEX4\_top$	out	8	señal de salida del módulo al 7 segmentos 4
$HEX5\_top$	out	8	señal de salida del módulo al 7 segmentos $5$

Este módulo mostrado en la figura 2 se trata de un multiplexor que nos permite realizar varias acciones utilizando unicamente dos switches y un botón para hacer efectivos estos cambios, esto con la finalidad de ahorrar en el número de entradas ya que en la mayoria de los casos se utilizan contadores para que con un mismo botón podamos cambiar los parametros de la misma caracteristica.

Utilizando el sel en 0 modificamos el baudrate, en 1 podemos cambiar del modo de transmición si bien podemos hacerlo desde la memoria para reenviar todos los datos guardados tambien podemos hacerlo con los datos de entrada utilizando los switches.

Table 2: Entradas y salidas del modulo muxtwoselfour

Señal	Dirección	Tamaño	Descripción
ena	in	1	entrada que permite realizar los cambios al oprimirlo
sel	in	2	dependiendo de las combinaciones permite cambiar valores
selbaud	out	1	permite habilidad el cambio de baudage
selmodtx	out	2	permite cambiar el modo de transmición
$\mathit{seltxff}$	out	3	permite transmitir la salida de la memoria
seltx	out	4	permite transmitir las entradas de los switches

El módulo mostrado en la figura 3 se trata del generador del baudrate, este al recibir una referencia en sus entradas podemos tener a la salida los respectivos baudrates de interes como lo son 9600 al tener una referencia de 324, 57600 al tener una referencia de 35, y 115200 al tener una referencia de 23, y sacar estas frecuecia de transmición en la salida.

Table 3: Entradas y salidas del modulo baudgenerator

Señal	Dirección	Tamaño	Descripción
clk	in	1	señal de reloj de 50MHz del FPGA
refer	in	9	señal de referencia para cambiar el baudrate
rst	in	1	señal para inicializar los registros del módulo
tickbd	out	1	señal de salida del baudrate

El módulo mostrado en la figura 4 nos muestra la arquitectura del selector de baudage el cual utiliza una misma entrada para aumentar un contador interno que dependiendo el valor de este registro nos data una de las respectivas referencias. Utiliza una señal de 3Hz para hacer cambios de manera medida y lenta.

Table 4: Entradas y salidas del modulo baudselect

Señal	Dirección	Tamaño	Descripción
rst	in	1	Señal para inicializar los registros
selbaud	in	1	señal de activación para cambiar el baudage
ticksel	in	1	señal de entrada de 3Hz para seleccionar

Señal	Dirección	Tamaño	Descripción
refer	out	9	Señal de referencia la cual se conectara al generador

En el diagrama de la figura 5 podemos ver la arquitectua del modulo prescaler, el cual es un contador que nos permite tener ticks de habilitación para diferentes tareas al variar el valor maximo del contador, en este caso se utilizo para obtener 3Hz utilizando la fórmula siguiente

$$NUM = \frac{Frecuencia_{fpga}}{Frecuencia_{interes}}$$

este número nos dara el numero a contar y para obtener el número de bits necesario utilizamos la formula:

$$log_2(NUM)$$

Table 5: Entradas y salidas del modulo prescaler

Señal	Dirección	Tamaño	Descripción
$rst\\fastclock$		1 1	Señal para inicializar los registros del módulo señal de reloj de entrda de 50MHz del FPGA
slowclock	out	1	señal de salida a menor frecuencia que la entrada

El módulo mostrado en la figura 6 se trata del receptor, el cual fue hecho utilizando una maquina de estados finita, ya que según el protocolo de UART, necesita la trama tener una forma espeficia la cual nos permitira recuperar el dato.

Table 6: Entradas y salidas del modulo rx

Señal	Dirección	Tamaño	Descripción
bdtick	in	1	Señal que tendra el baudage necesario del protocolo
$egin{array}{l} rx\_in \ rx\_rst \end{array}$	in in	1	señal que entrara de la computadora para comunicación señal que permite inicializar los registros
rx_done rx_out	out	1 8	bandera de salida al recibir una trama con exito Señal de salida de la trama recibida en paralelo

El módulo mostrado en la figura 7 se trata de la arquitectura del control de escritura utilizado, el cual se realizo utilizando una maquina de estados de Moore, la cual tiene una retroalimentación con la bandera rxdone para poder guardar el dato en la memoria de una manera optima.

Table 7: Entradas y salidas del modulo controlwrite

Señal	Dirección	Tamaño	Descripción	
clk	in	1	Señal de reloj la cual sera la del baudrate	
data in	in	8	señal de entrada que llega del modulo rx	
rst	in	1	señal que permite inicializar los registros	
rxdone	in	1	bandera cuando una trama fue capturada con exito	

Señal	Dirección	Tamaño	Descripción	
addr	out	3	señal utilizada como puntero para la escritura en memoria	
data out	out	8	señal de salida dirigida a la memoria	
we	out	1	señal de habilitación de escritura	

El módulo mostrado en la figura 8 se trata del módulo onepulse el cual se utiliza como mecanismo para evitar oprimir un botón para realizar una accion y tener varios eventos cuando solo se busca uno solo, hacemos uso de la frecuencia de 3Hz para segurar esto.

Table 8: Entradas y salidas del modulo onepulse

Señal	Dirección	Tamaño	Descripción
ena	in	1	Señal que representa una logica dada por un botón
tickbd	in	1	señal del baudrate que sale del generador
ticksel	in	1	señal de 3Hz utilizada para optener un unico alto
flag	out	1	salida logica que dura un ciclo de tickbd para logica

El módulo mostrado en la figura 9 se trata de la memoria RAM de dual port utilizada, se uso la plantilla proporcionada por el entorno de desarrollo Quartus, donde tenemos dos relojes tanto de escritura como de lectura que seran los del FPGA 50MHz.

Table 9: Entradas y salidas del modulo SDP\_DCRAM

Señal	Dirección	Tamaño	Descripción
- $data$	in	8	señal de los datos a guardar en la memoria
$read\_addr$	in	3	puntero de direccion para lectura
$read\_clock$	in	1	señal de reloj de 50MHz
we	in	1	señal de habilitación de escritura
$write\_addr$	in	3	puntero de escritura de dirección de escritura
$write\_clock$	in	1	señal de reloj de escritura de 50MHz
q	out	8	datos de salida de la memoria

En la figura 10 podemos ver la arquitectura del módulo control de lectura el cual fue hecho utilizando una maquina de estados moore.

Table 10: Entradas y salidas del modulo contolread

Señal	Dirección	Tamaño	Descripción
rst	in	1	señal que incializa los registros
tickbd	in	1	señal del baudrate
ticks end	in	1	salida del modulo onepulse para transmitir
txdone	in	1	señal de entrada cuando una trama se envio con exito
addr	out	3	Señal puntero para las direcciones de lectura
txena	out	1	señal que permite la transmición con condiciones

El diseño mostrado en la figura 11 se trata del módulo transmisor el cual tambien fue realizado utilizando una maquina de estados moore, lo cual nos permitira asegurar el correcto diseño de la trama a transitir, este




Figure 1: Diagrama de bloques que representa la construcción del módulo top con sus respectivas entradas, salidas e interconexiones




Figure 2: Diagrama de flujo (muxtwoselfour) para la creación del módulo multiplexor que permite realizar diferentes acciones del diseño utilizando dos switches y un botón de habilitación de la acción




Figure 3: Diagrama de flujo (baudgenerator) del módulo generador del baudrate el cual recibirá una referencia como entrada y en base a la misma tendra de salida los diferentes baudages (9600, 57600, 115200)




Figure 4: Diagrama de flujo (baudselect) del módulo seleccionador de baudage, el cual sacara una referencia la cual dependera del valor actual de la variable contadora (cnt)




Figure 5: Diagrama de flujo (prescaler) del módulo prescaler que se encarga de dar como salida un tick con una frecuencia menor a la del reloj interno del FPGA, parametrizable por lo cual al variar MAX\_COUNT podremos tener diferentes frecuencias




Figure 6: Diagrama de flujo (rx) de la máquina de estados del receptor (UART) el cual recibira los datos provenientes de la computadora, el módulo es parametrizable por lo que se podra modificar el número de bits de datos de la trama asi como el número de bits del stop




Figure 7: Diagrama de flujo (controlwrite) de la máquina de estados del control de escritura el cual permitira guardar los datos en orden en la memoria uno detras de otro




Figure 8: Diagrama de flujo (onepulse) del módulo utilizado para poder evitar varias flancos de alto al utilizar un botón (medio mecanico) como entrada




Figure 9:  $Diagrama\ de\ flujo\ (SDP\_DCRAM)\ del\ m\'odulo\ de\ memoria\ RAM\ donde\ se\ guardaran\ los\ datos\ recibidos\ de\ la\ computadora$ 




Figure 10: Diagrama de flujo (controlread) que representa la máquina de estados para el módulo que controlara la lectura de la memoria para poder sacar todos los datos guardados al oprimir un botón




Figure 11: Diagrama de flujo (tx) que representa la máquina de estados del transmisor del protocolo UART, el cual utiliza como reloj el baudage seleccionado

modulo para poder trasmitir tiene dos forma, recibiendo un estimulo del controlador de lectura o al cambiar el tipo de transmición y utilizar los switches.

Table 11: Entradas y salidas del modulo tx

Señal	Dirección	Tamaño	Descripción							
bdtick	in	1	Entrada de la señal de baudrate							
$data\_in$	in	8	señal de los datos a transmitir							
$tx\_ena$	in	1	Señal de habilitación mecanica para los switches							
$tx\_rst$	in	1	Señal para inicializar los registros							
$\mathit{txff}\_\mathit{ena}$	in1	1	Señal para habilitación de transmisción de memor							
$tx\_done$	out	1	señal de que la trama se envio con exito							
$tx\_out$	out	1	salida que se conecta con la computadora							

## 4. Resultados simulados.




Figure 12: Vista global del funcionamiento del testbench que prueba el módulo top

/tb_dut/refer_tb		()) 26													
→ /tb_dut/dataintb	210	()(99		(35			(70		(105			(140		175	
<pre>/tb_dut/rxdone_tb</pre>	St0	1													
/tb_dut/rxout_tb	210	-(XX3 XX99		)( )( )(3	(35		)))(6)(7)		X X 1	( )( 105		X0 XX12 X	140	)(()(	() ( 175
/tb_dut/addrcw_tb	000	000			001			(010		(0:	1		(100		(101
/tb_dut/dataoutcw_tb	11010010	00000000	(01100011		001	00011		01000110		(0:	101001		(10001100		(10
/tb dut/we tb	StO														

Figure 13: Parte de la simulción que muestra como se reciben los datos a travez del rx de manera exito

/tb_dut/txouttb	St1	MIN.			<u> </u>	$\Box$							
<b>Ⅲ</b> —◆ /tb_dut/dataintb	210	() 99	35	(70	105	140	(175	210					
→ /tb_dut/q_tb	175								(210 )(35 )	70 (105 (1	40 (175		
/tb_dut/txout_tb	St1												
_ <b></b> -/tb_dut/i	00000111		00000001	00000010	00000011	00000100	00000101	(00000110	00000111				
L-	1												

Figure 14: parte de la simulación donde podemos aprecioar como los mismos datos de entrada son reenviados de nuevo al pulsar la transmición de la memoria

## 5. Resultados experimentales.

Como podremos ver en las imagenes siguientes la correcta implementación del módulo, tanto para configurar sus caracteristicas figuras 15 a la 19.

En la figura 20 a la 21 podemos ver como la transmición se lleva a cabo de manera correcta. transmitiendo un 0 utilizando el modo de transmición de los switches.

En la figuras 22 y 23 podemos ver como al recibir 6 bytes de información o 6 caracteres estos se muestran en los displays y pueden ser restransmitidos de vuelta a la computadora mostrando un correcto funcionamiento.



Figure 15: Configuración de baudrate en 9600




Figure 16: Configuración de baudrate en 57600



Figure 17: Configuración de baudrate en 115200



 $\label{eq:configuración} Figure~18:~Configuración~del~modo~de~transmición~utilizando~los~datos~guardados~en~la~memoria~para~reenviar~por~el~módulo~transmisor$ 



Figure 19: Configuración del modo de transmición utilizando los datos de los 8 switches de entrada para reenviar por el módulo transmisor



Figure 20: configuración en codigo ascii para poder renviar un cero



Figure 21: terminar de comunicación donde recibimos el caracter mandado




Figure 22: recibiendo datos desde la terminar del monitor serial y guardada en la memoria




Figure 23: despues de pulsar el boton de renvio de los datos de la memoria