



东南大学2026年PLD竞赛

板卡及其开发培训

2026.9.18



目 录

Contents

01

板卡介绍

02

编程语言

03

开发流程



板卡介绍



1、小梅哥ACZ7015开发板

介绍与参考资料

2026.9.18

顾钊天

ACZ7015板卡简介



Xilinx Zynq-7000 系列 FPGA

小梅哥**官网**主页:

<https://www.corecourse.cn/forum.php>

小梅哥**b站**主页:

<https://space.bilibili.com/476579378?s>

pm_id_from=333.337.0.0



ACZ7015板卡资源介绍



主控芯片: xc7z015clg485-2

Part	I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs	Ultra RAMs	DSPs
xc7z015clg485-2	485	150	46200	92400	95	0	160

双核 ARM A9 处理器

DDR3: 1GB 32bit

EMMC: 8GB

FLASH: 128Mbit

高速接口: PCIE 2.0 X1

6.25G 光纤 X2

网络: 千兆以太网

WIFI

显示: RGB TFT



HDMI X2

音频: WM8960

图像: DVP 摄像头接口




ACZ7015板载资源位置



ACZ7015板卡供电



ACZ7015 开发板通过圆孔供电电缆进行供电




12V圆孔电源
适配器供电

电源拨码开关拨到ON侧代表为开发板通电

ACZ7015板卡USB Type-C 接口



ACZ7015 开发板直接将下载器集成到了开发板上，用户可以直接通过 USB Type-C 接口实现下载器的连接



ACZ7015板卡官网页面



芯路恒电子

www.corecourse.cn

华丽的背后,是动人的故事
我猜,你也是个有故事的人

CFSong | 我的 | 设置 | 消息 | 提醒 | 退出
积分: 4 | 用户组: 新手入门 | 签到

论坛首页

小梅哥FPGA资料专区

FPGA学习交流

MCU学习交流

ARM Linux学习交流

小梅哥博客

官方淘宝店

快速导航

请输入搜索内容

帖子

热搜: 合集

发表主题

论坛首页

今日: 0 | 昨日: 0 | 帖子: 3309 | 会员: 10747 | 欢迎新会员: xxm_jamic

我的帖子 | 最新回复

FPGA开发板/扩展模块资料下载 【产品资料合集】小梅哥所有FPGA开发板/扩展模块资料下载

论坛热图

论坛新帖 最新回复 本周热点 本月热点 论坛精华

会员排行

小梅哥教学FPGA开发板

DDR3

HDMI

以太网

USB传输

手把手 0基础 视频教学

【火】小梅哥Xilinx FPGA开发板 ACX720开发板全

1

【AC820-ZYNQ】SD系统启动卡制作

2024-09-20

Xilinx FPGA开发板

ACZ7015开发板
主题: 20, 帖数: 30
最后发表: 2024-6-11 11:51

ACX750开发板
主题: 3, 帖数: 7
最后发表: 2024-5-10 16:17

AC608-ZYNQ邮票孔核心板
主题: 14, 帖数: 15
最后发表: 2024-8-30 11:13

Vivado软件使用和设置
主题: 43, 帖数: 59
最后发表: 2024-9-13 09:57

ACZ702开发板
主题: 100, 帖数: 193
最后发表: 2024-9-14 15:04

AC820-ZYNQ开发板
主题: 7, 帖数: 12
最后发表: 3 天前

ACZ702-Core核心板
主题: 1, 帖数: 1
最后发表: 2023-2-28 15:26

开发板使用
主题: 14, 帖数: 24
最后发表: 5 天前

ACX720开发板
主题: 50, 帖数: 208
最后发表: 2024-9-6 13:41

ACZ702-CB开发板
主题: 0, 帖数: 0
从未

Vivado仿真相关问题
主题: 8, 帖数: 11
最后发表: 2024-2-23 16:29

7

ACZ7015板卡官网页面





华丽的背后,是动人的故事
我猜,你也是个有故事的人

CFSong | 我的 | 设置 | 消息 | 提醒 | 退出

积分: 4 | 用户组: 新手入门 | [签到](#)



[论坛首页](#) [小梅哥FPGA资料专区](#) [FPGA学习交流](#) [MCU学习交流](#) [ARM Linux学习交流](#) [小梅哥博客](#) [官方淘宝店](#) [快速导航](#)

[帖子](#) [热搜: 合集](#) [发表主题](#)

[论坛首页](#) > [Xilinx FPGA开发板](#) > [ACZ7015开发板](#)

[ACZ7015开发板](#) 今日: 0 | 主题: 20 | 排名: 19 [收藏本版](#) [订阅](#)

[发帖](#) [返回](#)

[全部主题](#) [最新](#) [热门](#) [热帖](#) [精华](#) [更多](#)

☐ 新窗	作者	回复/查看	最后发表
【合集】小梅哥所有【FPGA开发板】【扩展模块】【开发软件】资料下载地址	admin 2019-6-21	3 122690	admin 4 天前
【ACZ7015】ACZ7015型ZYNQ+PCIE开发板用户自助服务手册	tb一下 2023-7-7	0 18132	tb一下 2023-7-7 10:49
版块主题			
如何将低版本Vivado例程升级为高版本	tb一下 2024-6-11	0 814	tb一下 2024-6-11 11:51
ACZ7015图像处理源码, 基于OV5640摄像头	admin 2024-4-28	0 826	admin 2024-4-28 13:54
8合1下载器使用常见问题说明-八合一	admin 2024-4-22	0 1507	admin 2024-4-22 10:19
ddr3 mig配置关于管脚约束的问题	user1122 2024-3-14	3 999	makabaka 2024-3-20 10:18
基于ACZ7015开发板高速收发器6.25G光纤通信眼图测试	admin 2023-8-25	1 2230	zx66668282 2024-1-28 20:01
【ACZ7015】AD9238数据采集DDR3缓存千兆以太网发送实验	故梦 2024-1-13	0 2278	故梦 2024-1-13 15:08
【ZYNQ】基于DDR3的图像显示画面抖动撕裂解决办法	tb一下 2023-12-11	0 1296	tb一下 2023-12-11 18:39
基于ACZ7015开发板PCIE回环测速案例	admin 2023-8-25	2 2396	admin 2023-9-15 14:31
ACZ7015 型 Zynq SoC FPGA 开发板资料下载	admin 2023-5-31	1 9895	kw2233 2023-9-10 14:54
ACZ7015开发板管脚信息表	tb一下 2023-8-21	1 4690	kw2233 2023-9-10 14:48
【ACZ7015】PCIe 实验相关上位机源码	DZH233 2023-8-28	2 3955	admin 2023-8-31 16:39

ACZ7015板卡官网页面





华丽的背后,是动人的故事
我猜,你也是个有故事的人

CFSong | 我的 | 设置 | 消息 | 提醒 | 退出
积分: 4 | 用户组: 新手入门 | 签到

论坛首页 小梅哥FPGA资料专区 FPGA学习交流 MCU学习交流 ARM Linux学习交流 小梅哥博客 官方淘宝店 快速导航

请输入搜索内容 帖子 热搜: 合集 发表主题

论坛首页 > Xilinx FPGA开发板 > ACZ7015开发板 > 【ACZ7015】ACZ7015型ZYNQ+PCIE开发板用户自助服务手册 ...

发帖 回复 返回列表

查看: 18132 | 回复: 0

tb一下



该用户从未签到

68	95	1466
主题	帖子	积分

管理员
积分 1466

发消息

【ACZ7015】ACZ7015型ZYNQ+PCIE开发板用户自助服务手册 [复制链接]

发表于 2023-7-7 10:49:09 | 只看该作者 | 只看大图

楼主 电梯直达

离线进入的用户请先点击下方“刷新页面”来重新打开本页面的最新内容

刷新本页面

本帖为ACZ7015开发板用户自助服务手册，仅汇总了大家在学习过程中容易用到的例程和资料，更多资料和例程可以在论坛相关分区或网盘资料中下载。如果有本帖没有收录的问题，欢迎大家在本帖下留言，我们会随时补充完善。

产品介绍和资料下载

 [ACZ7015 型 Zynq SoC FPGA 开发板资料下载](#)  点击此贴下载完整资料与例程

[ACZ7015开发板管脚信息表](#)

[ACZ7015开发板文档更新地址和反馈收集贴](#)

[ACZ7015 PCIe 实验相关上位机源码](#)

ACZ7015板卡官网页面



芯路恒电子

www.corecourse.cn

华丽的背后,是动人的故事
我猜,你也是个有故事的人

CFSong

我的

设置

消息

提醒

退出

积分: 4

用户组: 新手入门

签到

论坛首页

小梅哥FPGA资料专区

FPGA学习交流

MCU学习交流

ARM Linux学习交流

小梅哥博客

官方淘宝店

快速导航

请输入搜索内容

帖子

热搜: 合集

发表主题

论坛首页

Xilinx FPGA开发板

ACZ7015开发板

ACZ7015 型 Zynq SoC FPGA 开发板资料下载

发帖

回复

返回列表

查看: 9895 | 回复: 1

admin

TA的每日心情

慵懶

2021-2-24 10:16

426主题

797帖子

1万积分

管理员

积分 16031

QQ交谈

发消息

ACZ7015 型 Zynq SoC FPGA 开发板资料下载

[复制链接]

发表于 2023-5-31 18:02:33 | 只看该作者 | 只看大图

楼主 电梯直达

一、资料说明

《盘A_ACZ7015开发板标准配套资料》包含ACZ7015开发板教程文档、使用教学视频、例程、资料手册、部分软件和驱动，各个文件夹所包含内容如下：

- 《01_教材文档》包含了开发板用户手册、调试工具、高速收发器以及逻辑、裸机、Linux三部分的实验教程
- 《02_设计实例》包含了ACZ7015型号开发板逻辑、裸机、高速收发器应用部分对应实例源码和相关库文件
- 《03_视频教程》包含开发板使用视频，开发板开发教学视频请查看C盘和D盘
- 《04_引脚信息》包含ACZ7015开发板以及相关模块引脚分配表
- 《05_驱动和软件》包含常用工具和Jtag等驱动安装包以及Linux系统下需要用到的软件
- 《06_预制作镜像》包含ACZ7015开发板的SD卡启动镜像及SD卡烧录软件
- 《07_Linux源码》包含Linux源码工程以及操作系统镜像等
- 《08_器件手册》包含ACZ7015开发板相关器件及外设的数据手册
- 《09_硬件图纸》包含ACZ7015开发板及EDA拓展板硬件图纸
- 《10_Xilinx原厂文档》包含学习过程中可能会使用到的Xilinx官方手册
- 《11_虚拟机》包含Ubuntu和虚拟机安装包
- 《12_Vivado2018.3》该文件夹仅用于指路，Vivado安装包请前往B盘下载
- 《13_附赠资料》Pynq相关文件

《盘B_Vivado2018.3软件安装包和安装教程》，Vivado安装包，建议读者使用我们提供的Vivado版本，以免因为版本不同而造成的不必要问题

《盘C_基于Verilog的FPGA逻辑设计与验证视频课程》，逻辑部分教学视频，目前仅发布于B站，用户可以点击盘内链接前往学习和下载

《盘D_基于C语言的ARM逻辑编程与应用视频课程》，裸机部分教学视频，目前仅发布于B站，视频内容持续更新中，用户可以点击盘内链接前往学习和下载

二、资料链接

ACZ7015型Zynq FPGA开发板全部配套资料 百度网盘下载链接
https://pan.baidu.com/s/1xqrwafQCDKb7v_dOQOkLWA?pwd=7015

百度网盘

10

ACZ7015板卡b站页面





小梅哥FPGA LVE 年度大会员

FPGA烤肉饭，多放孜然少放盐，不要香菜

已关注 发消息

主页 动态 投稿 95 合集和列表 5

搜索视频、动态

关注数 104 粉丝数 3.6万 获赞数 2.6万 播放数 221.2万



小梅哥FPGA系列教程

FPGA时序分析和约束实例演练

主讲人：小梅哥

04:47:48

小梅哥FPGA时序分析和约束实例演练课程

7.4万 1197 2019-10-28

小梅哥FPGA时序分析和约束实例演练课程 尝鲜部分。

推荐理由：值得学习的FPGA专业课程

TA的视频

85 最新发布 最多播放 最多收藏

播放全部 更多

bilibili机构认证：小梅哥FPGA官方账号

直播间

已关注 3.6万

主播不在，开播的时候会在动态通知你哦~

[前往TA的直播间](#)

个人资料

ACZ7015板卡b站页面



小梅哥FPGA

动态

投稿 95

合集和列表 5

搜索视频、动态

关注数 104

粉丝数 3.6万

获赞数 2.6万

播放数 221.2万

基于“喵工智能的”逻辑分析仪实时追踪系统

1433

2023-12-12

手把手教你使用ZYNQ核心板制作一个500M逻辑分析仪

9318

2023-12-6

基于ZYNQ的500M逻辑分析仪

4999

2023-12-4

小梅哥2023全新FPGA教程
0基础学Intel FPGA
手把手教学 入门进阶一套通

3.1万

2023-11-27

小梅哥2023全新FPGA教程
0基础学Xilinx FPGA
手把手教学 入门进阶一套通

11.2万

2023-9-30

电子人的名片。ZYNQ7010, ZYNQ7020

3481

2023-9-2

和我一起开箱小梅哥FPGA ACZ7015吧!

5894

2023-8-29

【小梅哥FPGA新品发布啦】ZYNQ PCIE ACZ7015开发板

2847

2023-8-29

高速收发器6.25G光纤通信眼

5228

2023-8-28

基于OV5640双目摄像头的图像采集以太网传输显示

3059

2023-8-28

FPGA视频采集PCIE视频传输显示案例 (PCIE视频采集卡)

3115

2023-8-26

基于ZYNQ触摸屏的数码画板实验

2432

2023-8-26

基于ZYNQ PS存储的高清视频采集显示案例

4800

2023-8-25

基于ACZ7015开发板的触控信号源 (DDS信号发生器)

1550

2023-8-25

基于ACZ7015开发板的数据采集波形显示案例 (数字存储示波器)

1955

2023-8-25

小梅哥2023 FPGA培训班顺利开课, 感谢大家的信任和支持。

4725

2023-7-10

分享一个基于SPI传输的CANFD芯片的读写案例设计框架

2620

2023-7-6

常见问题汇总答疑 (小梅哥2023年FPGA培训前内容常见疑问答疑)

1807

2023-7-5

小梅哥FPGA 2023年培训计划说明

5173

2023-7-3

蓝眼睛的小白, 活泼又美丽。谁能想到, 7个月前, 他还是一只骨瘦如

1544

2023-6-29

上一页

1

2

3

下一页

共 3 页, 跳至

页

「ACZ7015板卡原理图」



从百度网盘下载配套资料





小梅哥ACZ7015型ZYNQ开发板资料 > 盘A_ACZ7015开发板标准配套资料 > 09_硬件图纸 >				
排序 查看 ...				
名称	修改日期	类型	大小	
ACZ7015-CB-PCB.brd	2024/9/21 13:47	BRD 文件	5,219 KB	
ACZ7015-CB-SCH	2024/9/21 13:47	WinRAR ZIP ...	425 KB	
ACZ7015-CB底板元件图	2024/9/21 13:47	WPS PDF 文档	237 KB	
ACZ7015-CB底板原理图	2024/9/21 13:47	WPS PDF 文档	3,543 KB	
ACZ7015-CORE核心板封装	2024/9/21 13:47	WinRAR ZIP ...	622 KB	
ACZ7015-CORE核心板元件图	2024/9/21 13:47	WPS PDF 文档	107 KB	
ACZ7015-CORE核心板原理图	2024/9/21 13:47	WPS PDF 文档	2,904 KB	
核心板板对板连接器说明	2024/9/21 13:47	DOCX 文档	832 KB	
图纸使用说明	2024/9/21 13:47	文本文档	1 KB	

ACZ7015板卡启动模式

JTAG (Joint Test Action Group) 是一种国际标准测试协议，主要用于芯片内部测试

启动方式的选择由 MIO4 和 MIO5 两个引脚进行控制

ACZ7015 开发板启动模式		
模式	拨码开关	
	0	1
JTAG	↑	↓
QSPI	↑	↑
SD card	↓	↑
NAND	芯路恒 ACZ7015 开发板未设计使用板载 NAND FLASH	



JTAG启动模式



QSPI启动模式

SD卡启动模式

ACZ7015板卡时钟输入





- PL 端与 PS 端各有独立的基本时钟
- PL 端为 50MHz
- PS 端为 33.333MHz
- PS 端时钟接到 PS 专用时钟输入管脚 PS_CLK，使用时无需用户手动指定
- PL 端时钟接到 FPGA 全局时钟输入管脚之一的 L5 (PL_GCLK)



ACZ7015板卡轻触按键





- 3个按键：PL 端与 PS 端各一个，以及一个复位按键
- 无按键按下时，输出均为高电平；按键按下时，被按下者输出低电平
- S3 为复位按键，接到 PS 端的 PS_PRO_B
- S1 与 S2 可由用户自行支配，S1 接到 PS 端的 MIO47，S2 接到 PL 端的 R4



ACZ7015板卡用户LED



- 3个用户 LED: D0~D2
- D0 和 D1 为 PL 侧 LED
- D2 为 PS 侧 LED
- 当引脚输出高电平时, LED 点亮;
当引脚输出低电平时, LED 熄灭



**学习更多内容，
请从百度网盘下载配套资料**



2、小梅哥ACX750开发板

介绍与参考资料

2026.9.18

南文良



详见百度网盘资料里面的用户手册和文档教材和例程

<https://fpga.cn/forum.php?mod=viewthread&tid=29902>

ACX750板卡官网页面



教程文档

- 1、《ACX750-CH569 FPGA 开发板用户手册》，详细介绍了 ACX750-CH569 开发板的所有软硬件信息，使用 ACX750-CH569 开发板时，需要经常参考此手册。
- 2、《小梅哥 Xilinx ACX750 FPGA 开发板自学教程》，ACX750 开发板完全

店铺：<https://xiaomeige.taobao.com>官方网站：www.corecourse.cn

技术博客：<http://www.cnblogs.com/xiaomeige/>技术群组：634726485

zgmxs

开通「zgmxs」同款网盘 >

🕒 2025-02-20 15:59 分享了11个文件 永久有效

📁 转存到网盘

📄 下载

🔍 输入文件名进行搜索

返回上一级 | 全部文件 > 小梅哥ACX750-CH... > 盘A_ACX750-CH56...

☐	文件名 📁	大小 📏	修改日期 📅
☐	📁 10_套餐配套模块资料	-	2025-02-20 15:56
☐	📁 09_扩展应用手册	-	2025-02-20 15:56
☐	📁 08_厂家固件	-	2025-02-20 15:56
☐	📁 07_器件手册	-	2025-02-21 11:49
☐	📁 06_原理图&PCB	-	2025-03-05 15:30
☐	📁 05_驱动和常用软件	-	2025-02-21 11:25
☐	📁 04_引脚功能信息	-	2025-02-20 15:56
☐	📁 03 视频教程	-	2025-02-21 11:46
☐	📁 02 设计实例	-	2025-04-09 16:34
☐	📁 01_教材文档	-	2026-01-27 15:59
☐	📄 trees.bat	📁 30B	2025-02-20 15:56

小梅哥 FPGA 团队

武汉芯路恒科技

专注于培养您的 FPGA 独立开发能力 开发板 培训 项目研发三位一体

配套教程，从 0 开始，以六十多个实验详细讲解了 FPGA 的开发和验证过程。涉及到 DDS、IIC、USB2.0、以太网、摄像头、DDR3 控制器 IP、TFT 显示输出，HDMI 信号输出的设计和验证。

- 3、还有一些其他的工具类的文档。此处不再详细列举。


例程源码

太多了，不一一列举，简单说下分类

- 1、基本的 EDA 实验例程
- 2、以太网、DDR3、摄像头相关的例程
- 3、ACX750 图像处理相关例程

☐		04_【教材文档】ACX750-CH569 USB3.0教程文档v1.2.pdf	8.2M
☐		03_【教材文档】基于Artix-7 FPGA的高速收发器应用教程（PCIE+光口）.pdf	14.8M
☐		02_【教材文档】小梅哥Xilinx ACX750 FPGA开发板自学教程V1.3.pdf	65.8M
☐		01_【产品说明书】ACX750-CH569FPGA开发板用户手册V1.1.pdf	4.4M

ACX750开发板简介



基于AMD Artix-7 XC7A200TFBG484-2

- 图像处理计算和机器视觉应用
- 数字/模拟信号采样和信号处理
- 接口丰富、易于拓展

ACX750开发板资源介绍




主控芯片：AMD Artix-7 XC7A200TFBG484-2


I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs	Ultra RAMs	DSPs	BUFGs
484	285	134600	269200	365	0	740	32

板载资源：


- 64k EEPROM
- 16M 串行FLASH芯片
- 以太网收发器
- 8个拨码开关、5个独立按键
- 蜂鸣器
- DDR3存储
- USB转串口芯片CH9102
- 实时时钟（RTC）芯片
- 8个红色LED灯
- 红外遥控接收





ACX750开发板板载资源位置





开发板主控芯片原理图-1



开发板主控芯片原理图-2




开发板主控芯片原理图-3



开发板主控芯片原理图-4



ACX750开发板原理图-1



本页展示了以太网接口电路

U1: 以太网精密收发器

J1: 以太网接口

Signal Name	FPGA 管脚	Signal Name	FPGA 管脚
ENET1_GTX_CLK	AB21	ENET1_RX_DATA3	AB18
ENET1_INT_N	R16	ENET1_RX_DV	T20
ENET1_MDC	R14	ENET1_TX_DATA0	AB20
ENET1_MDIO	U21	ENET1_TX_DATA1	Y19
ENET1_RESET	P14	ENET1_TX_DATA2	AB22
ENET1_RX_CLK	Y18	ENET1_TX_DATA3	W20
ENET1_RX_DATA0	P20	ENET1_TX_EN	AA19
ENET1_RX_DATA1	N15		
ENET1_RX_DATA2	AA18		

ACX750开发板原理图-2



本页展示了HDMI接口电路

U2: HDMI


U3/U4: ESD防护器件

U5: 电压电平转换器

U6: 双缓冲器


U7: 配电开关

U8: 缓冲器



Signal Name	Pin NO.	Signal Name	Pin NO.
HDMI_CLK_N	H19	HDMI_D2_N	H22
HDMI_CLK_P	J19	HDMI_D2_P	J22
HDMI_D0_N	K22	HDMI_HPD	N22
HDMI_D0_P	K21	HDMI_OE	M22
HDMI_D1_N	J21	HDMI_SCL	L20
HDMI_D1_P	J20	HDMI_SDA	L19

ACX750开发板原理图-3




本页展示了光纤接口电路

U11/U12: 光纤接口


U13: 12MHz振荡器

ACX750开发板原理图-4




本页展示了LED和按键开关电路
LED高电平点亮，按下按键输出
低电平

ACX750开发板原理图-5



ACX750开发板原理图-6



本页展示了CMOS摄像头接口
电路和通用显示扩展电路
J4在开发板背面


Signal Name	FPGA 管脚	Signal Name	FPGA 管脚
Camera_D0	M20	CAMERA_D7	M16
Camera_D1	N20	CAMERA_HREF	N18
Camera_D2	K19	CAMERA_PCLK	K18
Camera_D3	K16	CAMERA_SCLK	J16
Camera_D4	L16	CAMERA_SDA	M17
Camera_D5	L18	CAMERA_VSYNC	N19
Camera_D6	M18	CAMERA_XCLK	M15

Signal Name	FPGA pin No.	Signal Name	FPGA pin No.
LCD_R4	P19	LCD_B4	H15
LCD_R3	G17	LCD_B3	H13
LCD_R2	R19	LCD_B2	G13
LCD_R1	G18	LCD_B1	G15
LCD_R0	R18	LCD_B0	G16
LCD_G5	K17	LCD_BL	K13
LCD_G4	J17	LCD_DE	K14
LCD_G3	H17	LCD_HSYNC	H14
LCD_G2	H20	LCD_PCLK	J15
LCD_G1	H18	LCD_VSYNC	J14
LCD_G0	G20		

ACX750开发板原理图-7




本页展示了通用PL端接口电路



Title		ACX750	
Size	A4	Document Number	LVDS
Date:	Wednesday, December 27, 2023	Sheet	10 of 12

Signal Name	Pin NO.		Signal Name	Pin NO.
GPIO0_0	C18		GPIO0_18	B17
GPIO0_1	C19		GPIO0_19	B18
GPIO0_2	E19		GPIO0_20	D17
GPIO0_3	D19		GPIO0_21	C17
GPIO0_4	F19		GPIO0_22	B15
GPIO0_5	F20		GPIO0_23	B16
GPIO0_6	F18		GPIO0_24	A18
GPIO0_7	E18		GPIO0_25	A19
GPIO0_8	E16		电源	3.3V
GPIO0_9	D16		接地	GND
电源	5V		GPIO0_26	C14
接地	GND		GPIO0_27	C15
GPIO0_10	F16		GPIO0_28	E13
GPIO0_11	E17		GPIO0_29	E14
GPIO0_12	D14		GPIO0_30	C13
GPIO0_13	D15		GPIO0_31	B13
GPIO0_14	F13		GPIO0_32	A13
GPIO0_15	F14		GPIO0_33	A14
GPIO0_16	B20		GPIO0_34	A15
GPIO0_17	A20		GPIO0_35	A16

ACX750开发板原理图-8



本页展示了数码管电路




SIGNAL NAME	FPGA管脚
SEG7_DIO	U20
SEG7_RCLK	V20
SEG7_SCLK	T21

Title		
ACX750		
Size	Document Number	Rev
A4	SEG7	<RevCode>
Date:	Wednesday, December 27, 2023	Sheet 11 of 12

ACX750开发板原理图-8



本页展示了无源蜂鸣器电路、红
外接收电路



Title		
ACX750		
Size	Document Number	Rev
A4	BEEP&IR&JATG	<RevCode>
Date:	Wednesday, December 27, 2023	Sheet 12 of 12



3、PYNQ-Z2介绍与参考资料


2026.9.18

南文良

ACX750开发板原理图-8



Introducing TUL PYNQ™-Z2



- 原理图
- 引脚约束文件
- 实验指导书
- Vivado Liscence
- board_files

系列·ZYNQ7000 AX7010/20教程 · 5

ALINX®

AX7010/AX7020 开发板教程 开箱检测

1.5万 0 13:45

【ALINX】FPGA ZYNQ视频教程——AX7010/AX7020
开箱检测

2019-09-26

ALINX®

AX7010/AX7020 开发板教程 FPGA实验篇

15.2万 282 07:17:27

【ALINX】FPGA ZYNQ视频教程——AX7010/AX7020
教程——FPGA实验篇

2019-09-25

ALINX®

AX7010/AX7020 开发板教程 SDK实验篇

6.6万 115 11:41:49

【ALINX】FPGA ZYNQ视频教程——AX7010/AX7020
教程——SDK实验篇

2019-09-25

ALINX®

AX7010/AX7020 开发板教程 Linux实验篇

1.8万 12 02:28:03

【ALINX】FPGA ZYNQ视频教程——AX7010/AX7020
教程——Linux实验篇

2019-12-20

ALINX®

AX7010/AX7020 开发板教程 PYNQ实验篇

2.3万 3 52:36

【ALINX】FPGA ZYNQ视频教程——PYNQ教程

2019-11-06

▶ 播放全部

查看更多>

三款板卡对比



Zynq 芯片包含 PS（处理系统，主要是 ARM）和 PL（可编程逻辑，也就是 FPGA 部分）。可以让 ARM 负责操作系统、通信和任务管理，让 FPGA 负责并行运算和精确时序控制。这是 ACZ7015、PYNQ-Z2 与 ACX750 的根本架构区别。

比较项目	ACZ7015	ACX750	PYNQ-Z2
核心器件	Zynq-7000 XC7Z015	Artix-7 XC7A35T / 100T / 200T	Zynq-7000 XC7Z020
基本架构	ARM 处理器 + FPGA 可编程逻辑	FPGA 可编程逻辑	ARM 处理器 + FPGA 可编程逻辑
集成 ARM 处理器	双核 Cortex-A9	没有硬核 ARM	双核 Cortex-A9
板载 DDR3	1 GB，32 位总线	1 GB，32 位总线	512 MB，16 位总线
代表性接口	PCIe、SFP 光口、 千兆以太网、HDMI、摄像头及扩展接口	PCIe、SFP 光口、 千兆以太网、HDMI、摄像头及扩展接口	HDMI 输入 / 输出、千兆以太网、USB Host、音频、Pmod、Arduino、树莓派扩展接口
主要开发侧重点	FPGA 逻辑、ARM 裸机、Linux、软硬件协同	FPGA 逻辑、接口协议、数据通路和硬件加速器	Python / Jupyter 调用 FPGA 硬件，也可进行传统 FPGA / ARM 开发

高速串行接口条件

赛题和板卡推荐



仅作参考推荐，具体选择什么板卡由各队伍自行决定

医学二维增强、传统分割、面积统计、掩膜叠加	PYNQ-Z2	已熟悉 ACZ7015 的图像和显示例程时，可优先复用 ACZ7015
医学轻量神经网络分割	PYNQ-Z2 做小模型原型	强硬件开发队伍可评估 ACX750-200T；先验证网络是否装得下、跑得动
传统双目深度估计	ACZ7015	算法并行度较高时评估 ACX750-100T / 200T；先解决双目同步与标定
两路鸟瞰图拼接	ACZ7015 或 ACX750-100T	以成熟采集链路、映射与 DDR 访问设计为主要依据
四路环视拼接扩展	重点评估 ACX750-200T	必须确认四路采集硬件、同步和内存带宽，不能仅凭资源表决定
多传感器融合 + AR 信息叠加	PYNQ-Z2 或 ACZ7015	已有 MCU 且偏重硬件流水线时，ACX750 也合适



编程语言

硬件描述语言 (HDL: Hardware Description Language) ,作为数字芯片设计语言, 和一般的高级语言 (C/C++/Python) 不一样, 他描述的是实际电路。

硬件描述语言, 目前主要有VerilogHDL和VHDL两种, 后者为美国军方研发, 由于晦涩难以学习, 逐步淘汰。

VerilogHDL语言, 由Cadence公司开发, 类似C语言的思维方式, 主要使用if-else, case等条件结构 (这些结构可以映射到逻辑电路, 而像指针、结构体这些则太过抽象, 无法直接映射), 来描述设计思想, 再由综合工具将其转化为我们熟知的数字逻辑电路 (与非门) 。


Verilog—赋值方式



(1) assign: 连续型赋值

如: `assign led = key0 & key1;`

对应的数字逻辑电路图如下:




(2) initial或always: 过程型赋值

如: `always@(posedge clk)`

`led <= key0 & (key1 | key2);`

对应的数字逻辑电路图如下:




Verilog—赋值方式



(1) assign: 连续型赋值

如: `assign led = key0 & key1;`

对应的数字逻辑电路图如下:



特点:


- 连续型赋值, 综合出来的一定是**组合逻辑**
- 连续型赋值, **可以给信号赋值固定电平**, 如`assign led = 1' b0;`
- 连续型赋值语句, **不得出现在块中 (initial 和always块中)**
- 使用格式: **`assign (#<延迟单位>) <变量名> = 赋值语句;`**
- 特殊的, 但**最好不要使用**, 某些编译器支持wire定义信号时赋值, 如`wire led = key0 & key1;`

(2) initial或always: 过程型赋值

如: `always@(posedge clk)`

```
led <= key0 & (key1 | key2);
```

对应的数字逻辑电路图如下:



特点:

- 过程型赋值, 综合出来的可能是**组合逻辑**或**时序逻辑** (敏感表中带**posedge** (上升沿) /**negedge** (下降沿) 的情况)
- 过程型赋值, 可以使用"**=**" (**阻塞赋值, 立即执行, 与位置和顺序有关**), "**<=**" (**非阻塞赋值, 并行执行, 与位置无关**)。
- `always`块使用格式1: `always@(敏感表 (不包含边沿) )`, 对所有敏感表内信号触发
- `always`块使用格式2: `always@(带边沿的敏感表)`


Verilog—阻塞与非阻塞赋值



(1) 阻塞赋值

```
always@(posedge clk)begin
    led0 = key0 & (key1 | key2) ;
    led1 = led0;
end
```

对应的数字逻辑电路图如下：



左侧赋值，

(1) 当执行 $\text{led0} = \text{key0} \ \& \ (\text{key1} \ | \ \text{key2})$ 时，led0 会立即得到赋值右侧被给定值（组合逻辑）。


(2) 当执行 $\text{led1} = \text{led0}$ 时，他需要等第 1 个执行完，才能执行。由于两条语句都是无延迟，且必须在一个 always 块内执行完毕，等价于， $\text{led1} = \text{key0} \ \& \ (\text{key1} \ | \ \text{key2})$ 。

(3) 最后综合出来的只有一个触发器(FF)

(2) 非阻塞赋值

```
always@(posedge clk)begin
    led0 <= key0 & (key1 | key2) ;
    led1 <= led0;
end
```

对应的数字逻辑电路图如下：



左侧赋值，

- 两个语句是并行执行的。每次时钟上升沿触发时，第一级的输出led0，传递给第二级led1。
- 最后综合出来两个触发器（FF）



(1) **reg**: 寄存器类型, 缺省值默认为单比特位, 有0,1,X,Z四个状态。用法:

- always、initial语句块内赋值左值
- 所有赋值的右值
- 所有判断语句 (if-else,case)
- 模块实例化接口的输入端口连线

(2) **wire**: 物理连线类型, 缺省值默认为单比特位, 有0,1,X,Z四个状态。用法:

- assign赋值, wire 类型是 assign 语句中左值的唯一合法类型
- 在 always@ 块中不能作为 = 或 <= 的左值
- 所有判断语句 (if-else,case)
- 模块实例化接口的输入、输出端口连线



- (1) reg: 寄存器类型, 缺省值默认为单比特位, 有0,1,X,Z四个状态。可用于
- always、initial语句块内赋值左值
 - **所有赋值的右值**
 - 所有判断语句 (if-else,case)
 - 模块实例化接口的输入端口连线

例如:

//定义输出信号为reg类型

```
output reg led2 = 0;
```

//定义位宽为1个bit的信号led0

```
reg led0 = 0;
```

//定义位宽为6个bit的信号led1

```
reg [5:0]led1 = 0;
```

//赋值,o_led为输出信号,类型为wire

```
assign o_led = led0;
```

//判断语句

```
always@(posedge clk)
```

```
    if(led0 == 1' b0)led1<=~led1;
```

(2) **wire**: 物理连线类型, 缺省值默认为单比特位, 有0,1,X,Z四个状态。可用于

- assign赋值
- 所有判断语句 (if-else,case)
- 模块实例化接口的输入、输出端口连线

例如:

//定义输入输出信号为wire类型

output led2;或者为output wire led2;

input led3;或者为input wire led3;

//定义位宽为1个bit的信号led0

wire led0;

//定义位宽为6个bit的信号led1

wire [5:0]led1;

//赋值

assign led2 = led3;



Verilog—完整模块编写

完整的程序编写:

```
module top(  
    input i_clk,  
    input i_key,  
    output wire o_led  
);  
  
    reg led_o = 0;  
    assign o_led = led_o;  
    always@(posedge i_clk)begin  
        if(i_key == 1' b0)led_o <= ~led_o;  
    end  
endmodule
```



开发流程

Vivado软件开发流程



(1) 创建工程

(2) 选择目标FPGA芯片



Quick Start

[Create Project >](#)
[Open Project >](#)
[Open Example Project >](#)

New Project

Default Part

Choose a default Xilinx part or board for your project. This can be changed later.

Parts | Boards

[Reset All Filters](#)

Category: All Package: All Temperature: All

Family: All Speed: All

Search: (3 matches)

Part	I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs	Ultra RAMs	DSPs	Gt
xc7s50csga324-1	324	210	32600	65200	75	0	120	0
xc7s50csga324-1IL	324	210	32600	65200	75	0	120	0
xc7s50csga324-1Q	324	210	32600	65200	75	0	120	0

< Back Next > Finish Cancel


Vivado软件开发流程



(3) 添加资源文件 (resource files) ,就是用verilog设计实现的.v文件

(4) 添加约束文件 (constraint files) ,就是xdc文件, 用于顶层管脚绑定, 时序约束等


(5) 编写仿真文件, 进行时序仿真, run simulation



Vivado软件开发流程



- (6) 综合run synthesis
- (7) 执行run implementation
- (8) 产生下载bit流文件, generate bitstream
- (9) 选择FPGA芯片, 进行bit文件烧写



- ▼ SYNTHESIS
 - ▶ Run Synthesis
 - > Open Synthesized Design
- ▼ IMPLEMENTATION
 - ▶ Run Implementation
 - > Open Implemented Design
- ▼ PROGRAM AND DEBUG
 - ▶ Generate Bitstream
 - ▼ Open Hardware Manager
 - Open Target
 - Program Device
 - Add Configuration Memory Device



谢谢大家