

Лабораторная работа 5. PLL

Необходимо выполнить подключение блока PLL и его настройку на формирование сигналов в соответствии с вариантом. Для каждого варианта задается входная частота **Fin** и частоты выходных сигналов - **Fouti**.

Частота выходного сигнала определяется параметрами D, M и Oi по формуле:

$$F_{outi} = F_{vco}/O_i = F_{in} * M / (D * O_i)$$

где **Fvco** - выходная частота управляемого напряжением генератора, которая должна находиться в диапазоне от 800 до 1600 МГц.

Значения коэффициентов находятся в следующих диапазонах:

D - от 1 до 56

M - от 2 до 64

Oi - от 1 до 128

Скважность полученных сигналов должна обеспечить длительность единичного значения импульса в 50% от периода самого высокочастотного выхода.

Коэффициенты O0 и O1 уже приведены - на их основе можно однозначно найти оставшиеся параметры.

--> доп задание для мазохистов - попробовать настроить фазу сигналов так, чтобы на N-ом импульсе самой **низкой** частоты все сигналы совпали. N = 100 - <вариант>

Подключение PLL

УГО PLL который необходимо подключить приведено на рис. 1. При подключении выход PLL CLKFBOUT необходимо подключить ко входу CLKFBIN.

Ниже приведен шаблон для подключения модуля PLL. Сам модуль является примитивом Xilinx и не требует подключения дополнительных файлов.

```
// PLLE2_BASE: Base Phase Locked Loop (PLL)
```

```
//      7 Series
```

```
// Xilinx HDL Language Template, version 2023.2
```

```
PLLE2_BASE #(  
    .BANDWIDTH("OPTIMIZED"), // OPTIMIZED, HIGH, LOW
```

```
    .CLKFBOUT_MULT(5),      // Multiply value for all CLKOUT, (2-64)
```

```
    .CLKFBOUT_PHASE(0.0),  // Phase offset in degrees of CLKFB, (-360.000-360.000).
```

```
    .CLKIN1_PERIOD(0.0),    // Input clock period in ns to ps resolution (i.e. 33.333 is 30 MHz).
```

```
    // CLKOUT0_DIVIDE - CLKOUT5_DIVIDE: Divide amount for each CLKOUT (1-128)
```

```
    .CLKOUT0_DIVIDE(1),
```

```
    .CLKOUT1_DIVIDE(1),
```

```
    .CLKOUT2_DIVIDE(1),
```

```
    .CLKOUT3_DIVIDE(1),
```

```
    .CLKOUT4_DIVIDE(1),
```

```
    .CLKOUT5_DIVIDE(1),
```

```
    // CLKOUT0_DUTY_CYCLE - CLKOUT5_DUTY_CYCLE: Duty cycle for each CLKOUT  
(0.001-0.999).
```

```
    .CLKOUT0_DUTY_CYCLE(0.5),
```

```
    .CLKOUT1_DUTY_CYCLE(0.5),
```

```
    .CLKOUT2_DUTY_CYCLE(0.5),
```

```
    .CLKOUT3_DUTY_CYCLE(0.5),
```

```
    .CLKOUT4_DUTY_CYCLE(0.5),
```

```
    .CLKOUT5_DUTY_CYCLE(0.5),
```

```
    // CLKOUT0_PHASE - CLKOUT5_PHASE: Phase offset for each CLKOUT  
(-360.000-360.000).
```

```
    .CLKOUT0_PHASE(0.0),
```

```
    .CLKOUT1_PHASE(0.0),
```

```
    .CLKOUT2_PHASE(0.0),
```

```

.CLKOUT3_PHASE(0.0),
.CLKOUT4_PHASE(0.0),
.CLKOUT5_PHASE(0.0),
.DIVCLK_DIVIDE(1),    // Master division value, (1-56)
.REF_JITTER1(0.0),    // Reference input jitter in UI, (0.000-0.999).
.STARTUP_WAIT("FALSE") // Delay DONE until PLL Locks, ("TRUE"/"FALSE")
)
PLLE2_BASE_inst (
    // Clock Outputs: 1-bit (each) output: User configurable clock outputs
    .CLKOUT0(CLKOUT0), // 1-bit output: CLKOUT0
    .CLKOUT1(CLKOUT1), // 1-bit output: CLKOUT1
    .CLKOUT2(CLKOUT2), // 1-bit output: CLKOUT2
    .CLKOUT3(CLKOUT3), // 1-bit output: CLKOUT3
    .CLKOUT4(CLKOUT4), // 1-bit output: CLKOUT4
    .CLKOUT5(CLKOUT5), // 1-bit output: CLKOUT5
    // Feedback Clocks: 1-bit (each) output: Clock feedback ports
    .CLKFBOUT(CLKFBOUT), // 1-bit output: Feedback clock
    .LOCKED(LOCKED),    // 1-bit output: LOCK
    .CLKIN1(CLKIN1),    // 1-bit input: Input clock
    // Control Ports: 1-bit (each) input: PLL control ports
    .PWRDWN(PWRDWN),    // 1-bit input: Power-down
    .RST(RST),          // 1-bit input: Reset
    // Feedback Clocks: 1-bit (each) input: Clock feedback ports
    .CLKFBIN(CLKFBIN)   // 1-bit input: Feedback clock
);

// End of PLLE2_BASE_inst instantiation

```

Варианты заданий:

Вариант	Fin	D	M	O0	O1	O2	O3	O4	O5	Fout0	Fout1	Fout2	Fout3	Fout4	Fout5
0	75	2	40	2	121	95	99	116	111	750	12	16	15	13	14
1	100	—	—	13	56	—	—	—	—	121	28	38	16	13	71
2	125	—	—	37	109	—	—	—	—	22	7	7	7	41	24
3	150	—	—	9	65	—	—	—	—	160	22	38	15	50	14
4	175	—	—	59	35	—	—	—	—	24	41	27	130	13	14
5	200	—	—	15	125	—	—	—	—	92	11	17	49	16	12
6	250	—	—	128	76	—	—	—	—	11	18	28	17	114	1364
7	150	—	—	124	74	—	—	—	—	10	16	171	10	46	22
8	166	—	—	25	53	—	—	—	—	38	18	27	10	48	14
9	200	—	—	71	76	—	—	—	—	17	16	29	400	55	14
10	225	—	—	6	76	—	—	—	—	150	12	13	13	18	8
11	250	—	—	119	77	—	—	—	—	12	18	32	13	23	34
12	275	—	—	28	15	—	—	—	—	30	56	26	9	8	18
13	300	—	—	5	14	—	—	—	—	189	68	9	12	29	9
14	325	—	—	67	38	—	—	—	—	19	33	15	11	18	42
15	350	—	—	12	5	—	—	—	—	81	195	14	16	34	8
16	375	—	—	14	111	—	—	—	—	96	12	15	45	13	13
17	400	—	—	73	18	—	—	—	—	14	55	50	58	8	66
18	425			26	79					41	14	54	18	14	26
19	450	—	—	108	74	—	—	—	—	12	17	13	32	15	21
20	475	—	—	93	8	—	—	—	—	15	172	12	23	12	26
21	500	—	—	7	62	—	—	—	—	184	21	19	107	31	27
22	525	—	—	26	100	—	—	—	—	35	9	13	8	19	8
23	550	—	—	19	120	—	—	—	—	72	11	17	21	18	17

24	575	—	—	42	22	—	—	—	—	28	54	36	11	35	10
25	600	—	—	60	73	—	—	—	—	25	21	13	21	17	29
26	625	—	—	51	21	—	—	—	—	29	69	46	77	69	25
27	650	—	—	35	68	—	—	—	—	43	22	27	69	217	14
28	675	—	—	34	41	—	—	—	—	25	20	7	52	30	10
29	700	—	—	99	48	—	—	—	—	14	29	11	100	16	19
30	725	—	—	115	5	—	—	—	—	10	228	95	17	13	380
31	750	—	—	75	116	—	—	—	—	11	7	13	38	12	11
32	775	—	—	6	6	—	—	—	—	223	223	15	14	20	13
33	800	—	—	106	41	—	—	—	—	10	26	9	15	11	29
34	825	—	—	51	102	—	—	—	—	24	12	22	16	605	151
35	850	—	—	118	48	—	—	—	—	12	30	54	14	19	52
36	875	—	—	9	15	—	—	—	—	130	78	90	29	11	39
37	900	—	—	70	51	—	—	—	—	16	22	102	27	17	33
38	925	—	—	108	85	—	—	—	—	14	18	12	20	86	20
39	950	—	—	107	78	—	—	—	—	12	16	44	19	75	141