
MICROPROCESSADORES E MICROCONTROLADORES



Contador que reinicia o sistema (reset) quando termina sua contagem. O software deve zera-lo periodicamente para evitar o reset.

Protege o sistema contra falhas de software (loops infinitos indesejados etc.)

O Watchdog Timer é controlado pelo registrador WDTCTL, que só pode ser mudado quando se escreve a senha WDTPW=0x5A no seu byte superior. Caso contrário, ocorre o reset, o que protege contra alterações acidentais do WDTCTL.

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

A maioria desses bits começa zerado, mas eles não são afetados por um reset pelo Watchdog Timer. Se WDTSSEL= I, por exemplo, quer dizer que houve um reset pelo Watchdog Timer.

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

A exceção é WDTCNTCL. Ler este bit sempre retorna o valor 0, mas o valor 1 pode ser escrito.

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

WDTHOLD=I desliga o watchdog timer.

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNM	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

Escolhe o modo de funcionamento: watchdog timer (0) ou contador normal, sem causar reset (1).

Byte inferior de WDTCTL:

7	6	5	4	3		2	1	0	
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	\	/DTSSEL	WD	TISx	
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)		rw-(0)	rw-(0)	rw-(0)	

WDTCNTCL=I zera o contador do watchdog timer (WDTCNT), que não é visível ao usuário.

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	\///) \\	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

Escolhe o sinal de clock para o watchdog timer: SMCLK (0) ou ACLK (1).

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSE	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

Escolhe o limite de contagens para o watchdog timer: 32768 (00), 8192 (01), 512 (10) ou 64 (11).

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

Controla a função do pino RST/NMI: reset (0) ou interrupção não-mascarável (1).

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	/DTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	w-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

Escolhe a borda para a interrupção não-mascarável: subida (0) ou descida (1).

Byte inferior de WDTCTL:

7	6	5	4	3	2	1	0
WDT- HOLD	WDT- NMIES	WDTNMI	WDT- TMSEL	WDT- CNTCL	WDTSSEL	WD	TISx
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r0(w)	rw-(0)	rw-(0)	rw-(0)

Ao completar a contagem, o watchdog timer seta a flag WDTIFG no registrador IFGI. Ela não é zerada após o reset.

```
#include <msp430g2553.h>
#define LED I BITO
#define LED2 BIT6
#define BTN BIT3
void main(void){
 WDTCTL = WDTPW | WDTCNTCL;
 PIDIR = LEDI+LED2; PIOUT = PIREN = BTN;
 if(IFGI & WDTIFG) PIOUT |= LED2;
 for(;;){
   if(PIIN & BTN) {
     PIOUT &= ~LEDI;
     WDTCTL = WDTPW | WDTCNTCL;
   } else PIOUT |= LEDI;
```

```
#include <msp430g25521
#define LED I BITO
                   LEDs e botão
                    do MSP430
#define LED2 BIT6
                    Launchpad.
#define BTN BIT3
void main(void){
 WDTCTL = WDTPW | WDTCNTCL;
 PIDIR = LEDI+LED2; PIOUT = PIREN = BTN;
 if(IFGI & WDTIFG) PIOUT |= LED2;
 for(;;){
   if(PIIN & BTN) {
     PIOUT &= ~LEDI;
    WDTCTL = WDTPW | WDTCNTCL;
   } else PIOUT |= LEDI;
```

```
#include <msp430g2553.h>
#define LED | BITO
#define LED2 BIT6
#define BTN BIT3
void main(void){
 WDTCTL = WDTPW | WDTCNTCL;
 PIDIR = LEDI+LED2; PIOUT = PIREN
 if(IFGI & WDTIFG) PIOUT |= LED2;
 for(;;){
   if(PIIN & BTN) {
     PIOUT &= ~LEDI;
     WDTCTL = WDTPW | WDTCNTCL;
   } else PIOUT |= LEDI;
```

Watchdog timer zerado, obtido do SMCLK, e causando reset após 32768 contagens.

```
#include <msp430g2553.h>
#define LED I BIT0
#define LED2 BIT6
```

Configuração dos LEDs (apagados inicialmente) e do botão (com resistor de pull-up).

```
PIDIR = LEDI+LED2; PIOUT = PIREN = BTN;
if(IFGI & WDTIFG) PIOUT |= LED2;
for(;;){
 if(PIIN & BTN) {
   PIOUT &= ~LEDI;
   WDTCTL = WDTPW | WDTCNTCL;
 } else PIOUT |= LEDI;
```

```
#include <msp430g2553.h>
#define LED | BITO
#define LED2 BIT6
#define BTN BIT3
void main(void){
 WDTCTL = WDTPW | WDTCNTCL;
 PIDIR = LEDI+LED2; PIOUT = PIR
 if(IFGI & WDTIFG) PIOUT |= LED2;
 for(;;){
   if(PIIN & BTN) {
     PIOUT &= ~LEDI;
     WDTCTL = WDTPW | WDTCNTCL;
   } else PIOUT |= LEDI;
```

LED2 apresenta o estado da flag de interrupção do watchdog timer.

```
#include <msp430g2553.h>
#define LED1 BIT0

#define LED2 BIT6

#define BTN BIT3

void main(void){
```

Enquanto não se pressiona o botão, o LEDI fica apagado, e o contador do watchdog timer é zerado.

```
if(PIIN & BTN) {
  PIOUT &= ~LEDI;
  WDTCTL = WDTPW | WDTCNTCL;
} else PIOUT |= LEDI;
```

```
#include <msp430g2553.h>

#define LED1 BIT0

#define LED2 BIT6

#define BTN BIT3

void main(void){

WDTCTL = WDTPW | WDTCNTCL;

PIDIR = LED1+LED2; PIOUT = PIREN = BTN;
```

Se o botão for pressionado, o LEDI é aceso, e se continuar pressionado até contador do watchdog timer atingir o limite, o sistema reinicia, e WDTIFG=I.

```
} else PIOUT |= LEDI;
```