

## CURSUL 13

### SISTEMUL DE INTRARE - IEŞIRE

#### Conținut:

- I. Circuite de interfață
- II. Organizarea ierarhică a magistralelor
- III. Transferuri asincrone de date
  - III.I. Transmisie asincronă cu un singur semnal de control
  - III.II. Transmisie asincronă cu două semnale de control
- IV. Modalități de transfer de intrare-iesire
  - IV.I. Transferul de I/O prin program
  - IV.II. Transferul I/O prin întreruperi
  - IV.III. Transferul prin acces direct la memorie

#### I. CIRCUITE DE INTERFAȚĂ

Subsistemu de intrare-iesire (I/O) al unui calculator asigură calea de comunicație a informațiilor între calculator și mediul extern (logica externă care nu lucrează direct cu UCP). Un sistem de calcul de uz general, nu are utilitate practică dacă nu poate recepta și transmite informații cu exteriorul, într-o formă accesibilă utilizatorului uman. Prin intermediul acestui subsistem, utilizatorul introduce programele și datele dorite în memoria calculatorului, pentru prelucrare, și tot cu ajutorul său rezultatele se înregistrează, sau se afișează în exterior.

Legătura între UCP și dispozitivele de I/O (dispozitivele periferice) se face prin intermediul unor *circuite de interfață de I/O* care asigură, din punct de vedere hardware, schimbul corect de date. Aceste circuite de interfață se cuplează la magistralele calculatorului și ele sunt adresabile la nivel de *registrator-port* de intrare-iesire. Prin *port* înțelegem aici un loc (în general un registrator), cu adresă specifică, adresă care constituie o "poartă" prin care calculatorul realizează schimb de informație cu

exteriorul; fie culege informația, iar portul este port de intrare (PI), fie transmite informația la un port de ieșire (PO). Registrele port pot fi adresate în spațiul de adrese al memoriei (vorbim atunci de *mapare-organizare a porturilor în spațiul de memorie*) sau pot fi adresate în spațiu separat de cel de memorie (*mapare în spațiul de I/O*). Fiecare port de intrare sau ieșire are o adresă specifică.

Ca urmare adresele porturilor de intrare-ieșire pot fi tratate în două moduri:

1. *ca porturi cu adrese distincte față de adresele de memorie* (semnalele de control și selecție fiind specifice pentru memorie, respectiv pentru spațiul de intrare-ieșire) - *mapare în spațiu separat de I/O*;
2. *adresele porturilor sunt înglobate în spațiul de adrese al memoriei principale*. Această organizare a adreselor (numita și "mapare a adreselor de I/O în spațiul de memorie") face ca porturile să fie selectate prin aceleași semnale de adresă și control ca și memoria. În lucrul cu porturile de I/O se vor utiliza instrucțiunile de transfer specifice memoriei.

Este important de observat că, exceptând procesorul și memoria principală, toate circuitele conectate la magistrala de date a sistemului, deci care partajează această resursă a sistemului, sunt privite de procesorul central (UCP) ca porturi de I/O, chiar dacă funcțiile acestora nu se limitează strict la operații de intrare / ieșire. Este o manieră unitară de lucru a UCP cu orice circuit de interfață, circuit care poate include mai multe porturi de intrare / ieșire, indiferent de funcțiile specifice ale acestuia (figura 7.1). Aceasta face ca din punctul de vedere al UCP să se lucreze cu porturile adresabile într-un mod asemănător cu cel folosit la adresarea locațiilor de memorie.

Unele circuite de interfață sunt incluse în circuitele specializate de control ("controllere") ale perifericelor. De exemplu, controllerul unității de disc, controlează operațiile fizice efectuate de discul magnetic. Pentru ca să se poată face cuplarea la calculator controllerul trebuie să respecte niște specificații standardizate de interfațare. Standardul IDE ("Integrated Drive Electronics") a realizat transferarea circuitelor de control către mecanismul discului hard, circuitele cuplate direct la magistralele calculatorului având o structură simplă. Pentru cazul specific al discului hard, standardul de interfață stabileste nu numai modul de lucru cu partea electronică de control, ci și modul în care se face codificarea datelor pe suportul magnetic. Funcția principală a circuitelor interfață de I/O este de a rezolva diferențele *funcționale, electrice și informaționale* dintre calculator și periferic. Circuitele controller au în plus și sarcina specifică de control a unui anumit periferic. Principalele diferențe între UCP și periferie, care impun folosirea circuitelor de interfață, constau în următoarele:

- a. perifericele sunt dispozitive a căror funcționare se bazează pe diferite tehnologii (electromecanice, electromagnetice, electronice). De aceea trebuie să existe dispozitive de conversie a valorilor semnalului, pentru o adaptare din punct de vedere electric cu calculatorul;
- b. ritmul de transfer al datelor este mult mai scăzut la periferice față de UCP. Pentru transferul de date între periferice și UCP sau memorie trebuie deci să existe mecanisme de sincronizare.
- c. codurile și formatele datelor în echipamentele periferice pot fi diferite față de codurile și formatele folosite în UCP și memorie.
- d. există o varietate de periferice, cu moduri de funcționare diferite și de aceea acestea trebuie controlate adecvat, pentru a nu perturba celelalte periferice conectate la UCP.




Figura 7.1. Conectarea la magistrală I/O a dispozitivelor de intrare - ieșire.

Circuitul de interfață rezolvă toate aceste diferențe, fiind inclus între UCP și periferice, pentru a superviza și sincroniza toate transferurile de intrare / ieșire. În plus așa cum am amintit, fiecare periferic poate avea propriul controller care supervisează funcționarea corectă, specifică a respectivului periferic. Interfațarea a două dispozitive fizice (*hardware interfacing*) constă în a proiecta circuitele de interconectare fizică dintre aceste două dispozitive. Iată câteva exemple obisnuite de sarcini de "hardware interfacing":

- interfațarea unei imprimante (printer) la un calculator (de exemplu, pentru PC, posibilă doar prin respectarea standardului de interfațare USB<sup>1</sup> sau Centronics);
- interfațarea unei legături de comunicație serială la un calculator
- interfațarea unui port de I/O digital la un calculator
- interfațarea unor convertoare D/A sau A/D la un calculator
- interfațarea unei unități de dischetă sau a unui controler de disc fix (hard disc) la un calculator.

Notiunea de interfațare poate fi folosită însă și dacă ne referim la programele rulate de calculator (*software interfacing*). Când cele două obiecte ce definesc interfața sunt programe de calculator, sarcinile de interfațare constau în proiectarea unui alt program ce asigură comunicarea dintre primele două programe. De exemplu, un program poate fi un program de control al imprimantei (printer-driver), iar celălalt poate fi un program general de aplicație al utilizatorului. Programul de control al imprimantei este o procedură care tipărește un caracter la imprimantă ori de câte ori este apelat. Interfața software se referă la faptul că programul de aplicație trebuie să cunoască locul în care trebuie să plaseze caracterul de tipărit, înainte de a invoca programul printer driver. După cum se vede din acest exemplu, interfațarea software face ca parametrii să fie transmiși corect de la un program la celălalt. Protocolul de transmitere a parametrilor este stabilit doar de unul din cele două programe ce comunică prin intermediul interfeței. De exemplu la un PC<sup>2</sup>, ce rulează sub sistemul de operare DOS, dintre cele două programe ce se interfațează, un program este, în general, un program de aplicație; celălalt program poate fi un program de control pentru un dispozitiv ("device driver"), de exemplu un printer-driver, sau poate realiza doar o anumită funcție simplă (ca de exemplu alocarea memoriei). Al doilea program este cel care definește protocolul pentru transmiterea parametrilor. Distincția dintre

<sup>1</sup> USB = Universal Serial Bus

<sup>2</sup> PC = Personal Computer

un hardware driver (program de control al unui dispozitiv fizic) și o funcție nu prezintă importanță aici, elementul important este modul cum se transmit parametrii.

*Circuitul de interfață* fiind legat între magistrala de I/O a sistemului și echipamentul periferic, are semnale specifice de cuplare - interfațare cu magistrala, respectiv cu echipamentul periferic. Dacă spre periferic tipurile de semnale și modul de lucru cu acestea depind în mare măsură de caracteristicile dispozitivului periferic, partea dinspre magistrală, face legătura cu memoria și UCP și cuprinde semnale pentru selecția circuitelor de I/O, pentru controlul transferului datelor și semnale de cerere de servicii către UCP.

Transferul datelor între un port de I/O și UCP are loc, în principiu, asemănător cu transferul datelor între procesor și memorie.

Există patru tipuri de semnale de comandă pe care le poate receptiona/transmite o interfață:

1. semnale de control
2. semnale de stare
3. date de ieșire
4. date de intrare

Semnalele de control sunt transmise de UCP pentru a activa perifericul și pentru a-l informa ce operație trebuie să efectueze. De exemplu, o unitate de bandă magnetică poate fi comandată să deplaseze banda înainte cu o înregistrare de date, să deruleze rapid banda la început, sau să pornească citirea unui bloc de înregistrări. Semnalele de control emise sunt specifice pentru fiecare tip de periferic.

Semnalele de stare sunt utilizate pentru a testa diferite condiții ale interfeței și ale perifericului. De exemplu, calculatorul poate testa dacă un periferic este gata pentru un viitor transfer de date. În timpul transferului se pot produce erori care sunt detectate de interfață. Aceste erori sunt marcate prin setarea unor biți dintr-un registru de stare al interfeței, registru ce poate fi citit de procesor.

Semnalele de comandă pentru date de ieșire fac ca interfața să răspundă prin transferarea datelor de la magistrala de date către registrele sale interne. Considerați exemplul cu unitatea de bandă. Calculatorul pornește derularea benzii prin semnale de control. Apoi procesorul monitorizează efectuarea comenzii trimise prin citirea informațiilor de stare. Când banda a ajuns la poziția corectă, procesorul transmite comenzile (adresă și control) și datele de ieșire, iar interfața transferă informația către registrele interne, iar apoi către controllerul unității de bandă, pentru stocare.

Comenzile pentru date de intrare sunt similare cu cele pentru ieșirea datelor, diferind doar sensul de circulație al informației. Procesorul testează starea interfeței pentru a verifica dacă datele cerute pot fi transferate către magistrala de date.

## II. ORGANIZAREA IERARHICĂ A MAGISTRALELOR

În calculatoarele moderne transferul dintre UCP și memorie, respectiv dispozitivele de I/O se face prin magistrale organizate ierarhic, în funcție de viteza dispozitivelor cuplate la fiecare magistrală.

Există mai multe variante de organizare, în funcție de tipul calculatorului (de uz general sau pentru aplicații specifice) și diferențele de viteză între dispozitive. Dacă la o magistrală se conectează mai multe dispozitive performanța sistemului poate scădea. Cu cât sunt mai multe dispozitive conectate la magistrală cu atât crește lungimea acesteia și deci întârzierea la propagarea semnalelor.

În plus magistrala unică poate deveni o resursă hardware extrem de solicitată dacă este multiplexată în timp de multe dispozitive, cu viteze de funcționare mult diferite.

De aceea mareea majoritate a calculatoarelor utilizează mai multe magistrale, organizate ca o ierarhie de magistrale cu viteze de operare diferite. O structură clasăcă de magistrale multiple organizate pe niveluri este prezentată în figura 7.2 [Stallings00]. Există o magistrală locală care conectează procesorul cu memoria cache și la care se pot conecta și câteva dispozitive de I/O (locale) de mare viteză. Controllerul de memorie cache interfațează această memorie cu procesorul și de asemenea cu magistrala sistem la care este conectată memoria principală. Avantajul acestui mod de organizare este că transferul direct între dispozitivele de I/O și memorie nu interferează cu activitatea procesorului care lucrează direct cu memoria cache. Dispozitivele de I/O sunt conectate la al treilea nivel ierarhic numit magistrală de extensie. Acest ultim mod de aranjare permite conectarea la magistrala de extensie a unui mare număr și o mare diversitate de dispozitive de I/O și în același timp izolează traficul procesor - memorie față de traficul de I/O.





Figure 7.2. Exemplu de organizare ierarhică a magistralelor calculatorului

În figura 7.2 se exemplifică câteva dispozitive de I/O ce pot fi cuplate la magistrala de extensie. Conexiunile de tip rețea includ rețele locale (LAN - local area network), sau conexiuni la rețele pe arii extinse. Controllerul SCSI (small computer system interface) conectează la magistrala de extensie o magistrală SCSI la care se pot conecta controlere de hard disc locale și alte periferice. Portul serial poate fi folosit pentru conectarea unei imprimante sau a unui scanner. Magistralele de extensie (numite și magistrale de I/O) suportă o gamă largă de rate de transfer, pentru a permite conectarea unei game largi de dispozitive I/O.

Arhitectura clasăcă a magistralelor este eficientă, dar nu face față la noile dispozitive de I/O ce funcționează la viteze din ce în ce mai mari. Ca urmare au apărut noi organizări, care introduc un nivel intermediu de magistrală de mare viteză (numit uneori magistrală la mezanin) care se interfațează cu o punte (bridge) cu magistrala locală a procesorului. Figura 7.3 prezintă această abordare, în care controllerul de cache este integrat într-o punte, sau dispozitiv tampon, care se

conectează la magistrala de mare viteză. La această magistrală de mare viteză se pot conecta circuite controller de mare viteză pentru LAN, (cum ar fi Fast Ethernet la 100 Mbps, controller videografic). Dispozitivele de I/O cu viteză mică se cuplază în continuare la magistrala de extensie conectată printr-o interfață cu magistrala de mare viteză. Avantajul acestei aranjări este că dispozitivele de I/O de mare viteză sunt integrate mai aproape de procesor și în același timp pot funcționa în paralel cu procesorul.



*Figura 7.3. Exemplu de organizare ierarhică a magistralelor la care se introduce magistrala de mare viteză “de la mezanin”*

Din punctul de vedere al modului de transfer a informațiilor pe magistrale, acestea pot fi sincrone, sau asincrone. Magistralele sincrone sunt comandate de un semnal de ceas local. Toate transferurile pe aceste magistrale, numite cicluri de magistrală, respectă un protocol fix ce impune un anumit număr de impulsuri de ceas. Datorită sincronizării controlul transferurilor este extrem de simplu. Blocurile de interfață (bridge) între magistralele sincrone ce funcționează la diferite frecvențe de ceas trebuie să realizeze adaptarea de viteză în aşa fel încât transferurile între magistrale să se facă corect și cât mai rapid. La magistralele asincrone transferurile nu mai trebuie să se încadreze într-un interval fix de timp, iar controlul transferurilor se face cu ajutorul unor semnale de control între cei doi corespondenți (*handshaking*).

Transferurile cu porturile de I/O sunt în general de tip asincron, cu posibilitatea de a introduce stări suplimentare de așteptare ale UCP pentru a mări durata unui ciclu mașină.

Pentru majoritatea procesoarelor ce pot organiza spațiu separat de adrese pentru porturile de I/O, în ciclurile de transfer cu porturile se introduc automat (de către UCP) stări de așteptare (wait), care adaptează viteza UCP la viteza scăzută a dispozitivelor de I/O. Dacă porturile sunt organizate în spațiul de memorie, acest mecanism de sincronizare, cu ajutorul stărilor de wait, trebuie construit în exteriorul UCP și el trebuie să acționeze ori de câte ori se face acces la o adresă ce corespunde spațiului de I/O.

### III. TRANSFERURI ASINCRONE DE DATE

Transferurile asincrone de date între două unități independente cer să se transmită semnale de control între unitățile ce comunică, pentru a se indica momentul la care datele sunt disponibile. Transferul asincron poate fi controlat în două moduri:

1. *cu un semnal de control*, printr-un impuls de *strobe (marcare)* furnizat de unul din corespondenți pentru a indica celuilalt momentul la care datele vor fi transferate.
2. *cu două semnale de control*, la care datele ce trebuie transferate sunt însoțite de un semnal de control care indică prezența datelor pe magistrală. Unitatea ce recepționează datele răspunde cu un alt semnal de control pentru a confirma receptia datelor. Se stabilește astfel o legătură de date cu confirmare ("handshaking").

Cele două metode de control a transferului asincron pot fi utilizate nu numai la transferurile de I/O, ele fiind folosite în unele sisteme de calcul și la transferurile asincrone procesor-memorie, procesor - port, port - echipament periferic. În continuare vom nota cele două unități care comunică ca "sursă" și "destinație" a datelor fără a specifica care sunt cei doi interlocutori.

#### III.I. Transmisie asincronă cu un singur semnal de control

Aceasta metodă de transfer asincron a datelor folosește o singură linie de control pentru a indica fiecare transfer. Semnalul de marcare (notat "Strobe" în figura 7.4) poate fi activat fie de unitatea sursă (figura 7.4.a) fie de cea destinație (figura 7.4.b). La transferul inițiat de sursă, Strobe indică prezența datelor pe magistrala comună și de asemenea poate servi ca semnal ce controlează memorarea datelor de către destinație. Vitezele de lucru ale sursei *S* și destinației *D* trebuie cunoscute reciproc, la proiectarea și construcția sistemului. În funcție de cel mai lent dintre interlocutori, se dimensionează intervalele de timp *t*<sub>1</sub>, *t*<sub>2</sub> și *t*<sub>3</sub>, astfel încât să se efectueze un transfer corect. Dacă destinația este un port de ieșire, acesta trebuie să aibă capacitatea de memorare a datelor. Pentru transferul inițiat de sursă sursa plasează întâi datele pe magistrala comună și după stabilizarea valorilor pentru date, sursa activează linia de strobe. Datele și semnalul de strobe trebuie să rămână active cel puțin un timp notat *t*<sub>2</sub>, suficient destinației pentru a citi corect datele. Adesea destinația folosește ultimul front al semnalului de strobe pentru a copia conținutul datelor într-un registru intern. În cazul transferului inițiat de destinație, dacă sursa datelor este un port de intrare, în principiu, nu este obligatorie funcția de memorare locală. Ieșirile portului către magistrala locală de date pot fi realizate prin operatori TSL (trei stări logice), activați de semnalul de strobe. Pentru transfer inițiat de destinație, semnalul de marcare are funcția unei cereri de transfer de date. În multe din aceste tipuri de transferuri în calculator, impulsurile de strobe sunt controlate tot de impulsurile de ceas ale UCP (tranzitiile strobe sunt sincronizate cu tranzitii ale semnalului de ceas). Astfel că strobe ar putea fi semnalul de validare al adresei pe magistrală, sau de validare date, semnal de citire-scriere etc.

Inconvenientele acestui tip de transfer constau în lipsa totală a oricărei confirmări privind acceptarea și / sau corectitudinea datelor recepționate, respectiv transmise. Acest mod de transfer se poate utiliza doar între unitățile la care vitezele de lucru sunt cunoscute reciproc. Transferul de acest tip este specific pentru inițializarea unor dispozitive programabile de I/O, la care datele transmise se înscriv în registre de control ale dispozitivelor respective.




Figura 7.4. Transfer asincron de date cu un singur semnal de control. (a) diagrama bloc și diagrama semnalelor în timp pentru transfer inițiat de sursă. (b) diagrama bloc și diagrama semnalelor în timp pentru transfer inițiat de destinație.

### III.II. Transmisie asincronă cu două semnale de control

Unul dintre semnalele de control realizează inițierea transferului de date, iar cel de-al doilea confirmă recepția acestora. Procedeul este numit *transfer asincron al datelor cu confirmare* ("handshaking"). Se realizează astfel un protocol de transmisie la nivel electric, între sursă și destinație. și aici, transferul poate fi inițiat de sursă (cu strobe - marcare date de transmis), sau de către destinație (prin strobe - cerere de date). În ambele cazuri interlocutorul va răspunde cu un semnal care indică că datele au fost acceptate, respectiv că datele au fost furnizate (Ready).

Secvența evenimentelor pentru transferul inițiat de sursa datelor este următoarea (figura 7.5):

- sursa plasează datele pe magistrala de date comună
- sursa validează datele prin semnalul de marcare (Strobe)
- destinația confirmă că este gata (Ready) pentru transfer
- sursa dezactivează semnalul Strobe, care de obicei produce și memorarea datelor la destinație și după un timp dezactivează și datele de pe magistrală
- destinația dezactivează semnalul Ready

Se observă că sursa menține semnalul de strobe activ până când destinația este în măsură să răspundă cu semnalul de ready. Duratele semnalelor active se pot prelungi până când cel mai lent dintre corespondenți poate efectua corect transferul de date.




Figura 7.5. Diagrama bloc și evoluția semnalelor în timp pentru transfer de tip handshaking inițiat de sursa datelor.

În cazul când inițierea transferului se face de către destinație formele de undă corespunzătoare controlului transferului sunt prezentate în figura 7.6.




Figura 7.6. Diagrama bloc și evoluția semnalelor în timp pentru transfer de tip handshaking inițiat de destinația datelor.

Secvența evenimentelor pentru transferul inițiat de destinație este următoarea:

- destinația lansează semnalul Strobe, cu semnificația “cerere de date”
- sursa răspunde prin punerea datelor pe magistrala comună și apoi prin activarea semnalului de confirmare (Ready)
- destinația citește datele și confirmă acest lucru prin dezactivarea semnalului de strobe
- sursa consideră transferul încheiat și dezactivează semnalul de ready.

## IV. MODALITĂȚI DE TRANSFER DE INTRARE-IEȘIRE

Din punctul de vedere al circuitelor care controlează transferul și de asemenea al dispozitivului care inițiază un transfer de I/O, modalitățile de transfer se pot clasifica în:

1. *transfer prin program* - transfer inițiat și controlat în totalitate de programul rulat de UCP;
2. *transfer prin întreruperi* - transferul este controlat de UCP ca răspuns la o cerere de întrerupere externă, care inițiază transferul;
3. *transfer prin acces direct la memorie* (DMA - "Direct Memory Acces") - transferul este controlat de un circuit controler DMA (care preia controlul magistralelor sistemului), iar inițierea transferului este făcută fie de o cerere de transfer de la un periferic, fie la inițiativa programului rulat de UCP.

### IV.I. Transferul de I/O prin program

La acest tip de transfer, toate transferurile se inițiază și se controlează prin program. Transferul poate fi *direct*, caz în care procesorul citește un port de intrare (PI) sau scrie un port de ieșire (PO), fără nici o verificare prealabilă a stării perifericului corespunzător portului. Acest mod de transfer se folosește pentru sistemele simple de control numeric, dedicate unor aplicații fixe, în faza de proiectare și testare a transferului (program plus hardware), sau în cazul rulării unor rutine de inițializare a circuitelor programabile de interfață.

Al doilea mod de transfer prin program este transferul prin *interrogare*. Intrarea în conversație cu un periferic se face sub controlul programului, de obicei într-o *bucă de interrogare* (*polling* - scrutare a stării circuitelor periferice implicate în transfer). UCP interoghează dispozitivele periferice, după o anumită strategie stabilită prin program, dacă doresc sau nu schimb de date sau mesaje, sau dacă sunt active (gata pentru a primi informații). Pentru a determina dacă o operație de I/O este cerută, sau dacă poate avea loc, se pot folosi bistabile de condiție (fanioane) locale, setate conform condițiilor portului. Aceste fanioane se implementează fizic fie ca bistabile singulare, fie sunt incluse în registre de stare ale porturilor. De exemplu un program poate controla transferul de date de la un circuit de conversie analog-numerică. Procesorul declanșează conversia, iar apoi testează periodic o ieșire (un bit) de stare al convertorului. Când bitul indică terminarea conversiei, se încheie rularea buclei de așteptare, preluându-se datele convertite.

Datorită simplității ei, tehnica de comunicare prin interrogare programată este recomandată în sistemele în care timpul pierdut în rutina de interogare nu este critic pentru aplicația respectivă. Atunci când programul are de controlat mai multe periferice, pe baza unei liste a porturilor asociate perifericelor, procesorul testează pe rând starea perifericelor și le servește din punctul de vedere al transferului, dacă starea citită permite acest lucru. În acest fel perifericele sunt deservite în mod secvențial și implicit apar întârzieri la servirea acestora, mai ales dacă numărul de periferice controlate este mare. Dacă unele dintre periferice se consideră mai importante decât altele, adresa acestora se poate introduce de mai multe ori în lista de testare din bucla de interogare. Dezavantajul principal al modului de transfer programat este constituit de timpul pierdut de UCP pentru testarea stării perifericelor, chiar dacă acestea nu cer servicii la momentele de timp respective. Acest mod de transfer prezintă însă avantaje din punctul de vedere al costurilor (minim de echipament fizic suplimentar pentru transfer). Alt avantaj este că se cunoaște exact momentul de timp când se testează sau când se face transfer de date cu un periferic; de aceea se spune că acest tip de transfer este *sincron cu programul*.

Ca exemplu al transferului prin program vom presupune mai întâi un transfer între memorie și un port de ieșire, indicând, mai întâi printre listă secvența de comenzi folosite:

```

        START
        inițializare POINTER adresă de memorie;
        inițializare CONTOR al lungimii transferului;
CITIRE_MEM:    UCP citește date din memorie
TEST_STARE:     citire stare port
                  dacă e gata de transfer sari la TRANSF
                  dacă nu, incrementează CONTOR_RATĂRI
                  dacă CONTOR_RATĂRI = W salt la EROARE
                  altfel, salt la TEST_STARE
TRANSF:         UCP scrie data la port, și actualizează CONTOR și POINTER
                  dacă mai sunt date de transmis, salt la CITIRE_MEM altfel
                  salt la FINAL
EROARE:        .....
FINAL:          .....
        END

```

Pentru I8086, dacă la adresa simbolica "port" se găsește informația de stare (bitul 0 indicând prin 1 logic, stare gata de transfer), iar la adresa **port+1** se vor transfера datele, fragmentul de program arată astfel:

```

start:    mov dx, port
          lea bx, buffer
          mov cx, count
          mov si, wait
test_st:   in al,dx
          test al,1
          jnz transf
          dec si
          jnz test_st
transf:   inc dx
          mov al,[bx]
          out dx,al
          dec dx
          inc bx
          dec cx
          jnz test_st

```

Dacă sunt mai multe porturi, (portul I având adresa registrului de stare "port1", iar bitul 0 al cuvântului de stare arată dacă portul e gata (1) sau nu (0) de transfer), bucla de interogare ar putea arata astfel:

```

test1:    in al,port1
          test al,1
          jz test2
          call transf1
test2:   in al,port2
          test al,1
          jz test3
          call transf2

```

```

        :::::::
testN:    in al,portN
          test al,1
          jz test1
          call transfN

```

## IV.II. Transferul I/O prin întreruperi

Așa cum s-a arătat în capitolul 5 evenimentele externe procesorului, deci independente de programul rulat, pot produce *cereri de întrerupere*. Dacă acestea sunt acceptate, se produce *întreruperea* (suspendarea temporară a) programului rulat și *saltul la o rutină specifică de tratare* a cererii de întrerupere. După execuția rutinei de tratare se revine la execuția programului întrerupt. Subsistemul de întreruperi al calculatorului nu este destinat special doar pentru operații de transfer de I/O, dar aici ne vom referi doar la acest aspect. Din punctul de vedere al transferurilor de I/O, avantajele sistemului de întreruperi sunt următoarele [Sztojanov87]:

- permite sincronizarea procesorului cu evenimente externe;
- eliberează procesorul de sarcina testării periodice a perifericelor, sarcină consumatoare de timp. Ca urmare transferul prin întreruperi prezintă o viteză de răspuns mai mare decât transferul prin program;
- posibilitatea de tratare ierarhizată a cererilor de întrerupere simultane sau succesive;

Cererile de întrerupere pot fi recunoscute doar la sfârșitul ciclului instrucțiune curent. În general, pentru efectuarea transferurilor de I/O se folosesc cererile de întrerupere mascabile.

Răspunsul UCP la acceptarea unei cereri de întrerupere mascabilă, constă în următoarele operații successive:

1. Salvarea stării programului întrerupt. În această fază se salvează automat în stivă cel puțin adresa de revenire la programul întrerupt. Alte informații privind starea programului se pot salva prin instrucțiuni introduse la începutul rutinei de tratare, iar înainte de revenirea la programul întrerupt trebuie introduse instrucțiuni pentru restaurarea acestor informații.
2. Confirmarea acceptării și identificarea întreruptorului. Confirmarea acceptării întreruperii se face prin transmiterea de UCP a unui semnal de acceptare, în urma căruia perifericul trimite, de obicei, un vector de întrerupere pentru identificare. Există și sisteme de identificare care nu folosesc vector de întrerupere.
3. Calcularea adresei de început a rutinei de tratare a întreruperii. Pe baza informației de identificare se calculează unde se va face saltul pentru ca cererea de întrerupere, pentru transferul de date, să fie servită.
4. La terminarea rutinei de tratare, se execută o instrucțiune specială, care comanda refacerea conținutului contorului de program și deci revenirea la programul întrerupt.

Generarea vectorului de întrerupere se face fie direct de către dispozitivul întreruptor (de fapt de către circuitul de interfață cu un anumit periferic), fie centralizat, pentru toate întreruperile mascabile, de către un dispozitiv special numit controller de întreruperi.

### *Arbitrarea întreruperilor multiple.*

În cazul întreruperilor multiple, simultane sau succesive, subsistemul de întreruperi trebuie să realizeze un arbitraj al acestora pentru a stabili care dintre cererile de întrerupere multiple va fi servită la un moment dat. Sistemul de arbitrage alocă priorități cererilor de întrerupere, servind întotdeauna cererile cu prioritatea cea mai mare. Se permite de asemenea ca o rutină de tratare să poată fi la rândul

ei îintreruptă de o cerere cu prioritate mai mare. De obicei, pentru un procesor de uz general, prioritățile intrinseci sunt atribuite în următoarea ordine: îintreruperile interne (excepțiile) cu prioritatea cea mai mare, apoi urmează îintreruperile externe (hardware) nemascabile și în final cele mascabile. Arbitrarea îintreruperilor multiple se poate realiza prin mai multe metode:

- |                  |  |
|------------------|--|
| <b>Arbitrare</b> | <ul style="list-style-type: none"> <li>• controlată de UCP</li> <li>• controlată de circuit controller de îintrerupere</li> <li>• controlată prin hardware, în lanț de priorități</li> <li>• prin software</li> <li>• prin hardware</li> </ul> |
|------------------|--|

În cazul arbitrării *controlate de UCP prin hardware*, UCP conține intern circuitele necesare realizării arbitrării. Circuitul de arbitrage primește mai multe intrări de cereri de îintrerupere, acestea, sau combinații ale acestora, corespunzând la un anumit nivel prefixat de prioritate. Adresele rutinelor de tratare pot fi fixe (cum este de exemplu cazul microprocesorului I8085) sau variabile (de exemplu la microprocesorul MC68000).

De exemplu, la microprocesorul Intel 8085 există 5 intrări de cereri de îintrerupere. Una dintre intrări este numită INT și ea funcționează pentru îintreruperi vectorizate, deci pe bază de vector de îintrerupere. Celelalte intrări nu au nevoie de vector de îintrerupere, pentru că intern ele au alocată câte o prioritate fixă, iar saltul către rutina de tratare se face tot la o adresă fixă. În tabelul 7.1. se indică intrările de îintrerupere la microprocesorul I8085, împreună cu ordinea de prioritate alocate (prioritatea 1 fiind maximă) și adresele de salt.

*Tabel 7.1. Întreruperi la I8085.*

Prioritate fixă	Nume intrare îintrerupere	Adresă de salt
1	TRAP	24h
2	RST 5.5	2Ch
3	RST 6.5	34h
4	RST 7.5	3Ch
5	RST 7.5	prin Vector

Arbitrarea *controlată de UCP prin software*, constă într-un suport hardware minimal, extern UCP, care să sprijine operațiile de recepție a cererilor de îintrerupere și respectiv de identificare și validare sau nu a îintreruptorului, în funcție de prioritatea alocată. Circuitele au ca element principal un registru-port de intrare, în care se alocă câte un bit pentru fiecare dispozitiv îintreruptor. Dacă acest bit este setat, dispozitivul a cerut cerere de îintrerupere. Simultan cu setarea bitului din registru, semnalul de cerere de îintrerupere se transmite și către UCP. Prin citirea registrului port de intrare și compararea cu situația anterioară (memorată într-un registru intern), UCP detectează dacă a apărut o cerere de îintrerupere cu prioritate mai mare decât cea a programului curent. În cazul unei îintreruperi cu prioritate mai mică se continuă programul curent (după eventuala înregistrare a cererilor în vederea servirii ulterioare). În cazul priorității mai mari, UCP începe execuția subrutinei de servire asociată noii cereri, îintrerupând astfel programul curent și actualizând registrul de serviciu. După terminarea execuției subrutinei de servire se reia ultimul program îintrerupt. De asemenea, după comutarea contextului, UCP trebuie să valideze îintreruperile pentru a permite unor eventuale cereri de îintrerupere prioritare să fie luate în considerare. Cererile de îintrerupere ale dispozitivelor individuale de I/O, pot fi activate sau dezactivate prin program, prin intermediul unor bistabili de mască, asamblați

de obicei într-un registru de mascare. Astfel că la momente diferite de timp, prin aplicarea unor măști diferite, programul poate modifica ordinea de (prioritate de) servire a cererilor de întrerupere.

*Arbitrarea controlată de circuit controler de întreruperi*, este cea mai des întâlnită la microcalculatoarele moderne. Controlerul de întreruperi programabil (PIC<sup>3</sup>) este un circuit specializat care preia, în principiu, toate sarcinile pe care le avea UCP la arbitrarea prin software: acceptă cereri de întrerupere de la mai multe surse, determină dacă există cel puțin o cerere de întrerupere cu prioritate superioară celei a programului curent, iar în caz afirmativ, generează către UCP o cerere de întrerupere. La primirea confirmării acceptării cererii de întrerupere, circuitul PIC generează pe magistrala de date vectorul de întrerupere asociat celei mai prioritare cereri existente. UCP întrebupe programul în curs și servește cererea prin mecanismul descris anterior. Circuitul controler, este numit și "programabil", pentru că poate funcționa în mai multe moduri de lucru programabile prin înscrierea de către UCP a codurilor corespunzătoare modurilor de lucru în registrele de control ale PIC. De obicei programarea modului de lucru se face printr-o secvență de inițializare, executată de UCP, la pornirea calculatorului. Modul de lucru poate însă să fie modificat ulterior, tot prin program. Circuitul PIC este văzut de UCP ca un circuit de interfață ce cuprinde mai multe porturi de I/O. Modul de alocare a priorităților poate fi:

1. fix
2. rotitor. Acest mod implementează "politețea" în servirea cererilor de întrerupere. Inițial prioritățile sunt ordonate în ordine descrescătoare, dar după servire, fiecare nivel de prioritate devine automat cel mai puțin prioritar.
3. cu mascare. În acest caz prioritățile pot fi modificate dinamic, masca invalidând temporar anumite niveluri de prioritate.

Arbitrarea realizată prin PIC asigură un timp mic de răspuns pentru întreruperile hardware și o flexibilitate mare în alocarea sau modificarea priorităților. În plus, multe dintre circuitele de tip PIC pot fi cascadate, ceea ce permite extinderea ușoară a sistemului într-un calculator.

Metoda de *arbitrage descentralizată prin lanț de priorități* a întreruperilor presupune existența în fiecare dispozitiv întreceptor a unei logici capabile să asigure protocolul electric de tratare a întreruperilor. Dispozitivele întreuptoare se conectează într-un "lanț de priorități" (daisy chain), ca în figura 7.7.




Figura 7.7. Exemplu de arbitrage a cererilor multiple de întrerupere prin lanț de priorități

<sup>3</sup> Programmable Interrupt Controller

În figură fiecare dispozitiv  $D_i$ ,  $i = 1, N$  dispune de câte o ieșire  $\overline{INT}$  (cu colector / drenă în gol), ceea ce permite legarea împreună a acestor ieșiri la linia de intrare  $\overline{INT}$  a UCP. Se realizează astfel un SAU cablat pe această intrare a UCP. (de fapt legând ieșirile împreună avem un SI cablat între ieșiri active în stare JOS, adică:

$$\overline{A} \cdot \overline{B} \cdot \overline{C} \dots = \overline{A + B + C + \dots} \quad (7.1)$$

Lanțul de dispozitive conduce la priorități fixe, ce țin de poziția dispozitivului în lanț. Prioritatea cea mai mare este alocată celui mai apropiat dispozitiv față de UCP ( $D_1$ ), iar prioritate minimă o are ultimul dispozitiv din lanț.

UCP generează semnalul de validare a intreruperilor externe (IEUCP) care se propagă prin lanț, trecând prin celulele succesive ale lanțului. Pentru fiecare dispozitiv, starea intrării de validare IEI (Interrupt Enable Input) este copiată la ieșirea IEO (Interrupt Enable Output) a fiecărui dispozitiv, dacă dispozitivul respectiv nu cere intrerupere către UCP. Dacă un dispozitiv a cerut intrerupere, care a fost recunoscută și se face tratarea acesta, pe tot timpul servirii între intrarea IEI și ieșirea IEO ale dispozitivului servit nu mai există egalitate. Pe toată această perioadă dispozitivul aduce IEO la zero pentru a nu permite dispozitivelor cu prioritate mai mică să-i intrerupă rutina de tratare. În momentul în care un dispozitiv  $D_i$  cere intrerupere, pot exista două situații:

- ⇒ dacă  $IEI_i=0$ , atunci un dispozitiv mai prioritar decât  $D_i$  a cerut intrerupere și servirea sa de către rutina corespunzătoare nu s-a încheiat. Ca urmare dispozitivul  $D_i$  va aștepta până când  $IEI_i$  trece în stare activă "1".
- ⇒ dacă  $IEI_i=1$ , atunci  $D_i$  poate genera cererea de intrerupere către INT (aducând această linie la zero logic); aceasta pentru că  $D_i$  este dispozitivul cel mai prioritar care cere intrerupere la momentul respectiv de timp. Ca urmare, după lansarea cererii de intrerupere,  $IEO_i$  devine zero, invalidând cererile de intrerupere de la dispozitivele cu prioritate mai mică din lanț.

Din cele de mai sus rezultă că dacă a apărut o cerere de intrerupere către UCP, în lanț, un singur dispozitiv are  $IEI = 1$  și  $IEO = 0$ , și anume cea servită. Pentru toate celelalte dispozitive ieșirea IEO are valoare logică identică cu intrarea IEI. Dacă UCP acceptă cererea de intrerupere, dispozitivul intreruptor depune pe magistrala de date a sistemului vectorul de intrerupere, pentru a fi identificat și servit corespunzător.

#### IV.III. Transferul prin acces direct la memorie

Transferul, prin intermediul UCP, a blocurilor mari de date între memoria principală și periferice, se face relativ lent, pentru că de fiecare dată informația trece și prin registre ale UCP. În plus pentru o cantitate mare de date transferate între memorie și periferic UCP va consuma foarte mult timp.

Transferul prin acces *direct la memorie* (DMA - Direct Memory Access) este executat direct între memoria principală și dispozitivul periferic, fără ca datele să mai treacă prin UCP, sub comanda unui circuit controler DMA, care controlează temporar magistralele sistemului. În figura 7.8. se presupune că inițierea transferului se face de către periferic (prin intermediul interfeței) care efectuează o cerere de transfer prin acces DMA spre circuitul controler de DMA (DMAC). Aceasta solicită de la UCP controlul magistralelor prin semnalul de *cerere de control a magistralelor*,  $BR$ , (Bus Request). Cu o mică întârziere (la sfârșitul ciclului mașină curent) UCP cedează controlul magistralelor, își trece ieșirile către acestea în  $HIZ$  (stare de înaltă impedanță) și informează despre aceasta prin semnalul *acordare a controlului magistralelor*,  $BG$ , (Bus Grant). Circuitul controler

DMAC furnizează adresele pe magistrala de adrese, preia controlul semnalelor de scriere (WR) și citire (RD) și trimite către periferic semnalul de acceptare a transferului prin DMA. Când dispozitivul I/O primește acest semnal de acceptare, el pune un cuvânt pe magistrala de date (pentru scriere în memoria principală) sau citește un cuvânt de pe magistrala de date (pentru citire din memoria principală).




Figura 7.8. Exemplu de transfer DMA (DMAC = Controller DMA)

Transferul de date se va face *direct* între periferic și memoria principală, fără ca UCP să mai fie intermediar al acestui transfer (așa cum se întâmpla la transferul prin program și prin intreruperi). Un *ciclu DMA* reprezintă transferul unui cuvânt din sau în memorie. După terminarea unui ciclu, controllerul DMA poate continua cu alte cicluri DMA (dacă a fost programat să facă acest lucru și dacă cererea DMA de la periferic se păstrează activă), sau poate returna controlul magistralelor către UCP prin inactivarea semnalului BR. Pentru transfer *pe cuvânt*, secvența de semnale de cerere DMA (cerere → BR → BG → acceptare) conduce la desfășurarea unui singur ciclu DMA. Pentru un alt ciclu DMA, secvența de semnale trebuie repetată și abia apoi se transferă un nou cuvânt. Cealaltă variantă de transfer, în *mod rafală-bloc*, presupune transferul mai multor cuvinte pentru fiecare cerere de transfer DMA. Este un mod de mare viteză, care însă dacă controllerul și UCP sunt legate la aceleași magistrale poate menține procesorul în inactivitate pentru o perioadă de timp. În cazul transferului pe cuvânt, intreruperea poate fi insesizabilă, ca timp, pentru procesor, și de aceea uneori acest mod de transfer este numit "*cu furt de ciclu*".

De obicei circuitele controller DMA pot gestiona transferuri cu mai multe periferice simultan, pentru fiecare periferic existând (intern controllerului) un *canal DMA*.

Conform funcțiilor pomenite pe scurt mai sus, structura controllerului DMA trebuie să cuprindă:

- Logică de *comandă și sincronizare*. Modul de lucru al controllerului DMA este programabil. De aceea el este inițializat printr-o rutină de inițializare rulată de UCP, fixându-se astfel: modul de transfer (cuvânt sau bloc-rafală), sensul transferului (la memoria principală sau de la memoria principală), nivelul activ al semnalelor de interfață cu echipamentul periferic, prioritățile acordate canalelor, modul de tratare al sfărșitului de transfer etc. Circuitul controller DMA are de asemenea o interfață cu UCP, care permite inițializarea registrelor controllerului, comanda ulterioră de către UCP a controllerului, precum și realizarea protocolului BR/BG;
- *Circuite tampon* pentru conectarea la magistralele calculatorului;
- *Logică de arbitrage a priorităților canalelor*;
- *Logică specifică fiecărui canal DMA*, care cuprinde cel puțin următoarele componente:
  - ⇒ un registru *numărător de adrese* care generează adresa curentă (din memoria principală) de transfer;
  - ⇒ un *numărător de cuvinte de transferat*, care se decrementează la fiecare ciclu DMA efectuat (valoarea inițială a acestui contor este egală cu numărul de cuvinte ce se dorește a fi transferat. Atunci când conținutul a ajuns la zero, ciclul de transfer s-a sfârșit);
  - ⇒ un *registrator de stare a canalului*, care poate fi citit de UCP și care indică: sensul transferului prin canal, canal activat / dezactivat, prioritatea alocată etc.

Transferul prin DMA prezintă avantaje din punctul de vedere al vitezelor mari de transfer, pentru blocuri mari de date. Este un transfer folosit în aplicații de genul: transfer cu discurile magnetice, transfer cu plăci periferice ce conțin convertoare AD sau DA rapide etc.

## BIBLIOGRAFIE

1. [Borcoci95] Borcoci E., Zoican S., Popovici E., Arhitectura microprocesoarelor, partea I, Ed. Media Publishing, Bucureşti, 1995.
2. [Burileanu94] Burileanu,C., Arhitectura microprocesoarelor, Editura DENIX, Bucureşti, 1994;
3. [Crutu87] Crutu, Gh., Romanca, M., Fratu, A., Calculatoare, microsisteme de calcul, Universitatea din Brasov, 1987;
4. [Dodescu80] Dodescu, Gh., Ionescu, D., Misdolea, T., Nisipeanu, L., Pilat, F., Sisteme electronice de calcul și teleprelucrare, Ed.Didactică și Pedagogică, Bucuresti, 1980;
5. [Furht87] Furht, B., Milutinovic, V., A survey of microprocessor architecture for memory management, IEEE Computer, March 1987, vol.20, no3, pp. 48-66.
6. [Hayes88] Hayes, J., Computer Architecture and Organisation, McGrow Hill Comp., 1988.
7. [Lupu86] Lupu, C., s.a., Microprocesoare, Ed. Militară, Bucureşti 1986;
8. [Mano93] Mano, M., Computer System Architecture, Prentice-Hall Inc. 1993.
9. [MDE72] Mic dicționar enciclopedic, Editura enciclopedică română, Bucureşti, 1972
10. [Nicula97] Nicula, D., Arhitecturi de microprocesoare de performanțe ridicate, Teză de doctorat, Universitatea TRANSILVANIA Brașov, 1997
11. [Patterson90] Patterson, D., Hennessy, J., Computer Architecture A Quantitative Approach, Morgan Kaufmann Publishers, Inc. 1990;
12. [Patterson96] Patterson, D., Hennessy, J., Computer Architecture - A Quantitative Approach, second edition, Morgan Kaufmann Publishers, Inc. 1996;
13. [Patterson94] Patterson, D., Hennessy, J., Computer Organization & Design, the Hardware Software Interface, Morgan Kaufmann Publishers, Inc. 1994;
14. [Pfaffenberger96] Pfaffenberger, B., Dicționar explicativ de calculatoare, Ed. Teora, Bucureşti, 1996
15. [Pop2000] <http://www.ida.liu.se/~paupo>, Slides for Advanced Computer Architecture, Paul Pop, Institutionen för Datavetenskap, Linköpings Universitet
16. [SPEC] The Standard Performance Evaluation Corporation, <http://www.spec.org>
17. [Stallings00] Stallings, W., Computer Organization and Architecture, 5th edition, Prentice Hall International, Inc., 2000.
18. [Ştefan91] Ştefan, Gh., Funcție și structură în sistemele digitale Ed. Academiei Române, 1991;
19. [Ştefan83] Ştefan, Gh., Drăghici, I., Mureşan, T., Barbu, E., Circuite integrate digitale, Ed.Didactică și Pedagogică, Bucureşti 1983;
20. [Strugaru92] Strugaru, C., Popa, M., Microprocesoare pe 16 biți, Editura TM, Timișoara 1992;
21. [Sztojanov87] Sztojanov, I., Borcoci, E., Tomescu, N., Bulik, D., Petrec, M., Petrec, C., De la poarta TTL la microprocesor, Ed.Tehnică, Bucureşti, 1987;
22. [Tanenbaum99] Tanenbaum, A., Organizarea structurată a calculatoarelor, ediția a IV-a, Computer Press AGORA, Tg. Mureş, 1999.
23. [Toacse85] Toacse, Gh., Introducere în microprocesoare, Ed. Științifică și Enciclopedică, 1985;
24. [Toacse96] Toacse, Gh. Nicula, D. Electronică digitală, Ed. Teora, 1996
25. [Weems96] Weems, Ch. Jr., Computer Science Course 635, Notes from Lecture 3, at [www.cs.umass.edu/~weems/index.html](http://www.cs.umass.edu/~weems/index.html)