Spécification processeur

Projet Système Digital 2013

PAR A.AUVOLAT, E.ENGUEHARD, J.LAURENT

Nous proposons ici une spécification pour un processeur minimaliste 16 bit RISC.

Registres

La machine dispose de 8 registres « généraux », tous de taille 16 bits :

- $\bullet \quad 0.$ Registre Z ou zéro (valant tout le temps 0...)
- 1. Registre A
- 2. Registre B
- 3. Registre C
- 4. Registre D
- 5. Registre E, écrit par certaines instructions (multiplication, division...) et utilisé préférentiellement comme registre temporaire pour certaines instructions composées
- 6. Registre F, ou RA (return adresse), écrit par l'instruction jal
- 7. Registre G, ou SP (stack pointer), utilisé par les instructions pop et push

Ces 8 registres sont tous manipulables par les instructions prenant un registre comme argument. De plus, le processeur dispose d'un registre manipulable uniquement par certaines instructions spécifiques, le registre PC (program counter : contient l'adresse de l'instruction courante).

Les numéros de registres sont donc codés sur 3 bits.

Mémoire

La mémoire est adressée sur 16 bits et les mots mémoire font 8 bits, il y a donc 64ko disponnibles.

Le CPU est little-endian (le mot 0x1234 est codé 34 puis 12)

On définit plusieurs zones de mémoire :

0x0000 - 0x3FFF ROM pour programme utilisateur 0x4000 - 0x7FFF MMIO (seuls quelques octets sont utilisés) 0x8000 - 0xFFFF RAM pour programme utilisateur

Tableau 1. Memory map

Les bits suivants sont utilisés pour la MMIO :

byte at 0x4000 Clock ticker (incremented every tick, reset on read) byte at 0x4100 Serial input (set when byte received, reset on read) byte at 0x4102 Serial output (sends byte immediately on write)

Tableau 2. Addresses MMIO

Jeu d'instruction

Les instructions sont codées sur 16 bits. Les tableaux suivants montrent les instructions avec les bits de poids forts à gauche et les bits de poids faibles à droite (convention contraire à celle exprimée dans le README).

Types d'instructions

Format
$$I = \begin{bmatrix} 5 \text{ bits } 3 \text{ bits } 8 \text{ bits} \\ \hline I & R & d \end{bmatrix}$$

Format
$$J$$
 5 bits 11 bits I d

Tableau d'instructions

Certain noms d'instuctions sont en *italique*, il s'agit de signifier qu'il s'agit d'un alias (optionnel) pour une autre instruction.

I	format	f	description	action	valeurs signés ?
00000	R	0	add	$R \leftarrow R_A + R_B$	signé
		1	sub	$R \leftarrow R_A - R_B$	signé
		2	mul	$R \leftarrow lo(R_A \times R_B)$	signé
				$E \leftarrow \operatorname{hi}(R_A \times R_B) \text{ si } E \neq R$	
		3	div	$R \leftarrow q(R_A, R_B)$	signé
				$E \leftarrow r(R_A, R_B) \text{ si } E \neq R$	
00001	\mathbf{R}	0	addu	idem add	non signé
		1	subu	idem sub	non signé
		2	mulu	idem mul	non signé
		3	divu	idem div	non signé
00010	R	0	or	$R \leftarrow (R_A \vee R_B)$	
		1	and	$R \leftarrow (R_A \wedge R_B)$	
		2	xor	$R \leftarrow (R_A \oplus R_B)$	
		3	nor	$R \leftarrow \operatorname{not}\left(R_A \vee R_B\right)$	
00011	R	0	lsl	$R \leftarrow (R_A \ll R_B)$	
		1	lsl	- () (-)	, , , ,
		2	lsr	$R \leftarrow (R_A \gg R_B)$ (logical)	(non signé)
	_	3	asr	$R \leftarrow (R_A \gg R_B)$ (arith)	$(sign\acute{e})$
00100	\mathbf{R}	0	se		
		1	sne	- (
		2	se	$R \leftarrow (R_A = R_B?1:0)$	
	-	3	sne	$R \leftarrow (R_A \neq R_B?1:0)$	
00101	\mathbf{R}	0	slt	$R \leftarrow (R_A < R_B?1:0)$	signé
		1	$_{ m sle}$	$R \leftarrow (R_A \leqslant R_B?1:0)$	signé
		2	sltu	$R \leftarrow (R_A < R_B?1:0)$	non signé
00440	-	3	sleu	$R \leftarrow (R_A \leqslant R_B?1:0)$	non signé
00110	I		incri	$R \leftarrow (R+d)$	$d \operatorname{sign\acute{e}}$
00111	I		shi	$R \leftarrow (R \ll d)$	d signé
01000	J		j	$PC \leftarrow PC + d$	
01001	J	_	jal	$F \leftarrow (PC + 2); PC \leftarrow PC + d$	
01010	R	0	jr	$PC \leftarrow R$	
		1	$\operatorname*{jalr}$	$F \leftarrow (PC + 2); PC \leftarrow R$	
		2	jer	if $R_A = R_B$ then $PC \leftarrow R$	
01011	D	3	jner	if $R_A \neq R_B$ then $PC \leftarrow R$. ,
01011	R	0	jltr	if $R_A < R_B$ then $PC \leftarrow R$	signé
		1	jler	if $R_A \leqslant R_B$ then $PC \leftarrow R$	signé
		2	jltru	if $R_A < R_B$ then $PC \leftarrow R$	non signé
01100	т	3	jleru	if $R_A \leqslant R_B$ then $PC \leftarrow R$	non signé
01100	J		lra	$E \leftarrow PC + d$	d signé
01101			nop		
01110			nop	halt mionanna aggan (infinita la an)	
01111	T/		hlt 1	halt microprocessor (infinite loop) $P_{1} = \max_{n} \left(\frac{P_{1}^{n}}{P_{2}^{n}} + d \right) \left(\frac{16}{N} \text{ hits} \right)$	
10000	K		lw	$R \leftarrow \text{mem}(R'+d) \ (16 \text{ bits})$	
10001	K		SW 11 ₅	$\operatorname{mem}(R'+d) \leftarrow R \text{ (16 bits)}$ $R_{lo} \leftarrow \operatorname{mem}(R'+d); R_{hi} \leftarrow 0 \text{ (8 bits)}$	
10010	K		lb ab	, , , , , , , , , , , , , , , , , , , ,	
10011	K	*	sb	$\operatorname{mem}(R'+d) \leftarrow R_{lo} \text{ (8 bits)}$	
10100 10101	R R	*	lwr	$R \leftarrow \text{mem}(R_A + R_B) \text{ (16 bits)}$ $\text{mem}(R_A + R_B) \leftarrow R \text{ (16 bits)}$	
10101	R	*	swr lbr	$R_{\text{lo}} \leftarrow \text{mem}(R_A + R_B) ; R_{\text{hi}} \leftarrow 0 \text{ (8 bits)}$	
		*			
10111 11000	R I		sbr lil	$mem(R_A + R_B) \leftarrow R_{lo} (8 bits)$ $R_{lo} \leftarrow d$	
11000	I		$_{ m lilz}^{ m in}$	$R_{\text{lo}} \leftarrow u$ $R_{\text{lo}} \leftarrow d; R_{\text{hi}} \leftarrow 0$	$(d \text{ non sign\'e})$
11001	I		liu	$R_{\text{lo}} \leftarrow d, R_{\text{hi}} \leftarrow 0$ $R_{\text{hi}} \leftarrow d$	(a non signe)
11010	I		liuz	$R_{\text{hi}} \leftarrow a$ $R_{\text{hi}} \leftarrow d; R_{\text{lo}} \leftarrow 0$	
				$R_{\text{hi}} \leftarrow a, R_{\text{lo}} \leftarrow 0$ $R \leftarrow \text{sign extend}_{1}^{16}(d)$	(d simmé)
11100	Ι		lie	$n \leftarrow \text{sign_extend}_8(a)$	$(d \text{ sign\'e})$
11101			nop		
11110			nop	3	
11111			nop	Ø	

 ${\bf Tableau\ 3.}\ {\bf Instructions\ reconnues\ par\ le\ microproceseur}$

L'assembleur propose également quelques instructions « étendues » permettant de faciliter la programmation :

Nom	Action	Code assembleur de base équivalent
push R	$G \leftarrow G - 2$; mem $(G) \leftarrow R$	incri $G, -2$
		sw R, G
pop R	$R \leftarrow \text{mem}(G)$; $G \leftarrow G + 2$	lw R, G
		incri $G, 2$
move R, R_A	$R \leftarrow R_A$	add R, R_A, Z
addi, subi,	$R \leftarrow R_A + d$	(utilise E comme registre temporaire)
not R, R_A	$R \leftarrow \text{not } R_A$	$\operatorname{nor} R, R_A, Z$
jz R , addr	if $R = 0$ then $PC \leftarrow addr$	lil E, lo(addr); liu E, hi(addr) OU lilz E, addr
		jer R, E, Z
jnz R , addr	if $R \neq 0$ then $PC \leftarrow addr$	lil E, lo(addr); liu E, hi(addr) OU lilz E, addr
	•	jner R, E, Z

Tableau 4. Instructions supplémentaires (produites par l'assembleur)