Spécification processeur

Nous proposons ici une spécification pour un processeur minimaliste 16 bit RISC.

Registres

La machine dispose de 8 registres « généraux » :

- 0. Registre Z ou zéro (valant tout le temps 0...)
- 1. Registre A
- 2. Registre B
- 3. Registre C
- 4. Registre D
- 5. Registre E, écrit par certaines instructions (multiplication, division...)
- 6. Registre F, ou RA (return adresse), écrit par l'instruction jal
- 7. Registre G, ou SP (stack pointer), utilisé par les instructions pop et push

De plus, le processeur dispose d'un registre non manipulable, le registre PC (program counter). Les numéros de registres sont donc codés sur 3 bits.

Mémoire

La mémoire est adressée sur 16 bits, il y a donc 64ko disponnibles. Différentes zones de mémoire sont à définir (ROM, RAM, MMIO)

Jeu d'instruction

Les instructions sont codées sur 16 bits.

Types d'instructions

Format
$$I = \begin{bmatrix} 5 \text{ bits } 3 \text{ bits } 8 \text{ bits} \\ \hline I & R & d \end{bmatrix}$$

Format
$$J$$
 5 bits 11 bits I d

Tableau d'instructions

Certain noms d'instuctions sont en *italique*, il s'agit de signifier qu'il s'agit d'un alias (optionnel) pour une autre instruction.

I	format	_	description	action	valeurs signés ?
00000	R	0	add	$R \leftarrow R_A + R_B$	signé
		1	sub	$R \leftarrow R_A - R_B$	signé
		2	mul	$R \leftarrow \log(R_A R_B)$	sign é
				$E \leftarrow \operatorname{hi}(R_A R_B) \text{ si } E \neq R$	
		3	div	$R \leftarrow q(R_A, R_B)$	signé
	_			$E \leftarrow r(R_A, R_B) \text{ si } E \neq R$	
00001	R	0	addu	idem add	non signé
		1	subu	idem sub	non signé
		2	mulu	idem mul	non signé
	_	3	divu	idem div	non signé
00010	R	0	or	$R \leftarrow (R_A \vee R_B)$	
		1	and	$R \leftarrow (R_A \wedge R_B)$	
		2	xor	$R \leftarrow (R_A \oplus R_B)$	
		3	nor	$R \leftarrow \text{not}\left(R_A \vee R_B\right)$	
00011	R	0	lsl	$R \leftarrow (R_A \ll R_B)$	
		1	lsl	_ (
		2	lsr	$R \leftarrow (R_A \gg R_B) \text{ (logical)}$	(non signé)
	-	3	asr	$R \leftarrow (R_A \gg R_B)$ (arith)	$(sign\acute{e})$
00100	R	0	se		
		1	sne	D (D D 01 0)	
		2	se	$R \leftarrow (R_A = R_B?1:0)$	
	-	3	sne	$R \leftarrow (R_A \neq R_B?1:0)$	
00101	R	0	slt	$R \leftarrow (R_A < R_B?1:0)$	signé
		1	sle	$R \leftarrow (R_A \leqslant R_B?1:0)$	signé
		2	sltu	$R \leftarrow (R_A < R_B?1:0)$	non signé
	_	3	sleu	$R \leftarrow (R_A \leqslant R_B?1:0)$	non signé
00110	I		incri	$R \leftarrow (R+d)$	d signé
00111	I		shi	$R \leftarrow (R \ll d)$	d signé
01000	J		j	$PC \leftarrow PC + d$	
01001	J	0	jal	$F \leftarrow (PC + 2); PC \leftarrow PC + d$	
01010	R	0	jr	$PC \leftarrow R$	
	R	1	$\operatorname*{jalr}_{\cdot}$	$F \leftarrow (PC + 2); PC \leftarrow R$	
	R	2	jer	if $R_A = R_B$ then $PC \leftarrow R$	
01011	R	3	jner	if $R_A \neq R_B$ then $PC \leftarrow R$. ,
01011	R	0	jltr	if $R_A < R_B$ then $PC \leftarrow R$	signé
		1	jler	if $R_A \leqslant R_B$ then $PC \leftarrow R$	signé
		2	jltru	if $R_A < R_B$ then $PC \leftarrow R$	non signé
01100		3	jleru	if $R_A \leqslant R_B$ then $PC \leftarrow R$	non signé
01100					
01101					
01110					
01111 10000	T/		1	$D = \max(D' + d)$ (16 bits)	
10000	K K		lw sw	$R \leftarrow \text{mem}(R'+d) \ (16 \text{ bits})$ $\text{mem}(R'+d) \leftarrow R \ (16 \text{ bits})$	
10001	K		lb	$R \leftarrow \operatorname{mem}(R' + d) \ (8 \text{ bits})$	
10010	K		sb	$\operatorname{mem}(R'+d) \leftarrow R \ (8 \ \text{bits})$	
10100	R	*	lwr	$R \leftarrow \text{mem}(R_A + R_B)$ (16 bits)	
10100	R	*	swr	$\operatorname{mem}(R_A + R_B) \leftarrow R \text{ (16 bits)}$	
10101	R	*	lbr	$R \leftarrow \text{mem}(R_A + R_B)$ (8 bits)	
10110	R	*	sbr	$\operatorname{mem}(R_A + R_B) \leftarrow R \text{ (8 bits)}$	
11000	I		lil	$R_{\text{lo}} \leftarrow d$	
11000	I		$_{ m lilz}$	$R_{\text{lo}} \leftarrow d; R_{\text{hi}} \leftarrow 0$	
11010	I		liu	$R_{ m hi} \leftarrow d$	
11010	I		liuz	$R_{\text{hi}} \leftarrow d; R_{\text{lo}} \leftarrow 0$	
11100			•		
11101					
11110					
11111				2	

 ${\bf Tableau\ 1.}\ {\bf Instructions\ reconnues\ par\ le\ microproceseur}$

Nom	Action	Code assembleur de base équivalent
push R	$G \leftarrow G - 2$; mem $(G) \leftarrow R$	incri $G, -2$
		sw R, G
pop R	$R \leftarrow \text{mem}(G)$; $G \leftarrow G + 2$	lw R, G
		incri G , 2
move R, R_A	$R \leftarrow R_A$	add R, R_A, Z
addi, subi,	$R \leftarrow R_A + d$	(utilise E comme registre temporaire)
not R, R_A	$R \leftarrow \text{not } R_A$	$\operatorname{nor} R, R_A, Z$
jz R , addr	if $R = 0$ then $PC \leftarrow addr$	lil E, lo(addr); liu E, hi(addr) OU lilz E, addr
		jer R, E, Z
jnz R , addr	if $R \neq 0$ then $PC \leftarrow addr$	lil E, lo(addr); liu E, hi(addr) OU lilz E, addr
	,	jner R, E, Z

Tableau 2. Instructions supplémentaires (produites par l'assembleur)