FPGA中的浮点四则运算



单琼信 十分耕耘一分收获


+ 关注他

6 人赞同了该文章

由于定点的四则运算比较简单,如加减法只要注意符号扩展,小数点对齐等问题即可。在本文中,运用在前一节中描述的自定义浮点格式<u>FPGA中数的表示方法(下)</u>,完成浮点四则运算的实现过程


1.自定义浮点格式加(减)法运算


基于FPGA 实现的浮点加法运算包括了一系列对尾数和指数部分的操作:移位、交换、格式化、舍入和格式化等。如下图所示,自定义浮点流水加法器实现结构主要分为两部分:基本加法器部分和格式化操作部分。



在图(a)中的基本加法器,首先比较两个操作数的指数部分,较大的指数加上1之后,寄存输出(保证流水输出)作为加法和的指数部分;另一方面根据指数部分的比较结果,交换尾数的位置,即需要对较小的尾数进行右移对齐;之后尾数部分相加,得到的结果高位截取后输出作为加法和的尾数部分。由于操作数A和B的尾数部分首先需要符号位拓展之后进行才进行下一步操作,而最后的和是直接高位截取输出的,故导致加法结果比实际值小一倍,这就是前面指数需要加上1输出的原因。对于(b)中的格式化操作,首先对来自基本加法器的尾数和指数进行预处理,然后计算尾数部分的符号位个数。最后根据计算得到的符号位个数,左移尾数后输出尾数部分,而指数则减去符号位数作为指数部分输出。

如果是一次而输入加法则以这样的结构即可,但如果涉及多次加法,以流水形式完成,则在结构上可以作更好的优化。如下是四输入和八输入加法器的结构:






如上所示的情况,可知,这样的方法可以减少格式化操作,而格式化操作在整个运算过程中消耗相 对比较多的资源,因此这样的实现结构可以有效的减少硬件资源的消耗。

3. 乘加运算

浮点乘法运算较为简单,对应的尾数部分进行相乘,指数部分进行相加。尾数相乘部分采用 XILINX 乘法器IP即可。需要注意的是,乘法结果输出的位宽指定,在乘法器IP中,按一般流程下 来,乘完之后的结果是保留两位符号位(假设乘数都是一个符号的情况),即多出一个符号位,按 小数乘法分析的话,值的情况是比实际结果小一倍,在截位输出的时候需要做一定的取舍(是从最 高位开始截位输出,还是次高位开始截位输出;如果从最高位截位输出,则结果比实际值小一倍, 如果从次高位截位输出只有一种情况会溢出,即两个乘数都为-1的情况,这种情况如果从次高位截 位输出则会错误,其余情况都是正确的)。

这里需要进一步讨论的是乘加操作,数字信号处理中常常会遇到操作,如FIR滤波器。按本文的设 计思路乘加运算也可以节省一次格式化运算,设计方法如下:



这样即可省去乘法器中的格式化过程,将乘法的中间结果直接输入给加法器,最后再进行格式化输 出。

4. 自定义浮点除法器详细设计

现有的除法硬件实现算法主要可以分为三类: 查表法、数字迭代法和函数迭代法。基于查找表的实 现方法实现结构简单,只需进行简单的查表操作即可,但是其精度多一位,则查找表大小就要增加 一倍,显然不适合实现高精度除法器;数字迭代法中应用最广的是SRT算法,这类算法基于减法运 算,商的精度随减法迭代次数而线性增长,故为了得到高精度,资源消耗也是相当严重。函数迭代 算法中最典型的两种算法是Newton Raphson和Goldschimidt算法,这两种算法是采用乘法运算 来实现对商的精度的逼近,商的精度随着迭代次数而呈指数增长,适用于高精度的除法运算。

函数g(y)在p点的泰勒展开公式如下:

$$f(x) = f(p) + (x-p)f'(p) + \frac{(x-p)^2}{2!}f''(p) + \dots + \frac{(x-p)^n}{n!}f^{(n)}(p)$$

对于除法来说,希望得到如下的等式关系:

$$q = \frac{a}{b} = a \times f(x)$$

即可以得到倒数函数的展开公式,然而,倒数函数无法作泰勒展开,故采用麦克劳林展开公式,采用的函数表达如下:

$$f(x) = \frac{1}{1+x} = 1-x+x^2-x^3+x^4-\dots$$
 知乎 @與顯信

令 f(x)=1/b,则有x=b-1,由0.5≤b<1,得abs(x)≤0.5,故:

$$q = \frac{a}{b} = a \times f(x) = a \times \frac{1}{1 + (b - 1)} = a \times \frac{1}{1 + x} = a \times (1 - x + x^2 - x^3 + x^4 - \dots)$$

上述公式因式分解后可得如下公式:

$$q = a \times (1-x)(1+x^2)(1+x^8)\cdots$$

q值可以实现如下迭代过程,其近似的商可以表示如下:

$$\mathbf{q}_i = \frac{N_i}{D_i} \, \omega$$

其中N和D分别是算法执行b占得到的分子和分母。当D趋近1时,N就趋近于q了。迭代开始时,令N0=a,D0=b。第一次迭代,时,N1 = R0*N0,其中R0 = 1-x = 2-b。可得到如下:

$$D_1 = R_0 \times D_0 = b \times (1-x) = (1+x)(1-x) = 1-x^2$$
 の $N_1 = R_0 \times D_0 = a \times (1-x)$ 知乎 の 単語信

类似地, 下次迭代令R1 = 2-D1 = 1+y^2, 则可以得到:


$$D_2 = R_1 \times D_1 = (1+x^2)(1-x^2) = 1-x^4$$
 of $N_2 = R_1 \times D_1 = a \times (1-x)(1 + x^2)$

故可以得到Goldschmidt算法的迭代过程,总结如下:

$$\begin{cases} R_k = 2 - D_k \\ D_{k+1} = D_k \times R_k \\ N_{k+1} = N_k \times R_k \end{cases}$$

故通过对初始种子进行多次迭代而不断逼近目标精度。

现有的Glodschimidt算法都是基于标准的IEEE 754双精度格式,其算法过程可以描述如下图所示:



上图中的approx(1/B)步骤需要得到精度不高的近似的倒数,这里采用直接查找表的形式,这种形式最为简单,直接查找倒数表得到除数(B)的倒数近似值,然后在使用该值进行上图所示的函数迭代来得到更高精度的除数倒数逼近值。直接查找表得到的近似值的精度取决于查表的索引长度及其表项长度。故要使初始值的精度增加1位,则查找表的空间就需要翻一倍。对于现阶段的FPGA,其存储资源已经非常多,故在FPGA实现直接查找表,其资源消耗是相对很小的。

IEEE-754标准的浮点数尾数的值范围为[1,2),在不考虑符号位的情况下,尾数D形如1.*d1d2d3...dn*。则其倒数范围(0.5,1]。而自定义的浮点的尾数格式为 .1*d1d2d3...dn*,即表示的值的范围[0.5,1),则其倒数范围为(1,2]。这样的区别导致在整个大框架下具体的实现内容情况发生变化。需要对整个算法的每一步骤做好设计。

诚如上述,自定义格式的浮点中,得到的倒数范围为(1,2],而我们自定义的浮点格式表示的范围为[0.5,1) ,故我们须将(1,2]改成(0.5,1] * 2,其中的(0.5,1]由尾数表示,而2则由指数表示。故查找表中的表项表示的值是实际倒数值的1/2。现假设阶段后的除数输入表示为0.1*d1d2d3...dn*,则输出的除数倒数值可表示为21 * 0.1*b1b2b3...bm*,则查表所需的查找表大小为:

表大小=
$$2^k \times m$$

而在FPGA中,采用块RAM进行实现,每个块RAM大小36k,而本实现中,初始精度的设计需要达到14位左右,这样,则输出位宽m表示为13至16都消耗同等资源,而后边的算法迭代中,设计的乘法器位宽当为有符号数16x52消耗的DSP48乘法模块的资源为3,是最为折中的方法,故采用m为15,直接查找表中的每一项直接表示为0.1*b1b2b3...bm*,这样表的输出为16位,正好与后边的乘法器位宽对应上。

4.1 查找表设计


其中0.1 d1d2d3...dn。对于输出位宽m=k+g,能得到的设计精度如下表格:

表: 不同的 g 值下对应的得到的最小精度。	
g ₽	precision .
0 42	k+0.415 🖟
1 🕫	k+0.678 .
2 🕫	k+0.830 ₽
3 ₽	k+0.912 .
4 ↔	k+0.955.
5 0	k+0.977即乎@单琼富


假设确定k=13, m=16, 故得到的最小精度为13.912。

4.2 迭代过程


对应的函数迭代过程也发生相应地改变,这里设计时应该考虑每一步骤中的指数变化情况。相应的设计过程如下图所示:



另外在实现多分子单分母,形如(A+C)/B,为了更省时间和空间资源可以采取如下图所示的实现策略:



整个算法的流水过程如下:



至此, 完成自定义浮点格式的四则运算。

发布于 2018-08-27

浮点运算 现场可编辑逻辑门阵列 (FPGA)

文章被以下专栏收录



数字信号处理算法与实现

希望能在数字信号处理算法与高性能实现领域收获收获,同时也能有所贡献以后争取...

关注专栏






FPGA信号截位策略研究

发表于数字芯片圆... ICer



FPGA从入门到精通(5) - 进位 链

发表于FPGA从... JAspe...



(学习Verilog) 5. FPGA定点 数截位基本准则

万物皆可卷... 发表于BUG记录

