

## Reed-Muller Decoder/Encoder in VHDL

Generato da Doxygen 1.8.8

Ven 12 Mag 2017 10:22:26



# Indice

<b>1</b>	<b>Lista dei test</b>	<b>1</b>
<b>2</b>	<b>Design Unit Index</b>	<b>3</b>
2.1	Design Unit Hierarchy . . . . .	3
<b>3</b>	<b>Design Unit Index</b>	<b>5</b>
3.1	Design Unit List . . . . .	5
<b>4</b>	<b>Indice dei file</b>	<b>7</b>
4.1	Elenco dei file . . . . .	7
<b>5</b>	<b>Documentazione delle classi</b>	<b>9</b>
5.1	adder_block Entity Reference . . . . .	9
5.1.1	Descrizione dettagliata . . . . .	11
5.2	Behavioral Architecture Reference . . . . .	12
5.3	Behavioral Architecture Reference . . . . .	12
5.4	Behavioral Architecture Reference . . . . .	13
5.5	ButterflyCell Entity Reference . . . . .	14
5.5.1	Descrizione dettagliata . . . . .	14
5.6	comparator2bit Entity Reference . . . . .	15
5.6.1	Descrizione dettagliata . . . . .	16
5.7	DataFlow Architecture Reference . . . . .	16
5.8	DataFlow Architecture Reference . . . . .	16
5.9	full_adder Entity Reference . . . . .	17
5.10	generic_adder_pipelined Entity Reference . . . . .	18
5.10.1	Descrizione dettagliata . . . . .	20
5.11	generic_comparator Entity Reference . . . . .	21
5.11.1	Descrizione dettagliata . . . . .	22
5.12	GenericBuffer Entity Reference . . . . .	23
5.12.1	Descrizione dettagliata . . . . .	24
5.12.2	Documentazione dei membri dato . . . . .	24
5.12.2.1	ieee . . . . .	24
5.13	majority_voter Entity Reference . . . . .	25

5.13.1	Descrizione dettagliata	26
5.14	parallel_counter_4 Entity Reference	27
5.15	parallel_counter_block Entity Reference	28
5.15.1	Descrizione dettagliata	30
5.16	ripple_carry_adder Entity Reference	30
5.16.1	Descrizione dettagliata	32
5.17	RMDecoder Entity Reference	32
5.17.1	Descrizione dettagliata	34
5.18	RMEncoder Entity Reference	36
5.18.1	Descrizione dettagliata	37
5.19	Structural Architecture Reference	39
5.20	Structural Architecture Reference	39
5.21	Structural Architecture Reference	40
5.22	structural Architecture Reference	40
5.23	Structural Architecture Reference	41
5.24	Structural Architecture Reference	41
5.25	Structural Architecture Reference	42
5.26	Structural Architecture Reference	42
5.27	Structural Architecture Reference	43
5.28	Structural Architecture Reference	43
5.29	tb_RMDecoder Entity Reference	44
5.30	tb_RMEncoder Entity Reference	46
<b>6</b>	<b>Documentazione dei file</b>	<b>47</b>
6.1	Riferimenti per il file Src/RMDecoder/ButterflyCell.vhd	47
6.1.1	Descrizione dettagliata	47
6.2	Riferimenti per il file Src/RMDecoder/MajorityVoter/adder_block.vhd	47
6.2.1	Descrizione dettagliata	48
6.3	Riferimenti per il file Src/RMDecoder/MajorityVoter/comparator2bit.vhd	48
6.3.1	Descrizione dettagliata	48
6.4	Riferimenti per il file Src/RMDecoder/MajorityVoter/full_adder.vhd	48
6.4.1	Descrizione dettagliata	49
6.5	Riferimenti per il file Src/RMDecoder/MajorityVoter/generic_adder_pipelined.vhd	49
6.5.1	Descrizione dettagliata	49
6.6	Riferimenti per il file Src/RMDecoder/MajorityVoter/generic_comparator.vhd	49
6.6.1	Descrizione dettagliata	50
6.7	Riferimenti per il file Src/RMDecoder/MajorityVoter/majority_voter.vhd	50
6.7.1	Descrizione dettagliata	50
6.8	Riferimenti per il file Src/RMDecoder/MajorityVoter/parallel_counter_4.vhd	51
6.8.1	Descrizione dettagliata	51

6.9	Riferimenti per il file Src/RMDecoder/MajorityVoter/parallel_counter_block.vhd . . . . .	51
6.9.1	Descrizione dettagliata . . . . .	51
6.10	Riferimenti per il file Src/RMDecoder/MajorityVoter/ripple_carry_adder.vhd . . . . .	52
6.10.1	Descrizione dettagliata . . . . .	52
6.11	Riferimenti per il file Src/RMDecoder/RMDecoder.vhd . . . . .	52
6.11.1	Descrizione dettagliata . . . . .	52
6.12	Riferimenti per il file Src/RMEncoder/RMEncoder.vhd . . . . .	53
6.12.1	Descrizione dettagliata . . . . .	53
<b>Indice</b>		<b>54</b>



# Capitolo 1

## Lista dei test

Classe **RMDecoder**

RM(1,m), m=3

Classe **RMEncoder**

RM(1,m), m=3





## Capitolo 2

# Design Unit Index

### 2.1 Design Unit Hierarchy

Questo elenco di ereditarietà è ordinato approssimativamente, ma non completamente, in ordine alfabetico:

tb_RMDecoder . . . . .	44
RMDecoder . . . . .	32
GenericBuffer . . . . .	23
ButterflyCell . . . . .	14
majority_voter . . . . .	25
parallel_counter_block . . . . .	28
parallel_counter_4 . . . . .	27
full_adder . . . . .	17
generic_adder_pipelined . . . . .	18
adder_block . . . . .	9
ripple_carry_adder . . . . .	30
full_adder . . . . .	17
GenericBuffer . . . . .	23
generic_comparator . . . . .	21
comparator2bit . . . . .	15
tb_RMEncoder . . . . .	46
RMEncoder . . . . .	36



## Capitolo 3

# Design Unit Index

### 3.1 Design Unit List

Here is a list of all design unit members with links to the Entities they belong to:

entity <a href="#">adder_block</a>	
Implementazione VHDL <a href="#">Structural</a> di un generico livello del componente generic_adder. Tale livello è costituito da $2^{\text{level}}$ addizionatori che lavorano in parallelo, di dimensione dipendente dal livello corrente: $N = \text{number\_bit\_for\_operand} + \log_2(\text{number\_operand}) - \text{level} - 1$ . . . . .	9
architecture <a href="#">Behavioral</a> . . . . .	12
architecture <a href="#">Behavioral</a> . . . . .	12
architecture <a href="#">Behavioral</a> . . . . .	13
entity <a href="#">ButterflyCell</a>	
Implementazione VHDL dello swap usato nel decodificatore di Reed-Muller . . . . .	14
entity <a href="#">comparator2bit</a>	
Implementazione VHDL Data Flow di un comparatore a 2 bit che tiene conto anche del risultato di un confronto precedente . . . . .	15
architecture <a href="#">DataFlow</a> . . . . .	16
architecture <a href="#">DataFlow</a> . . . . .	16
entity <a href="#">full_adder</a> . . . . .	17
entity <a href="#">generic_adder_pipelined</a>	
Implementazione VHDL <a href="#">Structural</a> di un addizionatore generico pipelined : M operandi di N bit . . . . .	18
entity <a href="#">generic_comparator</a>	
Implementazione VHDL <a href="#">Structural</a> di un generico comparatore a maggioranza di due stringhe di width bit. Tale implementazione genera una catena di "width" comparatori a 2 bit . . . . .	21
entity <a href="#">GenericBuffer</a>	
Registro di dimensione generica . . . . .	23
entity <a href="#">majority_voter</a>	
Implementazione VHDL <a href="#">Structural</a> del majority voter . . . . .	25
entity <a href="#">parallel_counter_4</a> . . . . .	27
entity <a href="#">parallel_counter_block</a>	
Implementazione VHDL <a href="#">Structural</a> del Modulo 1 : genera width/4 contatori paralleli a 4 bit. Data una stringa di input di width bit, multipla di 4, assegna a ogni contatore un nibble. Ogni contatore parallelo a 4 bit codifica in binario il numero di 1 presente nel nibble di competenza . . . . .	28
entity <a href="#">ripple_carry_adder</a>	
Implementazione VHDL <a href="#">Structural</a> di un Ripple Carry Adder generico a N bit . . . . .	30
entity <a href="#">RMDecoder</a>	
Implementazione VHDL del decodificatore per codici di Reed-Muller(1,m) . . . . .	32
entity <a href="#">RMEncoder</a>	
Implementazione VHDL del codificatore per codici di Reed-Muller(1,m) . . . . .	36
architecture <a href="#">Structural</a> . . . . .	39
architecture <a href="#">Structural</a> . . . . .	39
architecture <a href="#">Structural</a> . . . . .	40

architecture <a href="#">structural</a>	40
architecture <a href="#">Structural</a>	41
architecture <a href="#">Structural</a>	41
architecture <a href="#">Structural</a>	42
architecture <a href="#">Structural</a>	42
architecture <a href="#">Structural</a>	43
architecture <a href="#">Structural</a>	43
entity <a href="#">tb_RMDecoder</a>	44
entity <a href="#">tb_RMEncoder</a>	46

## Capitolo 4

# Indice dei file

### 4.1 Elenco dei file

Questo è un elenco dei file documentati con una loro breve descrizione:

Src/RMDecoder/ <a href="#">ButterflyCell.vhd</a> . . . . .	47
Src/RMDecoder/ <a href="#">RMDecoder.vhd</a> . . . . .	52
Src/RMDecoder/MajorityVoter/ <a href="#">adder_block.vhd</a> . . . . .	47
Src/RMDecoder/MajorityVoter/ <a href="#">comparator2bit.vhd</a> . . . . .	48
Src/RMDecoder/MajorityVoter/ <a href="#">full_adder.vhd</a> . . . . .	48
Src/RMDecoder/MajorityVoter/ <a href="#">generic_adder_pipelined.vhd</a> . . . . .	49
Src/RMDecoder/MajorityVoter/ <a href="#">generic_comparator.vhd</a> . . . . .	49
Src/RMDecoder/MajorityVoter/ <a href="#">majority_voter.vhd</a> . . . . .	50
Src/RMDecoder/MajorityVoter/ <a href="#">parallel_counter_4.vhd</a> . . . . .	51
Src/RMDecoder/MajorityVoter/ <a href="#">parallel_counter_block.vhd</a> . . . . .	51
Src/RMDecoder/MajorityVoter/ <a href="#">ripple_carry_adder.vhd</a> . . . . .	52
Src/RMEncoder/ <a href="#">RMEncoder.vhd</a> . . . . .	53



## Capitolo 5

# Documentazione delle classi

### 5.1 adder\_block Entity Reference

Implementazione VHDL [Structural](#) di un generico livello del componente generic\_adder. Tale livello è costituito da  $2^{\text{level}}$  addizionatori che lavorano in parallelo, di dimensione dipendente dal livello corrente:  $N = \text{number\_bit\_for\_operand} + \log_2(\text{number\_operand}) - \text{level} - 1$ .

Diagramma delle classi per adder\_block







Diagramma di collaborazione per adder\_block:



## Entities

- [Structural](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)
- [NUMERIC\\_STD](#)
- [MATH\\_REAL](#)

## Generics

- [number\\_operand](#) **NATURAL**
- [number\\_bit\\_for\\_operand](#) **NATURAL**
- [level](#) **NATURAL**

## Ports

- [data\\_in](#) in **STD\_LOGIC\_VECTOR(number\_operand\*number\_bit\_for\_operand- 1 downto 0 )**
- [data\\_out](#) out **STD\_LOGIC\_VECTOR(number\_operand\*number\_bit\_for\_operand- 1 downto 0 )**

### 5.1.1 Descrizione dettagliata

Implementazione VHDL [Structural](#) di un generico livello del componente generic\_adder. Tale livello è costituito da  $2^{\text{level}}$  addizionatori che lavorano in parallelo, di dimensione dipendente dal livello corrente:  $N = \text{number\_bit\_for\_operand} + \log_2(\text{number\_operand}) - \text{level} - 1$ .

## Parametri

<i>number_↔ operand[in]</i>	parametro che determina il numero di operandi dell' addizionatore
<i>number_bit_for↔ _operand[in]</i>	parametro che determina il numero di bit di ogni operando
<i>level</i>	parametro che determina il livello dell'addizionatore che si sta costruendo
<i>data_in[in]</i>	stringa di bit di input di dimensione (number_operand * number_bit_for_operand) che è la concatenazione delle somme parziali del livello precedente
<i>data_out[out]</i>	stringa di bit di uscita di dimensione (number_operand * number_bit_for_operand) che è la concatenazione delle somme parziali per il livello successivo

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/adder\_block.vhd

## 5.2 Behavioral Architecture Reference

## Processes

- [PROCESS\\_0](#)( clock , reset\_n , load , data\_in )

## Signals

- [tmp\\_std\\_logic\\_vector](#)(width- 1 downto 0 ):= (others=>' 0 ')

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/GenericBuffer.vhd

## 5.3 Behavioral Architecture Reference

## Processes

- [clock\\_process](#)( )
- [stim\\_process](#)( )

## Components

- [RMDecoder](#)

## Constants

- [m\\_natural](#):= 4
- [encoded\\_matrix](#)( 0 to 2 \*\* (m+ 1 )- 1 ):= ((x" 0000 "), (x" 5555 "), (x" 3333 "), (x" 6666 "), (x" 0f0f "), (x" 5a5a "), (x" 3c3c "), (x" 6969 "), (x" 00ff "), (x" 55aa "), (x" 33cc "), (x" 6699 "), (x" 0ff0 "), (x" 5aa5 "), (x" 3cc3 "), (x" 6996 "), (x" ffff "), (x" aaaa "), (x" cccc "), (x" 9999 "), (x" f0f0 "), (x" a5a5 "), (x" c3c3 "), (x" 9696 "), (x" ff00 "), (x" aa55 "), (x" cc33 "), (x" 9966 "), (x" f00f "), (x" a55a "), (x" c33c "), (x" 9669 ")
- [clock\\_period\\_time](#):= 10 ns
- [generator\\_matrix\\_01](#) boolean:=true

## Types

- `matrixarray(naturalrange(<>))ofstd_logic_vector( 2 **m- 1 downto 0 )`

## Signals

- `clock std_logic:= ' 0 '`
- `reset_n std_logic:= ' 0 '`
- `data_in std_logic_vector( 2 **m- 1 downto 0 ):= (others=> ' 0 ')`
- `data_out std_logic_vector(mdownto 0 ):= (others=> ' 0 ')`

## Instantiations

- `uut RMDecoder`

La documentazione per questa classe è stata generata a partire dal seguente file:

- `Src/RMDecoder/tb_RMDecoder.vhd`

## 5.4 Behavioral Architecture Reference

### Processes

- `stim_process( )`

### Components

- `RMEncoder`

### Constants

- `period time:= 10 ns`
- `m natural:= 4`
- `generator_matrix_01 boolean:=true`

### Signals

- `clock std_logic:= ' 0 '`
- `data_in std_logic_vector(mdownto 0 ):= (others=> ' 0 ')`
- `data_out std_logic_vector( 2 **m- 1 downto 0 ):= (others=> ' 0 ')`

### Instantiations

- `uut RMEncoder`


La documentazione per questa classe è stata generata a partire dal seguente file:

- `Src/RMEncoder/tb_RMEncoder.vhd`

## 5.5 ButterflyCell Entity Reference

implementazione VHDL dello swap usato nel decodificatore di Reed-Muller

Diagramma delle classi per ButterflyCell



### Entities

- [Structural](#) architecture

### Libraries

- [ieee](#)

### Use Clauses

- [std\\_logic\\_1164](#)

### Generics

- [m natural:= 3](#)

### Ports

- [data\\_in](#) in [std\\_logic\\_vector](#)( [2\\*\\*m- 1](#) downto [0](#) )
- [swapped](#) out [std\\_logic\\_vector](#)( [2\\*\\*m- 1](#) downto [0](#) )

#### 5.5.1 Descrizione dettagliata

implementazione VHDL dello swap usato nel decodificatore di Reed-Muller

Il componente [ButterflyCell](#) implementa la rete di swap necessarie all'implementazione del decodificatore a maggioranza per i codici di Reed-Muller RM(1, m). Il componente ha un'implementazione parametrica, il che permette di usare lo stesso componente qualsiasi sia il parametro "m".

## Parametri

<i>m</i>	parametro "m" del codice di Reed-Muller usato.
<i>data_in[in]</i>	vettore contenente il codice di Reed-Muller da swappare. Il parallelismo e' $2^m - 1$
<i>swapped[out]</i>	vettore che conterra' il risultato delle operazioni di swapping del vettore data_in


La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/[ButterflyCell.vhd](#)

## 5.6 comparator2bit Entity Reference

Implementazione VHDL Data Flow di un comparatore a 2 bit che tiene conto anche del risultato di un confronto precedente.

Diagramma delle classi per comparator2bit



## Entities

- [DataFlow](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)

## Ports

- [a](#) in STD\_LOGIC
- [b](#) in STD\_LOGIC
- [res\\_in](#) in STD\_LOGIC
- [res\\_out](#) out STD\_LOGIC

### 5.6.1 Descrizione dettagliata

Implementazione VHDL Data Flow di un comparatore a 2 bit che tiene conto anche del risultato di un confronto precedente.

#### Parametri

<i>a[in]</i>	ingresso 1
<i>b[in]</i>	ingresso 2
<i>res_in[in]</i>	risultato del confronto precedente
<i>res_out[in]</i>	risultato del confronto

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[comparator2bit.vhd](#)

## 5.7 DataFlow Architecture Reference

### Signals

- [tmp1](#) std\_logic:= '0'
- [tmp2](#) std\_logic:= '0'
- [tmp3](#) std\_logic:= '0'

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[comparator2bit.vhd](#)


## 5.8 DataFlow Architecture Reference

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[full\\_adder.vhd](#)

## 5.9 full\_adder Entity Reference

Diagramma delle classi per full\_adder



### Entities

- [DataFlow](#) architecture

### Libraries

- [IEEE](#)

### Use Clauses

- [STD\\_LOGIC\\_1164](#)

## Ports

- [add\\_1](#) in STD\_LOGIC
- [add\\_2](#) in STD\_LOGIC
- [carry\\_in](#) in STD\_LOGIC
- [carry\\_out](#) out STD\_LOGIC
- [sum](#) out STD\_LOGIC

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[full\\_adder.vhd](#)

## 5.10 generic\_adder\_pipelined Entity Reference

Implementazione VHDL [Structural](#) di un addizionatore generico pipelined : M operandi di N bit.

Diagramma delle classi per generic\_adder\_pipelined







Diagramma di collaborazione per generic\_adder\_pipelined:



## Entities

- [Structural](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)
- [NUMERIC\\_STD](#)
- [MATH\\_REAL](#)

## Generics

- `number_operand` **NATURAL** := **2**
- `number_bit_for_operand` **NATURAL** := **3**

## Ports

- `clk` in **STD\_LOGIC**
- `reset_n` in **STD\_LOGIC**
- `data_in` in **STD\_LOGIC\_VECTOR**((`number_operand`\*`number_bit_for_operand`)- **1** downto **0** )
- `data_out` out **STD\_LOGIC\_VECTOR**((`number_bit_for_operand`+`natural(log2(real(number_operand)))`)- **1** downto **0** )

### 5.10.1 Descrizione dettagliata

Implementazione VHDL [Structural](#) di un addizionatore generico pipelined : M operandi di N bit.

## Parametri

<i>number_↔ operand[in]</i>	parametro che determina il numero di operandi dell' addizionatore
<i>number_bit_for↔ _operand[in]</i>	parametro che determina il numero di bit di ogni operando
<i>clk[in]</i>	segnale di clock
<i>reset_n[in]</i>	segnale di reset asincrono, attivo basso
<i>data_in[in]</i>	stringa di bit di input di dimensione (number_operand * number_bit_for_operand) che è la concatenazione degli operandi da sommare
<i>data_out[out]</i>	stringa di bit di uscita di dimensione (number_bit_for_operand + natural(log2(real(number_↔operand)))) che è la somma totale degli operandi di ingresso

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[generic\\_adder\\_pipelined.vhd](#)

## 5.11 generic\_comparator Entity Reference

Implementazione VHDL [Structural](#) di un generico comparatore a maggioranza di due stringhe di width bit. Tale implementazione genera una catena di "width" comparatori a 2 bit.

Diagramma delle classi per generic\_comparator





Diagramma di collaborazione per generic\_comparator:



## Entities

- [Structural](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)

## Generics

- [width](#) **NATURAL:= 8**

## Ports

- [data\\_in](#) in **STD\_LOGIC\_VECTOR(width- 1 downto 0 )**
- [data\\_cmp](#) in **STD\_LOGIC\_VECTOR(width- 1 downto 0 )**
- [data\\_out](#) out **STD\_LOGIC**

### 5.11.1 Descrizione dettagliata

Implementazione VHDL [Structural](#) di un generico comparatore a maggioranza di due stringhe di width bit. Tale implementazione genera una catena di "width" comparatori a 2 bit.

#### Parametri

<i>width[in]</i>	parametro che determina la dimensione del comparatore
<i>data_in[in]</i>	stringa di bit di input di dimensione width
<i>data_cmp[in]</i>	stringa di bit di input di dimensione width

<code>data_out[out]</code>	risultato del confronto: data_out = 1 se data_in > data_cmp data_out = 0 altrimenti
----------------------------	---


La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[generic\\_comparator.vhd](#)

## 5.12 GenericBuffer Entity Reference

Registro di dimensione generica.

Diagramma delle classi per GenericBuffer



### Entities

- [Behavioral](#) architecture

### Libraries

- [ieee](#)

### Use Clauses

- [std\\_logic\\_1164](#)

## Generics

- `width natural:= 8`
- `edge std_logic:= '1'`

## Ports

- `clock in std_logic`
- `reset_n in std_logic`
- `load in std_logic`
- `data_in in std_logic_vector(width-1 downto 0)`
- `data_out out std_logic_vector(width-1 downto 0)`

### 5.12.1 Descrizione dettagliata

Registro di dimensione generica.

#### Parametri

<i>width[in]</i>	numero di bit del registro
<i>edge[in]</i>	fronte di attivo del clock: <ul style="list-style-type: none"> <li>• '1': fronte di salita</li> <li>• '0': fronte di discesa</li> </ul>
<i>clock[in]</i>	segnale di clock
<i>reset_n[in]</i>	reset asincrono, attivo basso
<i>load[in]</i>	segnale di load, quando '1' l'uscita (data_out) segue l'ingresso (data_in)
<i>data_in[in]</i>	ingresso del registro
<i>data_out[out]</i>	uscita del registro

### 5.12.2 Documentazione dei membri dato

#### 5.12.2.1 ieee [Library]

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

17-04-2017

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/GenericBuffer.vhd

## 5.13 majority\_voter Entity Reference

Implementazione VHDL [Structural](#) del majority voter.

Diagramma delle classi per majority\_voter





Diagramma di collaborazione per majority\_voter:



## Entities

- [Structural](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)
- [NUMERIC\\_STD](#)
- [MATH\\_REAL](#)

## Generics

- [width](#) **NATURAL:= 64**

## Ports

- [clk](#) in **STD\_LOGIC**
- [reset\\_n](#) in **STD\_LOGIC**
- [data\\_in](#) in **STD\_LOGIC\_VECTOR(width- 1 downto 0 )**
- [majority](#) out **STD\_LOGIC**

### 5.13.1 Descrizione dettagliata

Implementazione VHDL [Structural](#) del majority voter.

#### Parametri

<i>width[in]</i>	parametro che determina la dimensione dell'input del componente, width >= 4
<i>clk[in]</i>	segnale di clock
<i>reset_n[in]</i>	segnale di reset asincrono, attivo basso
<i>data_in[in]</i>	stringa di bit di input su cui il componente lavora
<i>majority[out]</i>	bit di uscita : majority = "0" => nella stringa di input #bit = 1 >= #bit = 0 majority = "1" => nella stringa di input #bit = 1 > #bit = 0

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[majority\\_voter.vhd](#)



## 5.14 parallel\_counter\_4 Entity Reference

Diagramma delle classi per parallel\_counter\_4





Diagramma di collaborazione per parallel\_counter\_4:



## Entities

- [Structural](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)

## Ports

- [X](#) in `STD_LOGIC_VECTOR( 3 downto 0 )`
- [C0](#) out `STD_LOGIC`
- [C1](#) out `STD_LOGIC`
- [C2](#) out `STD_LOGIC`

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[parallel\\_counter\\_4.vhd](#)

## 5.15 parallel\_counter\_block Entity Reference

Implementazione VHDL [Structural](#) del Modulo 1 : genera width/4 contatori paralleli a 4 bit. Data una stringa di input di width bit, multipla di 4, assegna a ogni contatore un nibble. Ogni contatore parallelo a 4 bit codifica in binario il numero di 1 presente nel nibble di competenza.

Diagramma delle classi per parallel\_counter\_block





Diagramma di collaborazione per parallel\_counter\_block:



## Entities

- [Structural](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)

## Generics

- [width](#) **NATURAL** := 8

## Ports

- [data\\_in](#) in **STD\_LOGIC\_VECTOR**(width- 1 downto 0 )
- [data\\_out](#) out **STD\_LOGIC\_VECTOR**((width-(width/ 4 ))- 1 downto 0 )

### 5.15.1 Descrizione dettagliata

Implementazione VHDL [Structural](#) del Modulo 1 : genera width/4 contatori paralleli a 4 bit. Data una stringa di input di width bit, multipla di 4, assegna a ogni contatore un nibble. Ogni contatore parallelo a 4 bit codifica in binario il numero di 1 presente nel nibble di competenza.

#### Parametri

<i>width[in]</i>	parametro che determina la dimensione dell'input del componente, width multiplo di 4
<i>data_in[in]</i>	stringa di bit di input di dimensione width su cui il componente lavora
<i>data_out[out]</i>	stringa di bit di uscita di dimensione width-(width/4) che è la concatenazione degli output dei singoli contatori paralleli a 4 bit => concatenazione di stringhe da 3 bit.

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[parallel\\_counter\\_block.vhd](#)

## 5.16 ripple\_carry\_adder Entity Reference

Implementazione VHDL Structural di un Ripple Carry Adder generico a N bit.

Diagramma delle classi per ripple\_carry\_adder





Diagramma di collaborazione per ripple\_carry\_adder:



## Entities

- [structural](#) architecture

## Libraries

- [IEEE](#)

## Use Clauses

- [STD\\_LOGIC\\_1164](#)

## Generics

- [N natural](#):= 4

## Ports

- [x](#) in [STD\\_LOGIC\\_VECTOR](#)([N- 1](#) downto [0](#) )
- [y](#) in [STD\\_LOGIC\\_VECTOR](#)([N- 1](#) downto [0](#) )
- [carry\\_in](#) in [STD\\_LOGIC](#)
- [carry\\_out](#) out [STD\\_LOGIC](#)
- [sum](#) out [STD\\_LOGIC\\_VECTOR](#)([N- 1](#) downto [0](#) )

### 5.16.1 Descrizione dettagliata

Implementazione VHDL Structural di un Ripple Carry Adder generico a N bit.

Parametri

<i>N[in]</i>	parametro che determina il numero di bit per addendo
<i>x[in]</i>	addendo 1
<i>x[in]</i>	addendo 2
<i>carry_in[in]</i>	carry in ingresso
<i>carry_out[out]</i>	carry in uscita
<i>sum[out]</i>	somma dei due addendi

La documentazione per questa classe è stata generata a partire dal seguente file:

- [Src/RMDecoder/MajorityVoter/ripple\\_carry\\_adder.vhd](#)

## 5.17 RMDecoder Entity Reference

Implementazione VHDL del decodificatore per codici di Reed-Muller(1,m)

Diagramma delle classi per RMDecoder





Diagramma di collaborazione per RMDecoder:



## Entities

- [Structural](#) architecture

## Libraries

- [ieee](#)

## Use Clauses

- [std\\_logic\\_1164](#)
- [numeric\\_std](#)

## Generics

- [m](#) **natural** := 6
- [generator\\_matrix\\_01](#) **boolean** := true

## Ports

- [clock](#) in **std\_logic**
- [reset\\_n](#) in **std\_logic**
- [data\\_in](#) in **std\_logic\_vector**( 2\*\*m- 1 downto 0 )
- [data\\_out](#) out **std\_logic\_vector**(mdownto 0 )

### 5.17.1 Descrizione dettagliata

Implementazione VHDL del decodificatore per codici di Reed-Muller(1,m)

Tale implementazione fa uso della tecnica con majority-voter ed e' pipelined, con numero di stadi delle pipe variabile in base al particolare codice di Reed-Muller. Il numero totale di stadi della pipe, in funzione di "m", e' 2m-4. Ad esempio, per codici RM(1,7), il numero di stadi della pipe e' 10. Il componente, in questo modo, manifesta, questo si, una latenza di 2m-4 colpi di clock, ma e' potenzialmente in grado di completare una decodifica per colpo di clock. Il seguente esempio istanzia un encoder ed un decoder. L'output dell'encoder viene posto in ingresso al decoder. L'input dell'encoder viene controllato attraverso un VIO. Lo stesso VIO viene usato anche per monitorare l'uscita dell'encoder e l'uscita del decoder, oltre che per controllare il segnale di reset di quest'ultimo.

```

encoder : RMEncoder
  Generic map ( m
               => m,
               generator_matrix_01 => generator_matrix_01)
  Port map ( data_in
            => encoder_data_in,
            data_out
            => encoder_data_out);

decoder : RMDecoder
  Generic map ( m
               => m,
               generator_matrix_01 => generator_matrix_01)
  Port map ( clock
            => clock,
            reset_n
            => reset_n,
            data_in
            => encoder_data_out,
            data_out
            => decoder_data_out);

vio : vio_0
  Port map ( clk
            => clock,
            probe_in0
            => encoder_data_out,
            probe_in1
            => decoder_data_out,
            probe_out0
            => encoder_data_in,
            probe_out1(0)
            => reset_n);

```

## Avvertimento

I codici devono essere stati ottenuti con una matrice di generazione in forma canonica. Vedi il parametro [generator\\_matrix\\_01](#).



## Parametri

<i>m[in]</i>	parametro "m" del codice di Reed-Muller; incide sulla dimensione, in bit, dell'input e dell'output del componente: l'input sarà $2^m$ bit, mentre l'output $m+1$ bit. Oltre che stabilire il particolare codice che è possibile decifrare, incide sul numero di stadi della pipe di cui il decoder è composto. Il numero totale di stadi della pipe, in funzione di "m", è $2^{(m-3)}+1$ . Ad esempio, per codici RM(1,7), il numero di stadi è 9.
<i>generator_matrix_01[in]</i>	permette di scegliere la matrice di generazione da usare in fase di decodifica. Scegliendo <code>generator_matrix_01 =&gt; true</code> , verrà usata una matrice <pre> 1111111111111111 0000000011111111 0000111100001111 0011001100110011 0101010101010101 </pre> Se, invece, <code>generator_matrix_01 =&gt; false</code> , verrà usata una matrice <pre> 1111111111111111 1111111100000000 1111000011110000 1100110011001100 1010101010101010 </pre>
<i>clock[in]</i>	segnale di clock
<i>reset_n[in]</i>	segnale di reset asincrono, attivo basso
<i>data_in[in]</i>	codice di Reed-Muller RM(1, m) da decodificare, di lunghezza $2^m$ bit
<i>data_out[out]</i>	stringa di bit corrispondente al codice di Reed-Muller RM(1, m) decodificato, di lunghezza pari ad m bit

## Test RM(1,m), m=3

data_in	data_out
x"00"	x"0"
x"55"	x"1"
x"33"	x"2"
x"66"	x"3"
x"0f"	x"4"
x"5a"	x"5"
x"3c"	x"6"
x"69"	x"7"
x"ff"	x"8"
x"aa"	x"9"
x"cc"	x"a"
x"99"	x"b"
x"f0"	x"c"
x"a5"	x"d"
x"c3"	x"e"
x"96"	x"f"

## RM(1,m), m=4

data_in	data_out
x"0000"	x"00"
x"5555"	x"01"
x"3333"	x"02"
x"6666"	x"03"
x"0f0f"	x"04"

x"5a5a"	x"05"
x"3c3c"	x"06"
x"6969"	x"07"
x"00ff"	x"08"
x"55aa"	x"09"
x"33cc"	x"0a"
x"6699"	x"0b"
x"0ff0"	x"0c"
x"5aa5"	x"0d"
x"3cc3"	x"0e"
x"6996"	x"0f"
x"ffff"	x"10"
x"aaaa"	x"11"
x"cccc"	x"12"
x"9999"	x"13"
x"f0f0"	x"14"
x"a5a5"	x"15"
x"c3c3"	x"16"
x"9696"	x"17"
x"ff00"	x"18"
x"aa55"	x"19"
x"cc33"	x"1a"
x"9966"	x"1b"
x"f00f"	x"1c"
x"a55a"	x"1d"
x"c33c"	x"1e"
x"9669"	x"1f"


La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/[RMDecoder.vhd](#)

## 5.18 RMEncoder Entity Reference

Implementazione VHDL del codificatore per codici di Reed-Muller(1,m)

Diagramma delle classi per RMEncoder



### Entities

- [Structural](#) architecture

## Libraries

- [ieee](#)

## Use Clauses

- [std\\_logic\\_1164](#)
- [numeric\\_std](#)

## Generics

- [m](#) **natural:= 6**
- [generator\\_matrix\\_01](#) **boolean:=true**

## Ports

- [data\\_in](#) in **std\_logic\_vector(mdownto 0)**
- [data\\_out](#) out **std\_logic\_vector(2\*\*m- 1 downto 0)**

### 5.18.1 Descrizione dettagliata

Implementazione VHDL del codificatore per codici di Reed-Muller(1,m)

Il seguente esempio istanzia un encoder ed un decoder. L'output dell'encoder viene posto in ingresso al decoder. L'input dell'encoder viene controllato attraverso un VIO. Lo stesso VIO viene usato anche per monitorare l'uscita dell'encoder e l'uscita del decoder, oltre che per controllare il segnale di reset di quest'ultimo.

```

encoder : RMEncoder
  Generic map (    m                => m,
                  generator_matrix_01 => generator_matrix_01)
  Port map (      data_in           => encoder_data_in,
                  data_out          => encoder_data_out);

decoder : RMDecoder
  Generic map (    m                => m,
                  generator_matrix_01 => generator_matrix_01)
  Port map (      clock             => clock,
                  reset_n           => reset_n,
                  data_in           => encoder_data_out,
                  data_out          => decoder_data_out);

vio : vio_0
  Port map (  clk             => clock,
              probe_in0       => encoder_data_out,
              probe_in1       => decoder_data_out,
              probe_out0       => encoder_data_in,
              probe_out1(0)    => reset_n);

```

## Avvertimento

I codici devono essere stati ottenuti con una matrice di generazione in forma canonica. Vedi il parametro `generator_matrix_01`.

## Parametri

<i>m[in]</i>	parametro "m" del codice di Reed-Muller; incide sulla dimensione, in bit, dell'input e dell'output del componente: l'input sara' m+1 bit, mentre l'output 2^m bit.
--------------	--

<i>generator_↔ matrix_01[in]</i>	<p>permette di scegliere la matrice di generazione da usare in fase di decodifica. Scegliendo <code>generator_matrix_01 =&gt; true</code>, verra' usata una matrice</p> <pre>1111111111111111 0000000011111111 0000111100001111 0011001100110011 0101010101010101</pre> <p>Se, invece, <code>generator_matrix_01 =&gt; false</code>, verra' usata una matrice</p> <pre>1111111111111111 1111111100000000 1111000011110000 1100110011001100 1010101010101010</pre>
<i>data_in[in]</i>	stringa di bit, di lunghezza $m+1$ bit, da codificare come codice di Reed-Muller RM(1, m)
<i>data_out[out]</i>	stringa di bit corrispondente al codice di Reed-Muller RM(1, m) decodificato, di lunghezza pari a $2^m$ bit

**Test** RM(1,m), m=3

data_in	data_out
x"0"	x"00"
x"1"	x"55"
x"2"	x"33"
x"3"	x"66"
x"4"	x"0f"
x"5"	x"5a"
x"6"	x"3c"
x"7"	x"69"
x"8"	x"ff"
x"9"	x"aa"
x"a"	x"cc"
x"b"	x"99"
x"c"	x"f0"
x"d"	x"a5"
x"e"	x"c3"
x"f"	x"96"

RM(1,m), m=4

data_in	data_out
x"00"	x"0000"
x"01"	x"5555"
x"02"	x"3333"
x"03"	x"6666"
x"04"	x"0f0f"
x"05"	x"5a5a"
x"06"	x"3c3c"
x"07"	x"6969"
x"08"	x"00ff"
x"09"	x"55aa"
x"0a"	x"33cc"
x"0b"	x"6699"

x"0c"	x"0ff0"
x"0d"	x"5aa5"
x"0e"	x"3cc3"
x"0f"	x"6996"
x"10"	x"ffff"
x"11"	x"aaaa"
x"12"	x"cccc"
x"13"	x"9999"
x"14"	x"f0f0"
x"15"	x"a5a5"
x"16"	x"c3c3"
x"17"	x"9696"
x"18"	x"ff00"
x"19"	x"aa55"
x"1a"	x"cc33"
x"1b"	x"9966"
x"1c"	x"f00f"
x"1d"	x"a55a"
x"1e"	x"c33c"
x"1f"	x"9669"

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMEncoder/[RMEncoder.vhd](#)

## 5.19 Structural Architecture Reference

### Components

- [ripple\\_carry\\_adder](#)

### Constants

- **N** `natural:=number_bit_for_operand+natural(log2(real(number_operand)))-level- 1`

### Signals

- `tmp_in std_logic_vector(number_operand*number_bit_for_operand- 1 downto 0 ):=(others=>' 0 ')`
- `tmp_out std_logic_vector(number_operand*number_bit_for_operand- 1 downto 0 ):=(others=>' 0 ')`

### Instantiations

- `adder_inst ripple_carry_adder`

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[adder\\_block.vhd](#)

## 5.20 Structural Architecture Reference

### Components

- [full\\_adder](#)

## Signals

- `tmp_cout_0 std_logic:= '0'`
- `tmp_cout_1 std_logic:= '0'`
- `tmp_cout_2 std_logic:= '0'`
- `tmp_sum_0 std_logic:= '0'`
- `tmp_sum_1 std_logic:= '0'`
- `tmp_sum_2 std_logic:= '0'`

## Instantiations

- `full_adder_inst_0 full_adder`
- `full_adder_inst_1 full_adder`
- `full_adder_inst_2 full_adder`

La documentazione per questa classe è stata generata a partire dal seguente file:

- `Src/RMDecoder/MajorityVoter/parallel_counter_4.vhd`

## 5.21 Structural Architecture Reference

### Signals

- `cell0_swapped std_logic_vector( 2 ** (m- 1)- 1 downto 0 ):= (others=> '0')`
- `cell1_swapped std_logic_vector( 2 ** (m- 1)- 1 downto 0 ):= (others=> '0')`

La documentazione per questa classe è stata generata a partire dal seguente file:

- `Src/RMDecoder/ButterflyCell.vhd`

## 5.22 structural Architecture Reference

### Components

- `full_adder`

### Signals

- `tmp_carry std_logic_vector(Ndownto 0 ):= (others=> '0')`

### Instantiations

- `full_adder_inst full_adder`

La documentazione per questa classe è stata generata a partire dal seguente file:

- `Src/RMDecoder/MajorityVoter/ripple_carry_adder.vhd`

## 5.23 Structural Architecture Reference

### Components

- [GenericBuffer](#)
- [ButterflyCell](#)
- [majority\\_voter](#)

### Constants

- `zero` `std_logic_vector( 2**m- 1 downto 0 ):= (others=>' 0 ')`

### Types

- `std_logic_matrix1` `array(naturalrange<>) of std_logic_vector( 2**m- 1 downto 0 )`
- `std_logic_matrix2` `array(naturalrange<>) of std_logic_vector( 2** (m- 1)- 1 downto 0 )`
- `std_logic_matrix3` `array(naturalrange<>) of std_logic_vector(m- 1 downto 0 )`

### Signals

- `generation_matrix` `std_logic_matrix1( 0 to m )`
- `buffered_data_in` `std_logic_matrix1( 0 to m- 3 )`
- `swapped_data` `std_logic_matrix1( 0 to m- 1 )`
- `coupled_xor` `std_logic_matrix2( 0 to m- 1 )`
- `majority` `std_logic_vector(m- 1 downto 0 ):= (others=>' 0 ')`
- `majority_m` `std_logic:= ' 0 '`
- `pipe_majority` `std_logic_matrix3( 0 to m- 2 )`
- `am_matrix` `std_logic_matrix1( 0 to m- 1 )`
- `am_xored_matrix` `std_logic_matrix1( 0 to m )`

### Instantiations

- `data_in_buffer` `GenericBuffer`
- `cell` `ButterflyCell`
- `voter` `majority_voter`
- `pipe_buffer` `GenericBuffer`
- `am_voter` `majority_voter`
- `buffer_data_out` `GenericBuffer`

La documentazione per questa classe è stata generata a partire dal seguente file:

- `Src/RMDecoder/RMDecoder.vhd`

## 5.24 Structural Architecture Reference

### Constants

- `zero` `std_logic_vector( 2**m- 1 downto 0 ):= (others=>' 0 ')`

## Types

- `std_logic_matrix1` array(naturalrange<>)ofstd\_logic\_vector( 2\*\*m- 1 downto 0 )
- `std_logic_matrix2` array(naturalrange<>)ofstd\_logic\_vector( 2\*\* (m- 1 )- 1 downto 0 )

## Signals

- `generation_matrix` std\_logic\_matrix1( 0 tom)
- `am_matrix` std\_logic\_matrix1( 0 tom)
- `am_xored_matrix` std\_logic\_matrix1( 0 tom- 1 )

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMEncoder/RMEncoder.vhd

## 5.25 Structural Architecture Reference

### Components

- `comparator2bit`

### Signals

- `tmp_res` std\_logic\_vector(widthdownto 0 ):=(others=>' 0 ')

### Instantiations

- `comparator2bit_inst` comparator2bit

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/generic\_comparator.vhd

## 5.26 Structural Architecture Reference

### Components

- `adder_block`
- `GenericBuffer`

## Types

- `tmp_sum_array` array(naturalrange<>)ofstd\_logic\_vector(number\_operand\*number\_bit\_for\_operand- 1 downto 0 )

## Signals

- `tmp_sum` tmp\_sum\_array(natural(log2(real(number\_operand)))downto 0 )
- `tmp_sum_buffer` tmp\_sum\_array(natural(log2(real(number\_operand)))- 1 downto 0 )



### Instantiations

- [adder\\_block\\_inst](#) **adder\_block**
- [buffer\\_between\\_adder\\_block\\_inst](#) **GenericBuffer**

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[generic\\_adder\\_pipelined.vhd](#)

## 5.27 Structural Architecture Reference

### Components

- [parallel\\_counter\\_block](#)
- [generic\\_adder\\_pipelined](#)
- [generic\\_comparator](#)

### Signals

- [parallel\\_counter\\_block\\_in](#) **std\_logic\_vector**(width- 1 downto 0 ):= (others=>' 0 ')
- [parallel\\_counter\\_block\\_out](#) **std\_logic\_vector**((width-(width/ 4 ))- 1 downto 0 ):= (others=>' 0 ')
- [generic\\_adder\\_in](#) **std\_logic\_vector**((width-(width/ 4 ))- 1 downto 0 ):= (others=>' 0 ')
- [generic\\_adder\\_out](#) **std\_logic\_vector**( 3 +natural(log2(real((width/ 4 ))))- 1 downto 0 ):= (others=>' 0 ')
- [data\\_compare\\_in](#) **std\_logic\_vector**( 3 +natural(log2(real((width/ 4 ))))- 1 downto 0 ):= (others=>' 0 ')
- [data\\_compare\\_cmp](#) **std\_logic\_vector**( 3 +natural(log2(real((width/ 4 ))))- 1 downto 0 ):= (others=>' 0 ')
- [data\\_compare\\_out](#) **std\_logic**:= ' 0 '

### Instantiations

- [parallel\\_counter\\_block\\_inst](#) **parallel\_counter\_block**
- [generic\\_adder\\_pipelined\\_inst](#) **generic\_adder\_pipelined**
- [generic\\_comparator\\_inst](#) **generic\_comparator**

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[majority\\_voter.vhd](#)

## 5.28 Structural Architecture Reference

### Components

- [parallel\\_counter\\_4](#)

### Signals

- [tmp\\_in\\_parallel\\_conter4](#) **std\_logic\_vector**(width- 1 downto 0 )
- [tmp\\_out\\_parallel\\_counter4](#) **std\_logic\_vector**((width-(width/ 4 ))- 1 downto 0 ):= (others=>' 0 ')

## Instantiations

- [parallel\\_counter4\\_inst](#) **parallel\_counter\_4**

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/MajorityVoter/[parallel\\_counter\\_block.vhd](#)

## 5.29 tb\_RMDecoder Entity Reference

Diagramma delle classi per tb\_RMDecoder





Diagramma di collaborazione per tb\_RMDecoder:



## Entities

- [Behavioral](#) architecture

## Libraries

- [ieee](#)

: Salvatore Barone <[salvator.barone@gmail.com](mailto:salvator.barone@gmail.com), [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it)> ↔  
 : 03-05-2017 : tb\_RMDecoder.vhd

## Use Clauses

- [std\\_logic\\_1164](#)

La documentazione per questa classe è stata generata a partire dal seguente file:

- Src/RMDecoder/tb\_RMDecoder.vhd

### 5.30 tb\_RMEncoder Entity Reference

Diagramma delle classi per tb\_RMEncoder





Diagramma di collaborazione per tb\_RMEncoder:



#### Entities

- [Behavioral](#) architecture

#### Libraries

- [IEEE](#)

#### Use Clauses

- [STD\\_LOGIC\\_1164](#)
- [numeric\\_std](#)

La documentazione per questa classe è stata generata a partire dal seguente file:

- [Src/RMEncoder/tb\\_RMEncoder.vhd](#)

## Capitolo 6

# Documentazione dei file

### 6.1 Riferimenti per il file Src/RMDecoder/ButterflyCell.vhd

#### Entities

- [ButterflyCell](#) entity  
*implementazione VHDL dello swap usato nel decodificatore di Reed-Muller*
- [Structural](#) architecture

#### 6.1.1 Descrizione dettagliata

##### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

##### Data

13 04 2017

##### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

### 6.2 Riferimenti per il file Src/RMDecoder/MajorityVoter/adder\_block.vhd

#### Entities

- [adder\\_block](#) entity  
*Implementazione VHDL [Structural](#) di un generico livello del componente generic\_adder. Tale livello è costituito da  $2^{\text{level}}$  addizionatori che lavorano in parallelo, di dimensione dipendente dal livello corrente:  $N = \text{number\_bit\_for\_operand} + \log_2(\text{number\_operand}) - \text{level} - 1$ .*
- [Structural](#) architecture

### 6.2.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

15.04.2017 19:51:29

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.3 Riferimenti per il file Src/RMDecoder/MajorityVoter/comparator2bit.vhd

#### Entities

- [comparator2bit](#) entity  
*Implementazione VHDL Data Flow di un comparatore a 2 bit che tiene conto anche del risultato di un confronto precedente.*
- [DataFlow](#) architecture

### 6.3.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

13.04.2017 20:27:06

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.4 Riferimenti per il file Src/RMDecoder/MajorityVoter/full\_adder.vhd

#### Entities

- [full\\_adder](#) entity
- [DataFlow](#) architecture

### 6.4.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

12/19/2015 17:27:35

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.5 Riferimenti per il file Src/RMDecoder/MajorityVoter/generic\_adder\_pipelined.vhd

### Entities

- [generic\\_adder\\_pipelined](#) entity  
*Implementazione VHDL [Structural](#) di un addizionatore generico pipelined : M operandi di N bit.*
- [Structural](#) architecture

### 6.5.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

15.04.2017 11:59:47

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.6 Riferimenti per il file Src/RMDecoder/MajorityVoter/generic\_comparator.vhd

### Entities

- [generic\\_comparator](#) entity

Implementazione VHDL *Structural* di un generico comparatore a maggioranza di due stringhe di width bit. Tale implementazione genera una catena di "width" comparatori a 2 bit.

- *Structural* architecture

### 6.6.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

13.04.2017 20:27:06

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.7 Riferimenti per il file Src/RMDecoder/MajorityVoter/majority\_voter.vhd

### Entities

- *majority\_voter* entity  
*Implementazione VHDL Structural del majority voter.*
- *Structural* architecture

### 6.7.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

14.04.2017 00:12:12

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.



## 6.8 Riferimenti per il file Src/RMDecoder/MajorityVoter/parallel\_counter\_4.vhd

### Entities

- [parallel\\_counter\\_4](#) entity
- [Structural](#) architecture

### 6.8.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

12/19/2015 17:27:35

#### Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.9 Riferimenti per il file Src/RMDecoder/MajorityVoter/parallel\_counter\_block.vhd

### Entities

- [parallel\\_counter\\_block](#) entity  
*Implementazione VHDL [Structural](#) del Modulo 1 : genera width/4 contatori paralleli a 4 bit. Data una stringa di input di width bit, multipla di 4, assegna a ogni contatore un nibble. Ogni contatore parallelo a 4 bit codifica in binario il numero di 1 presente nel nibble di competenza.*
- [Structural](#) architecture

### 6.9.1 Descrizione dettagliata

#### Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

#### Data

14.04.2017 00:32:13

## Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.10 Riferimenti per il file Src/RMDecoder/MajorityVoter/ripple\_carry\_adder.vhd

## Entities

- [ripple\\_carry\\_adder](#) entity  
*Implementazione VHDL Structural di un Ripple Carry Adder generico a N bit.*
- [structural](#) architecture

### 6.10.1 Descrizione dettagliata

## Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

## Data

19.12.2015 17:27:35

## Copyright

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.11 Riferimenti per il file Src/RMDecoder/RMDecoder.vhd

## Entities

- [RMDecoder](#) entity  
*Implementazione VHDL del decodificatore per codici di Reed-Muller(1,m)*
- [Structural](#) architecture

### 6.11.1 Descrizione dettagliata

## Autore

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

**Data**

13-04-2017

- implementazione VHDL del decodificatore a maggioranza utilizzabile per la decodifica dei codici di Reed-Muller RM(1, m).

**Copyright**

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

## 6.12 Riferimenti per il file Src/RMEncoder/RMEncoder.vhd

**Entities**

- [RMEncoder](#) entity  
*Implementazione VHDL del codificatore per codici di Reed-Muller(1,m)*
- [Structural](#) architecture

### 6.12.1 Descrizione dettagliata

**Autore**

Salvatore Barone [salvator.barone@studenti.unina.it](mailto:salvator.barone@studenti.unina.it) Alfonso Di Martino [alf.dimartino@studenti.unina.it](mailto:alf.dimartino@studenti.unina.it) Pietro Liguori [pi.liguori@studenti.unina.it](mailto:pi.liguori@studenti.unina.it)

**Data**

13-04-2017

- implementazione VHDL del codificatore utilizzabile per la codifica dei codici di Reed-Muller RM(1, m).

**Copyright**

This program is free software; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 3 of the License, or any later version. This program is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details. You should have received a copy of the GNU General Public License along with this program; if not, write to the Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

# Indice analitico

Behavioral, [12](#), [13](#)

comparator2bit, [15](#)

Structural, [39–43](#)

structural, [40](#)