lab 2分析与设计

lab 2共有三个任务:在原五级流水线的基础上增加实现的指令;实现握手总线;实现不同粒度的内存读写;

一、增加实现的指令与功能

1, bne (B-type)

bne rs1, rs2, offset

if (rs1
$$\neq$$
 rs2) pc += sext(offset)

不相等时分支 (Branch if Not Equal). B-type, RV32I and RV64I.

若寄存器 x[rsI]和寄存器 x[rs2]的值不相等,把 pc 的值设为当前值加上符号位扩展的偏移 offset。

压缩形式: c.bnez rs1, offset

31	25 24	20	19	15 14	12	11 7	6	0
offset[12 10:5]		rs2	rs1		001	offset[4:1 11]	1100011	

若 rs1 与 rs2 的数据不相等,进行跳转;跳转的目标pc为pc + immediate;立即数的[12:1]被打散存在指令中,扩展后的立即数为:

alu操作数为两个寄存器数据,操作为 not_equal;

2, blt (B-type)

blt rs1, rs2, offset

if
$$(rs1 <_s rs2)$$
 pc += sext(offset)

小于时分支 (Branch if Less Than). B-type, RV32I and RV64I.

若寄存器 x[rsI]的值小于寄存器 x[rs2]的值(均视为二进制补码),把 pc 的值设为当前值加上符号位扩展的偏移 offset。

31	25 24 20	19 15	14 12	2 11 7	6 0	
offset[12 10:5]	rs2	rs1	100	offset[4:1 11]	1100011	

若 rs1 号寄存器的数据 < rs2 号寄存器的数据,进行跳转(此处>=运算为把寄存器数据视为**二进制补码,即有符号数**后得到的计算结果);跳转目标pc为pc + immediate;立即数的[12:1]被打散存在指令中,扩展后的立即数与 bne 指令一致;

alu操作数为两个寄存器数据,操作为 less;

3, bge (B-type)

bge rs1, rs2, offset

if (rs1 \geq s rs2) pc += sext(offset)

大于等于时分支 (Branch if Greater Than or Equal). B-type, RV32I and RV64I.

若寄存器 x[rs1]的值大于等于寄存器 x[rs2]的值(均视为二进制补码),把 pc 的值设为当前值加上符号位扩展的偏移 offset。

31	25 24 20	19 15	14 12	2 11 7	6 0
offset[12 10:5]	rs2	rs1	101	offset[4:1 11]	1100011

若 rs1 号寄存器的数据 >= rs2 号寄存器的数据,进行跳转(此处>=运算为把寄存器数据视为**二进制补码,即有符号数**后得到的计算结果);跳转目标pc为pc + immediate;立即数的[12:1]被打散存在指令中,扩展后的立即数与 bne 指令一致;

alu操作数为两个寄存器数据,操作为 greater;

4、bltu (B-type)

bltu rs1, rs2, offset

if $(rs1 <_u rs2)$ pc += sext(offset)

无符号小于时分支 (Branch if Less Than, Unsigned). B-type, RV32I and RV64I.

若寄存器 $\mathbf{x}[rsI]$ 的值小于寄存器 $\mathbf{x}[rs2]$ 的值(均视为无符号数),把 pc 的值设为当前值加上符号位扩展的偏移 offset。

31	25 24	20 19	15 1	.4 12	11 7	6 0	
offset[12 10:5]	rs2		rs1	110	offset[4:1 11]	1100011	1

若 rs1 号寄存器的数据 < rs2 号寄存器的数据,进行跳转(此处 <运算为把寄存器数据视为**无符号数**后得到的计算结果);跳转目标pc为pc + immediate;立即数的[12:1]被打散存在指令中,扩展后的立即数与 bne 指令一致;

alu操作数为两个寄存器数据,操作为 less_u;

5. bgeu (B-type)

bgeu rs1, rs2, offset

if (rs1 $\geqslant_{\rm u}$ rs2) pc += sext(offset)

无符号大于等于时分支 (Branch if Greater Than or Equal, Unsigned). B-type, RV32I and RV64I. 若寄存器 x[rs1]的值大于等于寄存器 x[rs2]的值(均视为无符号数),把 pc 的值设为当前值加上符号位扩展的偏移 offset。

31	25 24	20 19	15 14 12	2 11 7	6 0
offset[12 10:5]	rs2	rs1	111	offset[4:1 11]	1100011

若 rs1 号寄存器的数据 >= rs2 号寄存器的数据,进行跳转(此处<运算为把寄存器数据视为**无符号数**后得到的计算结果);跳转目标pc为pc + immediate;立即数的[12:1]被打散存在指令中,扩展后的立即数与 bne 指令一致;

alu操作数为两个寄存器数据,操作为 greater_u;

6、slti (I-type)

Slti rd, rs1, immediate

 $x[rd] = (x[rs1] <_s sext(immediate))$

小于立即数则置位(Set if Less Than Immediate). I-type, RV32I and RV64I.

比较 x[rs1]和有符号扩展的 *immediate*,如果 x[rs1]更小,向 x[rd]写入 1,否则写入 0。

31		20 19) 15	14 1	2 11	7 6	0
	immediate[11:0]		rs1	010	rd		0010011

比较 rs1 寄存器数据与扩展后的立即数,把比较的结果写入 rd 寄存器 (0或1) : 若 [rs1] < immediate 为1,反之为0。 (此处比较为**二进制补码即有符号数**的比较)

alu操作数1为寄存器数据,操作数2为扩展后的立即数,立即数扩展为正常符号扩展(到64位); alu操作为 less;

7、sltiu (I-type)

Sltiu rd, rs1, immediate

 $x[rd] = (x[rs1] <_u sext(immediate))$

无符号小于立即数则置位(Set if Less Than Immediate, Unsigned). I-type, RV32I and RV64I. 比较 x[rs1]和有符号扩展的 immediate, 比较时视为无符号数。如果 x[rs1]更小,向 x[rd]写入1, 否则写入0。

31	20 19	15 14	12 11	7 6	0
immediate[11:0]	rs	s1 01	1 1	:d	0010011

比较 rs1 寄存器数据与扩展后的立即数,把比较的结果写入 rd 寄存器 (0或1) : 若 [rs1] < immediate 为1,反之为0。 (此处比较为**无符号数**的比较)

alu操作数1为寄存器数据,操作数2为扩展后的立即数,立即数扩展为正常符号扩展(到64位);alu操作为 less_u;

8, slli (I-type)

SIII rd, rs1, shamt

 $x[rd] = x[rs1] \ll shamt$

立即数逻辑左移(Shift Left Logical Immediate). I-type, RV32I and RV64I.

把寄存器 x[rs1] 左移 shamt 位, 空出的位置填入 0, 结果写入 x[rd]。对于 RV32I, 仅当 shamt[5]=0 时,指令才是有效的。

压缩形式: c.slli rd, shamt

31	26	25 20	19 15	14 12	11 7	6 0
	000000	shamt	rs1	001	rd	0010011

把 rs1 的数据左移 shamt 位,低位补0,结果写入 rd;(因为实现位 RV64I ,所以 shamt 始终有效); shamt 为6位,无符号扩展到64:

alu操作数1为寄存器数据,操作数2为扩展后的 shamt, alu操作为 shift1;

9、srli (I-type)

Srli rd, rs1, shamt

 $x[rd] = (x[rs1] \gg_u shamt)$

立即数逻辑右移(Shift Right Logical Immediate). I-type, RV32I and RV64I.

把寄存器 x[rs1] 右移 shamt 位, 空出的位置填入 0, 结果写入 x[rd]。对于 RV32I,仅当 shamt[5]=0 时, 指令才是有效的。

压缩形式: c.srli rd, shamt

31	26 25	20 19	15 14	12	11 7	6 0
000000) sha	mt	rs1	101	rd	0010011

把 rs1 的数据右移 shamt 位,高位补0,结果写入 rd; shamt 为6位,无符号扩展到64位;

alu操作数1为寄存器数据,操作数2为扩展后的 shamt , alu操作为 shiftr;

10、srai (I-type)

Srai rd, rs1, shamt

 $x[rd] = (x[rs1] \gg_s shamt)$

立即数算术右移(Shift Right Arithmetic Immediate). I-type, RV32I and RV64I.

把寄存器 x[rs1] 右移 shamt 位,空位用 x[rs1]的最高位填充,结果写入 x[rd]。对于 RV32I,仅当 shamt[5]=0 时指令有效。

压缩形式: c.srai rd, shamt

31	26	5 25 20	19 15	14 12	11 7	6
	010000	shamt	rs1	101	rd	0010011

把 rs1的数据**算数右移**,空位用 rs1的最高位补充,结果写入 rd; shamt 为6位,无符号扩展到64; alu操作数1为寄存器数据,操作数2为扩展后的 shamt; alu操作为 shiftr_s;

11, addiw (I-type)

addiw rd, rs1, immediate

x[rd] = sext((x[rs1] + sext(immediate))[31:0])

加立即数字(Add Word Immediate). I-type, RV64I.

把符号位扩展的立即数加到 $\mathbf{x}[rsI]$,将结果截断为 32 位,把符号位扩展的结果写入 $\mathbf{x}[rd]$ 。 忽略算术溢出。

压缩形式: c.addiw rd, imm

31	20 19	15 14 1:	2 11 7	6 0
immediate[11:0]	rs1	000	rd	0011011

将 rs1 与扩展后的立即数相加,结果截断为32位,低32位取计算结果,高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数; alu操作为 add;

计算出结果后需要讲行32位截断(decode阶段产生截断信号);

12、slliw (I-type)

slliw rd, rs1, shamt

 $x[rd] = sext((x[rs1] \ll shamt)[31:0])$

立即数逻辑左移字(Shift Left Logical Word Immediate). I-type, RV64I only.

把寄存器 x[rs1] 左移 shamt 位,空出的位置填入 0,结果截为 32 位,进行有符号扩展后写入 x[rd]。仅当 shamt[5]=0 时,指令才是有效的。

3	1 26		19 15	14 12	'	6 0
	000000	shamt	rs1	001	rd	0011011

将 rs1 进行逻辑左移 shamt 位(需要无符号扩展),结果截断为32位,低32位取计算结果,高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数;alu操作为shift1;

计算出结果后需要进行32位截断 (decode阶段产生截断信号); shamt[5] = 0时才进行操作。

13, srliw (I-type)

srliw rd, rs1, shamt

 $x[rd] = sext(x[rs1][31:0] \gg_u shamt)$

立即数逻辑右移字(Shift Right Logical Word Immediate). I-type, RV64I only.

把寄存器 x[rs1] 右移 shamt 位,空出的位置填入 0,结果截为 32 位,进行有符号扩展后写入 x[rd]。仅当 shamt[5]=0 时,指令才是有效的。

31	26	5 2 5 2 0	19 15	14 12	11 7	6 0	
	000000	shamt	rs1	101	rd	0011011	

将 rs1 进行逻辑右移 shamt 位(需要无符号扩展),结果截断为32位,低32位取计算结果,高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数; alu操作为 shiftr;

14、sraiw (I-type)

Sraiw rd, rs1, shamt

 $x[rd] = sext(x[rs1][31:0] \gg_s shamt)$

立即数算术右移字(Shift Right Arithmetic Word Immediate). I-type, RV64I only.

把寄存器 x[rs1]的低 32 位右移 shamt 位,空位用 x[rs1][31]填充,结果进行有符号扩展后写入 x[rd]。仅当 shamt[5]=0 时指令有效。

压缩形式: c.srai rd, shamt

3	31 26	25 20	19	5 14 12	2 11 7	7 6
	010000	shamt	rs1	101	rd	0011011

取 rs1 的低32位,进行算数右移 shamt 位,空位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数; alu操作为 shiftr_s;

计算出结果后需要进行32位截断 (decode阶段产生截断信号); shamt[5] = 0 时才进行操作。

15、sll (R-type)

SII rd, rs1, rs2

 $x[rd] = x[rs1] \ll x[rs2]$

逻辑左移(Shift Left Logical). R-type, RV32I and RV64I.

把寄存器 x[rs1] 左移 x[rs2] 位,空出的位置填入 0,结果写入 x[rd]。 x[rs2] 的低 5 位(如果是 RV64I 则是低 6 位)代表移动位数,其高位则被忽略。

31	25	574 70	19 15	14 12	11 7	6 0
	0000000	rs2	rs1	001	rd	0110011

把 rs1 寄存器数据左移 rs2 位 (逻辑左移) , 结果写入 rd 寄存器; rs2 的数据经过处理得到 srcb:

alu操作数1为寄存器数据 [rs1],操作数2为经过处理的寄存器数据 [rs2]; alu操作为 shift1;

16, slt (R-type)

slt rd, rs1, rs2

 $x[rd] = (x[rs1] <_s x[rs2])$

小于则置位(Set if Less Than). R-type, RV32I and RV64I.

比较 x[rs1]和 x[rs2]中的数,如果 x[rs1]更小,向 x[rd]写入 1,否则写入 0。

31	25 24 20	19 15 1	.4 12	11 7	6 0
0000000	rs2	rs1	010	rd	0110011

比较 rs1 号寄存器与 rs2 号寄存器的数据大小,若 rs1 小结果为1,反之为0;把结果写入 rd; alu操作数为两个寄存器数据,alu操作为 less;

17、sltu (R-type)

sltu rd, rs1, rs2

 $x[rd] = (x[rs1] <_u x[rs2])$

无符号小于则置位(Set if Less Than, Unsigned). R-type, RV32I and RV64I.

比较 x[rs1]和 x[rs2],比较时视为无符号数。如果 x[rs1]更小,向 x[rd]写入 1,否则写入 0。

3	75	74 70	19 15	14 12	11 7	6 ()
	0000000	rs2	rs1	011	rd	0110011	

比较 rs1 号寄存器与 rs2 号寄存器的数据大小,若 rs1 小结果为1,反之为0; 把结果写入 rd; (小于为无符号比较小于)

alu操作数为两个寄存器数据, alu操作为 less_u;

18, srl (R-type)

Srl rd, rs1, rs2

 $x[rd] = (x[rs1] \gg_u x[rs2])$

逻辑右移(Shift Right Logical). R-type, RV32I and RV64I.

把寄存器 x[rs1] 右移 x[rs2] 位,空出的位置填入 0,结果写入 x[rd]。 x[rs2] 的低 5 位(如果是 RV64I 则是低 6 位)代表移动位数,其高位则被忽略。

31	25	5 24 2	0 19	15 14	12	11 7	6	0
	0000000	rs2	rs1		101	rd	0110011	

把 rs1 寄存器数据右移 rs2 位(逻辑右移),结果写入 rd 寄存器; rs2 的数据经过处理得到 srcb , 处理同 s11

alu操作数1为寄存器数据 [rs1],操作数2为经过处理的寄存器数据 [rs2]; alu操作为 shiftr;

19, sra (R-type)

Sra rd, rs1, rs2

 $x[rd] = (x[rs1] \gg_s x[rs2])$

算术右移(Shift Right Arithmetic). R-type, RV32I and RV64I.

把寄存器 x[rs1] 右移 x[rs2] 位,空位用 x[rs1] 的最高位填充,结果写入 x[rd]。x[rs2] 的低 5 位 (如果是 RV64I 则是低 6 位)为移动位数,高位则被忽略。

31	25 24	20 19	15 14	12 1	1 7	6	0
0100000	rs2	rs		101	rd	0110011	

把 rs1 寄存器数据右移 rs2 位(算术右移),结果写入 rd 寄存器; rs2 的数据经过处理得到 srcb ,处理同 s11;

alu操作数1为寄存器数据 [rs1] ,操作数2为经过处理的寄存器数据 [rs2]; alu操作为 shiftr_s;

20, addw (R-type)

addw rd, rs1, rs2

x[rd] = sext((x[rs1] + x[rs2])[31:0])

加字(Add Word). R-type, RV64I.

把寄存器 $\mathbf{x}[rs2]$ 加到寄存器 $\mathbf{x}[rs1]$ 上,将结果截断为 32 位,把符号位扩展的结果写入 $\mathbf{x}[rd]$ 。 忽略算术溢出。

压缩形式: c.addw rd. rs2

31	25	5 24 20	19 15	14 12	11 7	6 0	
	0000000	rs2	rs1	000	rd	0111011	

将 rs1 与 rs2 相加,结果截断为32位,低32位取计算结果,高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数;alu操作为add;

计算出结果后需要进行32位截断 (decode阶段产生截断信号);

21, subw (R-type)

SUDW rd, rs1, rs2

x[rd] = sext((x[rs1] - x[rs2])[31:0])

减去字(Substract Word). R-type, RV64I only.

x[rs1]减去 x[rs2], 结果截为 32 位, 有符号扩展后写入 x[rd]。忽略算术溢出。

压缩形式: c.subw rd, rs2

31	25 24	20		14 12	2 11 7	6 0
0100000		rs2	rs1	000	rd	0111011

将 rs1 与 rs2 相减,结果截断为32位,低32位取计算结果,高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数; alu操作为 sub;

计算出结果后需要进行32位截断 (decode阶段产生截断信号);

22, sllw (R-type)

SIW rd, rs1, rs2

$$x[rd] = sext((x[rs1] \ll x[rs2][4:0])[31:0])$$

逻辑左移字(Shift Left Logical Word). R-type, RV64I only.

把寄存器 x[rs1]的低 32 位左移 x[rs2]位,空出的位置填入 0,结果进行有符号扩展后写入 x[rd]。x[rs2]的低 5 位代表移动位数,其高位则被忽略。

31	25	5 24 20	19 15	14 1	2 11	7 6 0
	0000000	rs2	rs1	001	rd	0111011

取 rs1 逻辑左移 rs2 位, rs2 寄存器数据处理后得到一个5位数据, 为移位的位数:

结果取低32位,高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数;alu操作为shift1;移位后需要进行立即数扩展

23、srlw (R-type)

srlw rd, rs1, rs2

 $x[rd] = sext(x[rs1][31:0] \gg_u x[rs2][4:0])$

逻辑右移字(Shift Right Logical Word). R-type, RV64I only.

把寄存器 x[rs1]的低 32 位右移 x[rs2]位,空出的位置填入 0,结果进行有符号扩展后写入 x[rd]。x[rs2]的低 5 位代表移动位数,其高位则被忽略。

31	25) / 4 / () 19 15	5 14 1	2 11	7 6)
	0000000	rs2	rs1	101	rd	0111011	

取 rs1 逻辑右移 rs2 位, rs2 寄存器数据处理后得到一个5位数据,为移位的位数,处理同 s11w 结果取低32位,高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数;alu操作为 shiftr; 移位后需要进行立即数扩展

24、sraw (R-type)

Sraw rd, rs1, rs2

 $x[rd] = sext(x[rs1][31:0] \gg_s x[rs2][4:0])$

算术右移字(Shift Right Arithmetic Word). R-type, RV64I only.

把寄存器 x[rs1]的低 32 位右移 x[rs2]位,空位用 x[rs1][31]填充,结果进行有符号扩展后写入 x[rs2]的低 5 位为移动位数,高位则被忽略。

3	1 25	24 20		14 12	11 7	6 0
	0100000	rs2	rs1	101	rd	0111011

取 rs1 算术右移 rs2 位, rs2 寄存器数据处理后得到一个5位数据, 为移位的位数, 处理同 s11w 结果取低32位, 高32位符号扩展;

alu操作数1为寄存器数据,操作数2为扩展后的立即数; alu操作为 shiftr_s; 移位后需要进行立即数扩展;

二、实现增加指令添加的逻辑

1、alu的操作类型

alu的操作在原有的基础上添加以下操作:

not_equal: 判断 srca和 srcb是否不相等;

less: 若 srca < srcb, 结果为1, 反之为0; (按补码比较)

greater: 若 srca > srcb, 结果为1, 反之为0; (按补码比较)

less_u: 若 srca < srcb, 结果为1, 反之为0; (按无符号整数比较)

greater_u:若 srca > srcb,结果为1,反之为0; (按无符号整数比较)

shift1:把 srca 逻辑左移 srcb 位;

shiftr:把 srca逻辑右移 srcb位;

shiftr_s:把 srca 算数右移 srcb 位;

2、立即数的扩展类型

在原有的基础上,增加一种 decode 阶段的立即数扩展情况:

即移位的情况下,将 shamt 从6位无符号扩展为64位,便于在execute阶段直接计算;处理如下:

3、操作数的处理类型

同样是处理移位的逻辑,当进行R-type的移位操作,需要将操作数2处理为相应的移位数,两种情况:

(1) 64位操作

(2) 32位操作

4、alu的操作过程

由于存在32位运算的几条指令: addiw、slliw......

这些指令需要在32位的背景下进行运算,然后扩展为64位的数据。在此基础上将alu修改为三个过程:

- (1) 计算前的截取数据(两个操作数都要截断):根据信号判断是否需要对数据进行截断处理;
- (2) 将处理后的数据交由运算单元计算;
- (3) 计算后对数据进行位扩展:根据信号判断是否需要截断32位高位符号扩展;

因为在32位运算的情况下,截断和位扩展的操作其实是运算的一部分,因此一并放在alu中进行,减少execute流水段复杂的处理逻辑。

三、握手总线

握手总线主要用来处理访存(包括指令访存和数据访存,且**仅是读内存,而不参与写内存**)的问题,在 访存的时候,由于访存周期的不确定性,不能简单地按周期进行流水,需要引入握手总线协议从而处理 访存。

把每次访存看作一次请求和响应的过程,请求标志着一次访存任务的开始,即访存地址和访存使能就位,响应标志着一次访存任务的结束,即访存得到的数据就位。请求和响应模块的端口分别如下,以data为例:

访存请求端口:

```
typedef struct packed {
logic valid; // in request?
addr_t addr; // target address
// ...
blue dbus_req_t;
```

在请求端口中, valid 信号表示访存任务是否开始(即是否进行访存请求),后续流水线的状态会根据 访存的情况进行调整; addr 信号表示访存地址。

访存响应端口:

```
1 typedef struct packed {
2   logic addr_ok; // 此次lab (总线上) 的总线协议中用不到
3   logic data_ok; // is the field "data" valid?
4   word_t data; // the data read from cache
5 } dbus_resp_t;
```

data_ok 信号表示访存请求的响应已就位(在此次的总线协议下),此时的 data 信号就是从memory 中读取到的指令或数据。当 data_ok 信号为有效低电平时(有效是指 req.valid 信号为1,即访存请求发出),说明访存还未结束,此时 data 信号就是无效数据。

综上:请求端口的 valid 信号标志着访存请求的发出(即开始访存指令);响应端口的 data_ok 信号标志着访存请求的结束(即读到正确的内存数据)。

总线协议如下:

- req.valid为0时, resp.data_ok 为不定值。
- req.valid为1期间,代表一次访存请求。在此期间,req.valid与req.addr不允许改变。

• req.valid 为1时,检查 resp.data_ok 。如果为1,则下个时钟的上升沿表示一次握手,本次访存结束。如果握手后 req.valid 仍为1,则视为新的一次请求。

四、流水线改动

握手总线主要改动在于涉及访存的流水段: fetch 与 memory; 考虑如何通过信号和连线引入握手总线。

1、fetch流水段

当前fetch阶段取指的代码如下:

```
1 assign ireq.valid = 1; // 始终取指令
2 assign ireq.addr = pc; // 设置指令pc
3 assign instruction = iresp.data; // 得到读取的指令
```

取指的过程不像数据访存一样需要设置读使能,写使能等等,只需要发请求将pc传给 req ,得到 resp 的响应数据即可。

引入握手总线后,取指指令改为以下过程:

- 将pc传给 ireq, 发起取指请求, 等待 iresp 的响应;
- 判断 i resp.data_ok , 为低电平时说明**响应数据未就位** , 继续等待(保持流水线状态);
- 当 i resp.data_ok 为高电平时,说明**响应数据已就位**,此时由于是组合电路,instruction会直接得到取指的指令(在 data_ok 设置为高电平的同一周期),同时准备进行一次握手;
- 在 iresp.data_ok 为高电平的下一个周期上升沿,进行一次握手;握手标志着一次访存指令结束,因此需要**将请求与响应的对应状态参数复位**:请求端口的状态参数有 valid,响应状态参数 有 data_ok,需要将两条信号置为低电平(若有下一条指令再修改)。

因此,引入握手总线后fetch流水段的取指代码如下:

```
1 // 发请求
2 assign ireq.valid = 1;
                            // 发出取指请求
3 assign ireq.addr = pc;
                              // 设置请求参数
   // 得到响应
5
   assign instruction = iresp.data;// 得到指令
6 // 处理握手
7
   always@(posedge clk) begin
8
      // 若完成一次访存请求
9
       if (ireq.valid == 1 && iresp.data_ok == 1) begin
          ireq.valid = 0;
10
11
       end
12
   end
```

同时需要保证在访存期间 req.data 与 req.valid 不能改变,所以不能有其他地方修改 ireq。

为保证每个周期都在取指,ireq.valid 信号应该默认为1,不需要握手处理。

2、memory流水段

当前memory流水段访存代码如下:

```
assign dreq.valid = dataE_out.ctl.memwrite; // 由execute阶段的信号控制发访存请求
assign dreq.strobe = (dataE_out.ctl.memwrite) ? '1 : '0; // 设置读写位数assign dreq.addr = (dataE_out.ctl.memread | dataE_out.ctl.memwrite) ? dataE_out.result : '0; //地址assign memread_data = dresp.data; // 得到响应数据
```

同样在引入握手总线后的访存增加为以下过程:

- 设置请求参数 dreq.valid 将 addr 传给 dreq, 发起取指请求,等待 dresp 的响应;
- 判断 dresp.data_ok, 为低电平时说明**响应数据未就位**,继续等待(保持流水线状态);
- 当 dresp.data_ok 为高电平时,说明**响应数据已就位**,此时由于是组合电路,instruction会直接得到取指的指令(在 data_ok 设置为高电平的同一周期),同时准备进行一次握手;
- 在 dresp.data_ok 为高电平的下一个周期上升沿,进行一次握手;握手标志着一次访存指令结束,因此需要将请求与响应的对应状态参数复位:请求端口的状态参数有 valid,响应状态参数有 data_ok,需要将两条信号置为低电平(若有下一条指令再修改)。

因此引入握手总线后访存(读内存)的代码如下:

```
1 // 发访存请求
 2 | assign dreq.valid = dataE_out.ctl.memwrite|| dataE_out.ctl.memread; // 由
   memory阶段的信号控制发访存请求
   // 设置请求参数
 4 assign dreq.strobe = (dataE_out.ctl.memwrite) ? '1 : '0; // 设置读写位数
   assign dreq.addr = (dataE_out.ctl.memread | dataE_out.ctl.memwrite) ?
    dataE_out.result : '0; //地址
6 // 接收响应数据
    assign memread_data = dresp.data;
                                                           // 得到响应数据
 7
   always@(posedge clk) begin
9
10
      // 若完成一次访存请求
       if (dreq.valid == 1 && dresp.data_ok == 1) begin
11
12
           dreq.valid = 0;
13
      end
14 end
```

可以考虑把处理握手的寄存器写为一个单独的模块。

3、流水线控制信号

由于访存延迟的存在,流水线不能总是正常地流动,需要在访存延迟时进行阻塞(前端插入气泡,后端保持原状态)。

(1) fetch取指导致的流水段改动

在还没有取出指令时对流水线进行阻塞,只阻塞fetch流水段,后续流水段让其继续流动,同时插入气泡。即需要保持 pc 寄存器的数据,同时对 fetch_decode 寄存器进行复位清除逻辑,也就是插入气泡,使得到指令前的错误数据不会进入流水线。

即给 pc 添加阻塞信号,阻塞条件为 ireq.valid == 1 & iresp.data_ok == 0; 给 fetch_decode 寄存器添加复位信号,复位条件为与 pc 的阻塞信号相同。

```
1 assign stall = ireq.valid == 1 && iresp.data_ok == 0;
2 assign flush = ireq.valid == 1 && iresp.data_ok == 0;
```

对 pc 的阻塞信号与 fetch_decode 的清除信号的逻辑如下:

当 ireq.valid == 1 && iresp.data_ok == 0 时,说明发起了一次访存请求并且响应数据未就位,此时需要阻塞 fetch 流水段,并在 decode 阶段插入气泡;

```
1 assign stall = ireq.valid == 1 && iresp.data_ok == 0;
2 assign flush = ireq.valid == 1 && iresp.data_ok == 0;
3 // 注:此信号并非包含所有情况
```

对响应数据的获得无需进行判断,只需要连线即可,若数据还未就位,由于阻塞和清除信号的存在不会 有错误指令流入流水线。

(2) memory访存导致的流水线改动

memory访存时需要阻塞的流水段: fetch、decode、execute与memory,即产生pc、fetch_decode、decode_execute与execute向execute与executeoxe

需要清除的流水段: writeback,由于memory的数据未就位,writeback执行完后应该插入一个气泡,即memory_writeback寄存器的清除信号;

```
1 assign stall = dreq.valid == 1 && dresp.data_ok == 0;
2 assign flush = dreq.valid == 1 && dresp.data_ok == 0;
```

dreq.valid信号的逻辑:

```
1 | assign dreq.valid = dataE_out.ctl.memwrite || dataE_out.ctl.memread;
```

握手逻辑:

```
1 // 访存完成时进行一次握手
2 always@(posedge clk) begin
3 if(dreq.valid == 1 && dresp.data_ok == 1) begin
4 dreq.valid = 0;
5 end
6 end
```

(3) 仲裁分析

仲裁体现在 ireq.valid 和 dreq.valid 同时为1时,内存会屏蔽一个访存请求,(vsrc/util/CBusArbiter.sv 是一个实现的仲裁器,默认为 dreq 请求优先)

在执行 dreq 的访存期间, ireq.valid 始终为1, liresp.data_ok 始终为0, dreq.valid 为1,在数据握手前, dresp.data_ok 为0,按照上面的流水线控制连线来看:

- pc 始终被阻塞;
- fetch_decode 寄存器同时有 stall 信号与 flush 信号,由于阻塞优先级高,因此 fetch_decode 寄存器阻塞;
- decode_execute 寄存器由于访存被阻塞;
- execute_memory 由于访存延迟被阻塞;
- memory_writeback 寄存器在执行完首个指令后被插入气泡;

在 dreq 访存数据就位的下个周期上升沿, dreq.valid 为0,仲裁器不再屏蔽 ireq ,进行取指的访存,此时各个流水线的信号如下:

• pc 被阻塞,等待 fetch 阶段的数据就位

- fetch_decode 被插入气泡;
- decode_execute 正常执行,从 decode 阶段流入的是气泡指令,不影响流水线状态;
- execute_memory 与 memory_writeback 同样执行气泡;

综上: 在当前仲裁器和流水线的阻塞与清除信号影响下, 出现两个访存请求时流水线可以正常执行。

(4) 流水线冲突

考虑一个特殊情况: execute 指出指令为跳转指令,即 i req 此时的访存请求是一条错误的请求指令;

当在 execute 流水段判断到需要跳转时,此时 fetch 流水段在进行取指(一条错误指令), decode 流水段在进行译码(气泡或一条错误指令);而 pc_next 已经更新为正确的跳转地址,而由于当前 fetch 阶段还没有取出指令,导致 pc 在阻塞, pc_next 无法进入流水段;那么在下一个周期(假设取指令完成), fetch 进行 pc_next 的取指, decode 因为跳转信号的出现插入气泡, execute 也插入气泡,可行;但若取指令未完成, execute 阶段的数据向后移动,导致跳转信号丢失,需要处理跳转的问题。

一种不可行的处理方案如下(**不可行是因为不能中途取消访存请求**):在 execute 发现需要跳转时终止当前取指请求(ireq.valid 变为0),而在下一个时钟上升沿(pc 更新为跳转地址),重新发起取指请求(ireq.valid 变为1)

因此 ireq 的 valid 信号的逻辑如下:

- 在每个时钟上升沿需要为高电平1,标志着该周期发起访存请求;
- 在握手时(data_ok 就位的下一个周期上升沿),不需要设置为低电平0,继续下一条指令取指;
- 在某一周期中发现当前指令为预测错误的指令时(即 execute 跳转信号为1),在当前周期直接将 valid 信号设置为低电平0,标志着此次错误的取指请求结束;并在下一个时钟上升沿重新设置为 1进行正确的取指;

即 ireq.valid 为 execute 流水段的 jump 信号的相反信号,当 jump 为0表示不跳转时,valid 为1表示正常取指;而当 jump 为1表示跳转时,valid 应该设置为0,保证终止此次对错误 pc 的取指,而在下一个时钟上升沿, jump 重新设置为0, valid 重新设置为1表示对此次指令进行取指(跳转地址的 instruction),从而流水段正确执行。

一种可行的方案如下:

当 execute 流水段指出指令为跳转指令时,同一周期内将 fetch 与 execute 流水段阻塞, decode 与 memory 流水段插入气泡,(fetch_decode 与 execute_memory 清除信号拉高)。这种状态持续到当 前取指完成,取指完成后的下一个周期上升沿,应该开始 pc 为跳转地址的取指;此时未跳转的错误指令已经被清除出流水线,只需等待指令;

取指刚完成的那个周期:

- fetch 阶段: fetch_delay 信号为0,下一个周期不再阻塞;
- decode 阶段: fetch_delay 信号为0,下个周期不再清除; jump 信号为1,下个周期清除;综合效果为清除;
- execute 阶段: fetch_delay 信号为0,下个周期不再阻塞;
- memory 阶段与 writeback 阶段:下个周期不再插入气泡;

取指完成的下一个周期:

- pc 寄存器不再阻塞,进行跳转指令的取指(fetch阶段);
- decode 清除掉错误指令, 当前为气泡, 等待fetch传入正确的指令;
- execuet `memory 与 writeback 都是为传入的气泡;

如果在execute阶段指出跳转的周期中,「iresp.data_ok 已经为1,即错误指令取指完成;那么 fetch_decode 的清除信号和 decode_execute 的清除信号会拉高(jump),把 fetch 与 decode 流水段可能有的错误指令清除掉,流水线工作正常。

综上: 各个寄存器的控制信号做以下增加:

```
// 当execute阶段指出是跳转指令时,阻塞fetch与execute流水段
assign fetch_stall = dataE.ctl.jump && fetch_delay;
assign execute_stall = dataE.ctl.jump && fetch_delay;

// 当execute阶段为跳转指令时,清除decode与memory,decode阶段信号不需要添加,memory的清除信号添加
assign memory_flush = dataE.ctl.jump && fetch_delay;
```

注:以上信号为解决控制冲突的信号,还有其他情况,并不代表最终的流水线控制信号。

(5) 转发器问题

当前转发器为组合逻辑,由于 execute 阶段阻塞,但 memory 阶段清除,导致转发出的 execute 阶段数据出错(转发数据源丢失),即转发器受阻塞影响导致数据转发失效。

转发器中的数据应该满足以下条件:

- 在对应流水段阻塞期间,不会由于流水段的组合逻辑改变结果(只有在指令向后流动的时候才把新的数据更新),即只有当指令向后流动时,才会根据当前指令的结果更新转发器,在指令的阻塞期间转发器也要阻塞,避免转发器数据随着指令运行结果改变导致反过来影响指令结果的情况;
- 不被气泡覆盖,如果当前指令时为了阻塞而插入的气泡,说明转发器不应该更新数据,防止丢失转 发源导致数据冲突;

由上述两个条件得到修改后的转发器:

需要同步时钟信号与阻塞信号, 当对应的指令阻塞或为气泡时, 阻塞转发器, 保持上次转发的数据:

```
1 // 时序逻辑, stall信号包括指令阻塞和指令气泡两个情况
   always_ff @( posedge clk ) begin
2
 3
       if (~stall) begin
 4
           if( regwrite ) begin
 5
               dataForward.valid = 1'b1;
               dataForward.dst = dst;
 6
 7
               dataForward.data = data:
8
           end
9
            else begin
               dataForward.valid = 1'b0;
10
11
            end
12
        end
13
    end
```

五、不同粒度的读写

即添加指令: 1b 1h 1w 1bu 1hu 1wu sb sh sw,指令内容如下:

1、lb (I-type)

31	20 19	15 14	12 11 7	6 0
offset[11:0]	rs1	000	rd	0000011

2、lh (I-type)

Ih rd, offset(rs1)

x[rd] = sext(M[x[rs1] + sext(offset)][15:0])

半字加载 (Load Halfword). I-type, RV32I and RV64I.

从地址 x[rs1] + sign-extend(offset)读取两个字节, 经符号位扩展后写入 x[rd]。

31	20 19	15 14	12 11 7	6 0
offset[11:0]	rs1	001	rd	0000011

3. lw (I-type)

w rd, offset(rs1)

x[rd] = sext(M[x[rs1] + sext(offset)][31:0])

字加载 (Load Word). I-type, RV32I and RV64I.

从地址 x[rs1] + sign-extend(offset)读取四个字节,写入 x[rd]。对于 RV64I,结果要进行符号 位扩展。

压缩形式: c.lwsp rd, offset; c.lw rd, offset(rs1)

31 2	0 19 1	5 14 13	2 11 7	6 0	
offset[11:0]	rs1	010	rd	0000011	

4、lbu (I-type)

lbu rd, offset(rs1)

x[rd] = M[x[rs1] + sext(offset)][7:0]

无符号字节加载 (Load Byte, Unsigned). I-type, RV32I and RV64I.

从地址 x[rs1] + sign-extend(offset)读取一个字节,经零扩展后写入 x[rd]。

 1 20	19 15	14 12	2 11 7	6 0
offset[11:0]	rs1	100	rd	0000011

5、lhu (I-type)

lhu rd, offset(rs1)

x[rd] = M[x[rs1] + sext(offset)][15:0]

无符号半字加载 (Load Halfword, Unsigned). I-type, RV32I and RV64I.

从地址 x[rs1] + sign-extend(offset)读取两个字节, 经零扩展后写入 x[rd]。

31	20 19 15	14 1	2 11 7	6 0	
offset[11:0]	rs1	101	rd	0000011	

6、lwu (I-type)

wu rd, offset(rs1)

x[rd] = M[x[rs1] + sext(offset)][31:0]

无符号字加载 (Load Word, Unsigned). I-type, RV64I.

从地址 x[rs1] + sign-extend(offset)读取四个字节,零扩展后写入 x[rd]。

31	20 19	15 14	12 11	7 6	0
offset[11:0]	rs]	11	0 rd	(0000011

7, sb (S-type)

sb rs2, offset(rs1)

$$M[x[rs1] + sext(offset) = x[rs2][7:0]$$

存字节(Store Byte). S-type, RV32I and RV64I.

将 x[rs2]的低位字节存入内存地址 x[rs1]+sign-extend(offset)。

31	25	24 20	19 15	14 12	2 11 7	6 0
	offset[11:5]	rs2	rs1	000	offset[4:0]	0100011

8, sh (S-type)

sh rs2, offset(rs1)

$$M[x[rs1] + sext(offset) = x[rs2][15:0]$$

存半字(Store Halfword). S-type, RV32I and RV64I.

将 x[rs2]的低位 2 个字节存入内存地址 x[rs1]+sign-extend(offset)。

31	25 24	20	19 15	14 12	11 7	6 0
offset[11:5]		rs2	rs1	001	offset[4:0]	0100011

9, sw (S-type)

SW rs2, offset(rs1)

$$M[x[rs1] + sext(offset) = x[rs2][31:0]$$

存字(Store Word). S-type, RV32I and RV64I.

将 x[rs2]的低位 4 个字节存入内存地址 x[rs1]+sign-extend(offset)。

压缩形式: c.swsp rs2, offset; c.sw rs2, offset(rs1)

31	25	24 20	19 15	14 12	2 11 7	6 0
	offset[11:5]	rs2	rs1	010	offset[4:0]	0100011

实现方式:将读取和写入的8字节数据分别传入 readdata 和 writedata ,得到处理后的数据再进行数据访存。

六、错误记录

1、execute阶段从alu的判断结果转化为跳转信号错误

2、decode阶段计算 pcdata 时表达式出错

```
1 // 错误写法,把'O和rd1写反了
2 assign dataD.pcdata = (ctl.op == JALR) ? 'O : rd1;
3 // 正确写法
4 assign dataD.pcdata = (ctl.op == JALR) ? rd1 : 'O;
```

3、不同粒度的访存指令出现地址越界

未及时完成新增访存指令的译码,立即数和操作数未生成。(立即数生成逻辑没写)

- (1) 立即数计算有问题, 访存指令的立即数打散存在了指令中;
- (2) 操作数的确定有问题,操作数不指定的话会有默认数值,与立即数不相等,会出现计算错误的情况;

4、sllw指令错误

regwrite 信号未设置,导致寄存器不写入; (regwrite 信号逻辑没写)

5、srli指令错误

问题出在 func 的译码上,ADD与SUB的指令中 func 为7位数据,而 SRL 和 SRA 的指令中 func 为6位数据;

(func 译码逻辑有误)

6、Ibu指令访存错误

] bu 在内的几个无符号访存指令没有进行译码(得到立即数和操作数)(] bu 、 [] hu 和] wu 的译码逻辑 没写);

7、sd访存错误

sd指令的strobe未设置, -> execute阶段没有接收decode传来的 msize 与 mem_unsigned 参数; (接收 访存参数的逻辑没写)


```
1 // 接收访存参数
2 assign dataE.ctl.msize = dataD.ctl.msize;
3 assign dataE.ctl.mem_unsigned = dataD.ctl.mem_unsigned;
```

8、sb访存错误

在decode阶段确定 memdata 时,只设置了 sd 指令,没有设置其他指令;(写入内存数据的逻辑没写)

七、最终实现

目录结构:



与上次相比,此次修改了 core.sv 文件,修改了其中的访存设置,添加握手总线,更新流水寄存器的控制信号;修改了memory流水段的访存过程,为支持不同粒度的读写添加 readdata 和 writedata 模块,实现对数据的处理。

verilator仿真结果

paint:

终端结果

绘制完成的图像,绘制用时4646毫秒;



coremark:

测试得到 CoreMArk Iterations/Sec 参数为2;

dhrystone:

测试得分为5分;

stream:

```
vs. 100000 Marks (i7-7700K @ 4.20GHz)
Run stream
STREAM version $Revision: 5.10 $
______
This system uses 8 bytes per array element.
Array size = 2048 (elements), Offset = 0 (elements)
Memory per array = 0.0 MiB (= 0.0 GiB).
Total memory required = 0.0 MiB (= 0.0 GiB).
Each kernel will be executed 10 times.
 The *best* time for each kernel (excluding the first iteration)
will be used to compute the reported bandwidth.
* checktick: start=3.325000
* checktick: start=3.328000
* checktick: start=3.331000
* checktick: start=3.333000
* checktick: start=3.336000
* checktick: start=3.339000
* checktick: start=3.342000
* checktick: start=3.344000
* checktick: start=3.347000
* checktick: start=3.350000
* checktick: start=3.353000
* checktick: start=3.355000
* checktick: start=3.358000
* checktick: start=3.361000
* checktick: start=3.364000
* checktick: start=3.366000
* checktick: start=3.369000
* checktick: start=3.372000
* checktick: start=3.375000
* checktick: start=3.377000
Your clock granularity/precision appears to be 1999 microseconds.
Each test below will take on the order of 54000 microseconds.
  (= 27 clock ticks)
Increase the size of the arrays if this shows that
you are not getting at least 20 clock ticks per test.
_____
WARNING -- The above is only a rough guideline.
For best results, please be sure you know the
precision of your system timer.
Function Best Rate MB/s Avg time Min time Max time Copy: 4.7 0.007333 0.007000 0.008000 Scale: 0.1 0.333889 0.333000 0.335000
Scale:
                   0.6 0.080111
0.1 0.394333
Add:
                                       0.078000
                                                    0.085000
                                       0.392000
                                                    0.399000
Solution Validates: avg error less than 1.000000e-13 on all three arrays
Run conwaygame
Play Conway's life game for 200 rounds
```

输出 avg error less than 1.000000e-13 on all three arrays说明测试通过;

conwaygame:

```
Run conwaygame
Play Conway's life game for 200 rounds.
seed=12056
[src/cpu/cpu-exec.c,320,cpu_exec] nemu: HIT GOOD TRAP at pc = 0x000000000800152c0
```

元胞自动机演化结果如上图;

Hit Good Trap:

```
[src/cpu/cpu-exec.c,321,cpu_exec] trap code:0
[src/cpu/cpu-exec.c,64,monitor_statistic] total guest instructions = 53183888
sh: 1: spike-dasm: not found
```

终端输出 HIT GOOD TRAP,测试通过。

上板串口软件测试结果

paint:

串口软件输出

```
AFAAAMAGYCZGIGAMYDAAAGAMZMAAAABHACYAIABGA
Run coremark
Running CoreMark for 10 iterations
2K nerformance run parameters for coremark
```

绘制得到的图像



cpu绘制图片用时22578毫秒;

coremark:

测试得到 CoreMArk Iterations/Sec 参数为2;

dhrystone:

```
Run dhrystone
      Dhrystone Benchmark, Version C, Version 2.2
Trying 10000 runs through Dhrystone.
      Finished in 15768 ms
      Dhrystone PASS 1 Marks
vs. 100000 Marks (i7-7700K @ 4.20GHz)
      Run stream
测试得分为1分;
stream:
                                     vs. 100000 Marks (i7-7700K @ 4.20GHz)
 Run stream
 STREAM version $Revision: 5.10 $
 This system uses 8 bytes per array element.
 Array size = 2048 (elements), Offset = 0 (elements)
Memory per array = 0.0 MiB (= 0.0 GiB).
Total memory required = 0.0 MiB (= 0.0 GiB).
Each kernel will be executed 10 times.
The *best* time for each kernel (excluding the first iteration)
  will be used to compute the reported bandwidth.
 * checktick: start=16.882000

* checktick: start=16.926000

* checktick: start=16.971000

* checktick: start=17.0160000

* checktick: start=17.060000
  * checktick: start=17.060000
* checktick: start=17.104000
  * checktick: start=17.148000
* checktick: start=17.193000
  * checktick: start=17.237000
* checktick: start=17.282000
  * checktick: start=17.326000
* checktick: start=17.370000
 * checktick: start=17.415000

* checktick: start=17.460000

* checktick: start=17.504000

* checktick: start=17.549000

* checktick: start=17.593000
 * checktick: start=17.638000
* checktick: start=17.683000
* checktick: start=17.727000
 Your clock granularity/precision appears to be 43999 microseconds.

Each test below will take on the order of 260000 microseconds.

(= 5 clock ticks)
 Increase the size of the arrays if this shows that you are not getting at least 20 clock ticks per test.
 WARNING -- The above is only a rough guideline.
For best results, please be sure you know the
precision of your system timer.
 Function Best Rate MB/s Avg time Min time Max time Copy: 1.0 0.035333 0.034000 0.036000 Scale: 0.0 1.602444 1.601000 1.605000 Add: 0.1 0.385333 0.374000 0.407000 Triad: 0.0 1.893333 1.881000 1.918000
 Solution Validates: avg error less than 1.000000e-13 on all three arrays
```

CoreMark Iterations/Sec 0

输出 avg error less than 1.000000e-13 on all three arrays说明测试通过;

conwaygame:

Ready

串口软件测试得到的元胞自动机演化结果如上;

上板测试通过。