على آراسته ٩۶١٠١١۶۵

گزارش کار فاز چهارم پروژه ساختار کامپیوتر و میکروپروسسور

خواستههای پروژه:

۱- پس از وصل کردن دو واحد Processor و Memory System در ماژول Top، با استفاده از تست بنچ TopTB در ماژول را مورد بررسی قرار میدهیم.

با توجه به نتیجه Hit ۲۸ ،simulation رخ می دهد، که با Correct Output داده شده مطابقت دارد.

```
The Number of Hits is: 28

** Note: $stop : A:/modeltech64_10.4c/Cache/TopTb.v(45)
    Time: 1016 ns Iteration: 0 Instance: /TopTb

Break in Module TopTb at A:/modeltech64_10.4c/Cache/TopTb.v line 45
```

۲- با توجه به صورت پروژه، ازآن جایی که اندازه Cache، ۱۶ بایت و اندازه هر بلوک ۱ بایت است، این Cache دارای ۱۶ با توجه به صورت پروژه، ازآن جایی که اندازه و way set associative بلوک است و چون از نوع way set associative طراحی شده است، دارای set ۸ است. لذا آن را به صورت زیر طراحی میکنیم:

U	D1	V1	Tag1	Data1	D0	V0	Tag0	Data0	set
									7
									6
									5
									4
									3
									2
									1
									0

برای تعیین مقدار Hit از دستور زیر استفاده می کنیم.

 $assign\ Hit = ((Address[5:3] == Tag0)\ \&\&\ (ValidityBit0))\ ||\ ((Address[5:3] == Tag1)\ \&\&\ (ValidityBit1));$ 

نحوه کار این دستور بدین صورت است که اگر Address[5:3] با Tag یکی از way ها برابر باشد و به طور همزمان Validity Bit مربوط به همان way نیز یک باشد، مقدار Hit یک می شود.

برای تعیین مقدار ReadEn از دستور زیر استفاده می کنیم.

assign ReadEn = ((!RWB) && (!Hit));

نحوه کار این دستور بدین صورت است که اگر Processor در حال خواندن یک داده باشد و داده مورد نظر Hit نشود RAM رخ دهد)، مقدار RadEn یک می شود تا آن داده از RAM خوانده شود.

برای تعیین مقدار WriteEn از دستور زیر استفاده می کنیم.

assign WriteEn = ((!Hit) && (((!LRUBit) && DirtyBit0 && ValidityBit0) || (LRUBit && DirtyBit1 && ValidityBit1)));

نحوه کار این دستور بدین صورت است که اگر دادهای Hit نشود (Miss رخ دهد) و Validity Bit هر دو way مربوط به Set آن، یک باشد، مقدار Dirty Bit یک set میشود. زیرا این اتفاق بدین معنا است که داده جدید باید در مکان دادهای نوشته شود که تغییرات آن در RAM ثبت نشده است و در نتیجه این داده باید در RAM نوشته شود.

نحوه کار کلی Cache بدین صورت است که وقتی دادهای از RAM خوانده می شود یا دادهای قرار است در RAM نوشته شود، در صورتی که این داده Hit نشود (Miss) رخ دهد) به ترتیب زیر در Cache نیز نوشته می شود:

۱- اگر Validity Bit مربوط به یکی از way ها صفر باشد، داده در آن way نوشته می شود و Validity Bit مربوط به آن Validity Bit مربوط به آن way نیز یک می شود. اگر داده قرار است در RAM نوشته شود، Dirty Bit مربوط به آن way نیز یک می شود.

۲- اگر Validity Bit مربوط به هر دو way یک باشد، ولی Address[5:3] با gay یکی از way ها یکسان باشد، داده در آن way نوشته می شود (داده موجود آپدیت می شود)

۳- اگر Validity Bit مربوط به هر دو way یک باشد و Address[5:3] با tag هیچ یک از way ها یکسان نباشد، Dirty کا داده در way ای نوشته می شود که داده آن قدیمی تر است (تصمیم گیری بر اساس LRU Bit انجام می گیرد). اگر way داده در way ای که داده قرار است در آن نوشته شود، یک باشد، ابتدا داده قدیمی در RAM و سپس داده جدید در Cache نوشته می شود.

برای پیادهسازی سیاست write\_Back برای هر یک از way های مربوط به هر set یک بیت Dirty Bit در نظر می گیریم. عملکرد این بیت بدین صورت است که هرگاه دادهای بخواهد از Processor روی RAM نوشته شود، این داده فقط در Cache نوشته می شود و Dirty Bit مربوط به way ای که داده در آن نوشته می شود، یک می گردد تا مشخص شود که دادهای که در Cache وجود دارد با داده موجود در RAM متفاوت است.

برای پیاده سازی سیاست جایگزینی LRU برای هر set یک بیت U در نظر می گیریم تا داده ای که قدیمی تر است، مشخص شود.

۳- می توان برای کاهش تعداد compulsory miss اندازه هر بلوک و conflict miss تعداد way ها را افزایش داد.