




بسمه تعالی درس الکترونیک دیجیتال تمرین کامپیوتری اول تمرین کامپیوتری اول پردیس دانشکدههای فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر وحدت علی ایمانقلی ۸۱۰۱۹۷۶۹۲ نیمسال اول ۲۰-۱۴۰۱

قسمت اول: بررسی مشخصه انتقالی یک وارونگر


eta=0.8 الف) مشخصه خروجی به ورودی (VCT) به ازای

```
inverter
.lib '45nm_PTM.txt' 45nm
***** parameters *****
.param Lmin=45nm
.param beta=0.8
***** components *****
v_in A 0
             1
         0
v_1
     vdd
    out A vdd vdd
                         pmos L='1.0*Lmin' W='2*Lmin*beta'
M_p
    out A 0
                                L='1.0*Lmin' W='2*Lmin'
M_n
                          nmos
**** Analysis *****
.OPTION post=2 nomod
.DC
      v_in 0 1 0.01
.end
```




$\beta=2$ الف) مشخصه خروجی به ورودی (VCT) به ازای

```
inverter
.lib '45nm PTM.txt' 45nm
***** parameters *****
.param Lmin=45nm
.param beta=2
***** components *****
v in A
v_1 vdd
           0
               1
Μр
   out A vdd vdd pmos L='1.0*Lmin' W='2*Lmin*beta'
   out A 0
                    0
                         nmos L='1.0*Lmin' W='2*Lmin'
M_n
***** Analysis *****
.OPTION post=2 nomod
.op
.DC
     v_in 0 1 0.01
.end
```




eta = 10 الف) مشخصه خروجی به ورودی (VCT) به ازای


```
inverter
.lib '45nm PTM.txt' 45nm
***** parameters *****
.param Lmin=45nm
.param beta=10
***** components *****
v in A
         0
v_1 vdd
M p out A vdd vdd pmos L='1.0*Lmin' W='2*Lmin*beta'
M_n
   out A 0
                   0 nmos L='1.0*Lmin' W='2*Lmin'
***** Analysis *****
.OPTION post=2 nomod
.op
.DC
   v_in 0 1 0.01
.end
```




$V_M, V_{OH}, V_{OL}, V_{IH}, V_{IL}$ ب) محاسبهی مقادیر ولتاژ های

* در مقادیر ، به علت محدودیت های cursor نرم افزار AvanWaves تقریبی می باشــند ولیکن تا حد امکان سعی شده است تا مقدار تقریب به حداقل برسد.







β	V_{M}	V_{OH}	V_{OL}	V_{IH}	V_{IL}
0.8	0.4340 <i>V</i>	0.9370 <i>V</i>	0.0470 <i>V</i>	0.5370 <i>V</i>	0.2880 <i>V</i>
2	0.4800 <i>V</i>	0.9450 <i>V</i>	0.0620 <i>V</i>	0.5920 <i>V</i>	0.3340 <i>V</i>
10	0.5590 <i>V</i>	0.9390 V	0.0719 <i>V</i>	0.6910 <i>V</i>	0.4440 V

ج) ورودی پالسی به وارونگر، اضافه نمودن خازن به گره خروجی، محاسبهی t_{rise} و السی به وارونگر، اضافه نمودن خازن به گره خروجی، محاسبه به وارونگر، اضافه نمودن خازن به گره خروجی، محاسبه به و المحاسبه به و المحاسب

ورودی وارنگر، یک منبع پالسی با مشخصات زیر می باشد:

PULSE (01 TD TR TF PW PER)

TD = 0


TR = 10ps

TF = 10ps


PW = 20ns

PER = 100ns

به منظور بررسی صحت ورودی، شکل موج آن را رسم می نماییم و از صحت پارامترهای موردنظر اطمینان حاصل می نماییم؛ همانطور که از شکل موج زیر مشخص است، دوره ی تناوب برابر با ۱۰۰ نانو ثانیه است که ۲۰ نانو ثانیه از دوره ی تناوب موج برابر با مقدار ۱ و در ۸۰ نانو ثانیه باقی موج مقدار ۰ را دارا می باشد.




به منظور مشخص تر شدن شکل موج ورودی و برر سی صحت پارمتر های TR و TR و TR مشخص تر شدن شکل موج ورودی را در scale پیکو ثانیه رسم می نماییم. همانطور که از تصویر زیر مشخص است زمان صعود و متعاقبا نزول آن برابر با TF = 10 می باشد.




شکل موج خروجی وارنگر هنگامی که گره خروجی آن به یک خازن با مقدار 50fF متصل گردیده است:

```
inverter
.lib '45nm_PTM.txt' 45nm
***** parameters *****
.param Lmin=45nm
.param beta=2
.param cout=50fF
.param TD=0
.param TR=10ps
.param TF=10ps
.param PW=20ns
.param PER=100ns
**** components *****
v_1 vdd 0
v_in A
           0
               PULSE ( 0 1 TD TR TF PW PER )
              vdd vdd pmos L='1.0*Lmin' W='2*Lmin*beta'
M_p out A
                           nmos L='1.0*Lmin' W='2*Lmin'
M_n out A 0
                      0
          0
C_out out
              cout
**** Analysis *****
.OPTION post=2 nomod
.tran lns 150ns
.end
```

شکل موج خروجی و ورودی در یک صفحه:




شكل موج خروجي:



شکل موج خروجی وارنگر هنگامی که گره خروجی آن به یک خازن با مقدار 20fF متصل گردیده است:


```
inverter
.lib '45nm_PTM.txt' 45nm
***** parameters *****
.param Lmin=45nm
.param beta=2
.param cout=20fF
.param TD=0
.param TR=10ps
.param TF=10ps
.param PW=20ns
.param PER=100ns
***** components *****
v_1 vdd 0 1
v in A
         O PULSE ( O 1 TD TR TF PW PER )
M p out A vdd vdd pmos L='1.0*Lmin' W='2*Lmin*beta'
M_n out A
                           nmos L='1.0*Lmin' W='2*Lmin'
C out out
         0 cout
***** Analysis *****
.OPTION post=2 nomod
.tran lns 150ns
.end
```

شکل موج خروجی و ورودی در یک صفحه:



شكل موج خروجي:

همانطور که از شکل موج زیر مشخص است، خروجی مدار به صورت smooth تری وارون ورودی را نمایش داده است و نسبت به حالت قبل overshoot کمتری دارد. علت این امر را می توان در کاهش اندازهی خازن خروجی مدار (نسبت به حالت قبل) یافت؛ کاهش اندازهی خازن خروجی مدار منجر شده است تا زمان شارژ و دشارژ خازن خروجی کاهش بیابد و در نتیجه خروجی با سرعت بیشتری به مقدار نهایی برسد.



$:t_{fall}$ و مقایسهی t_{rise} و




 $t_{rise} = 0.121 \,\mu s - 0.120 \mu s = 0.001 \mu s \, (or) 1 ns$



 $t_{fall} = 0.201 \, \mu s - 0.200 \mu s = 0.001 \mu s \, (\, or) 1 n s$



 $t_{rise} = 20.35672 \, ns - 20.04157 ns = 0.3152 ns$



 $t_{fall} = 100.3000 ns - 100.0020 ns = 0.298 ns$

* اختلاف میان مقدار t_{rise} و t_{rise} در شکل موج های وارونگر با خازن خروجی t_{fall} ، ناشی از مقادیر تقریبی حاصل از t_{rise} نرم افزار t_{rise} می باشد.

مقایسهی مقادیر t_{rise} و t_{rise} برای وارونگر هایی با خازن خروجی t_{fall} و عالیسهی مقادیر


inverter	t_{rise}	t_{fall}	
$inverter(C_{out} = 5ofF)$	1ns	1ns	
$inverter(C_{out} = 2ofF)$	0.3152 <i>ns</i>	0.298 ns	

همانطور که از جدول بالا مشخص است با کاهش اندازه ی خازن خروجی واونگر، مقادیر t_{rise} و t_{fall} نیز کاهش یافته اند که علت آن را می توان در شارژ و دشارژ شدن خازن خروجی یافت. با کاهش اندازه ی خازن خروجی، زمان لازم برای شارژ و دشارژ شدن آن نیز کاهش یافته است و درنتیجه خروجی مدار در زمان کمتری به مقدار نهایی خود رسیده است.

قسمت دوم: استخراج پارامترهای مدل از شبیه سازی

$V_{GS} = 0.4 \, V$ رای (V_{DS} برحسب I_{DS}) I-V رمشخصهی الف) نمودار مشخصه


```
inverter
.lib '45nm_PTM.txt' 45nm
***** components *****
                   0.4
Vgs
      vgs
Vds
      vds
                         0 nmos L=100nm W=lum
M_n
     vds
                    0
***** Analysis *****
.OPTION post=2 nomod
.DC
      Vds 0 1 0.01
.Print DC Ids= par('abs(i(Vds))')
```



همانطور که از نمودار بالا مشخص است، ترانزیستور در ناحیهی کاری $cut\ off$ قرار دارد(جریان عبوری از ترانزیستور اندک می باشد)؛ افزایش ولتاژ V_{DS} منجر به افزایش جریان نشتی شده است.


$V_{GS}=0.6\,V$ الف) نمودار مشخصهی I_{DS}) I-V الف) المودار مشخصه

```
inverter
.lib '45nm PTM.txt' 45nm
**** components *****
               0.6
          0
Vqs
     vgs
Vds
    vds
            0
               0
M_n
    vds
            vgs 0 0 nmos L=100nm W=lum
***** Analysis *****
.OPTION post=2 nomod
.op
    Vds 0 1 0.01
.DC
.Print DC Ids= par('abs(i(Vds))')
```




$V_{GS}=0.8\,V$ الف) نمودار مشخصهی I_{DS}) I-V الف) نمودار مشخصه

```
inverter
.lib '45nm PTM.txt' 45nm
**** components *****
               0.8
    vgs 0
Vqs
Vds
    vds
           0 0
M_n
   vds
           vgs 0 0 nmos L=100nm W=1um
**** Analysis *****
.OPTION post=2 nomod
.op
    Vds 0 1 0.01
.DC
.Print DC Ids= par('abs(i(Vds))')
.end
```




$V_{GS}=1\,V$ رای (V_{DS} برحسب I_{DS}) I-V مشخصهی الف) نمودار مشخصه


```
inverter
.lib '45nm PTM.txt' 45nm
***** components *****
          0
Vqs
     vgs
Vds
    vds
            0
               0
M_n
    vds
            vgs 0 0 nmos L=100nm W=lum
***** Analysis *****
.OPTION post=2 nomod
.op
    Vds 0 1 0.01
.DC
.Print DC Ids= par('abs(i(Vds))')
```



$:K_{P}$, λ , V_{T0} ب) محاسبه ی پارامترهای


$V_{T0} = ?$






```
Approvided to the state of the
```

$\lambda = ?$



$K_p = ?$




 $Kp = \frac{1}{2}$ $Kp = \frac{1}{2}$

ج) اضافه کردن مدل ترانزیستور با پارامترهای محاسبه شده در بخش ب به بخش الف و مقایسه ی نمودارهای مدل ساده شده با مدل اصلی

 $:V_{GS} = 0.4 V$


```
inverter
.lib '45nm PTM.txt' 45nm
**** components *****
Vgs
    vgs 0 0.4
Vds
    vds
            0
            vgs 0 0 nmos L=100nm W=1um
M n vds
.model nmos_simple NMOS (LEVEL=1 VT0=0.2519 KP=1.6645e-4 LAMBDA=0.0999 PHI=0.3)
Vds simple vds simple 0
M_simple vds_simple vgs 0 0 nmos_simple L=100nm W=lum
**** Analysis *****
.OPTION post=2 nomod
.op
      Vds 0 1 0.01
.DC
.DC
     Vds simple 0 1 0.01
.Print DC Ids= par('abs(i(Vds))')
.Print DC Ids_simple= par('abs(i(Vds_simple))')
.end
```



همانطور که از نمودار بالا مشخص است، اندازه ی جریان مدل ساده شده ی ترانزیستور (در تمام بازه ی ۰ تا ۱ ولتاژ (V_{DS}) از اندازه ی جریان مدل اصلی ترانزیستور بیشتر می باشد، علت این تفاوت را می توان در تفاوت ولتاژ آستانه ی این دو مدل جست و جو کرد، در مدل ساده شده، ولتاژ آستانه برابر با (V_{DS}) می باشد حال آنکه ولتاژ آستانه برای مدل اصلی در فایل خروجی مقدار (V_{CS}) گزارش شده است. حال باتوجه به ولتاژ (V_{CS}) که برابر با (V_{CS}) می باشد، مدل اصلی ترانزیستور در ناحیه ی (V_{CS}) قرار دارد و جریان کمی از آن عبور می کند (جریان نشتی)، ولی مدل ساده شده ی ترانزیستور باتوجه به ولتاژ (V_{DS}) در یکی از نواحی کاری (V_{CS}) و یا کند (جریان نشتی)، ولی مدل ساده شده ی ترانزیستور باتوجه به ولتاژ (V_{CS}) در یکی از نواحی کاری (V_{CS}) در با با دقت بالایی توصیف می نمایند نیز در تفاوت میان دو نمودار تاثیر گذار می باشند.

 $:V_{GS} = 0.6 V$


```
inverter
.lib '45nm PTM.txt' 45nm
**** components *****
Vgs
            0
                  0.6
     vgs
Vds
      vds
             0
Мn
     vds
             vgs 0
                        0 nmos L=100nm W=lum
.model nmos_simple NMOS (LEVEL=1 VT0=0.2519 KP=1.6645e-4 LAMBDA=0.0999 PHI=0.3)
Vds simple vds_simple
M_simple vds_simple vgs 0 0 nmos_simple L=100nm W=1um
***** Analysis *****
.OPTION post=2 nomod
.op
.DC
      Vds 0 1 0.01
    Vds_simple 0 1 0.01
.Print DC Ids= par('abs(i(Vds))')
.Print DC Ids_simple= par('abs(i(Vds_simple))')
.end
```



باتوجه به نمودار بالا، مدل اصلی ترانزیستور زودتر به ناحیه کاری اشباع می رسد و همچنین جریان عبوری از ترانزیستور کمتری از حالت ساده شده ی ترانزیستور دارد. علت این امر را می توان در ولتاژ آستانه ی این دو مدل یافت. همانطور که پیش تر نیز بیان شد، ولتاژ آستانه ی مدل ساده شده ی ترانزیستور از ولتاژ آستانه ی مدل اصلی کوچک تر می باشد، بنابراین عبارت $(V_{GS}-V_{th})$ برای مدل ساده ی ترانزیستور مقدار بیشتری نسبت به همین مقدار برای مدل اصلی ترانزیستور دارد و درنتیجه شرط ناحیه ی کاری اشباع، $V_{DS} > V_{GS} - V_{th}$ به ازای V_{DS} بیشتری نسبت به مدل اصلی ترانزیستور، برقرار می شود؛ درنتیجه مدل ساده شده ی ترانزیستور دیرتر به ناحیه ی کاری اشباع می رود.

با علتی مشابه، یعنی بیشتر بودن مقدار $(V_{GS}-V_{th})$ برای مدل ساده شده ی ترانزیستور نسبت به مدل اصلی، و درنظر گرفتن رابطه ی جریان در ناحیه ی کاری اشباع، $I_D=rac{1}{2}K_prac{w}{l}$ $(V_{GS}-V_{th})^2(1+\lambda V_{DS})$ واضح است که مقدار جریان مدل ساده شده ی ترانزیستور از مدل اصلی بیشتر باشد.


```
inverter
.lib '45nm_PTM.txt' 45nm
***** components *****
Vgs
     vgs
Vds
     vds
                  0
                        0 nmos L=100nm W=lum
                 0
M n vds
            vgs
.model nmos simple NMOS (LEVEL=1 VT0=0.2519 KP=1.6645e-4 LAMBDA=0.0999 PHI=0.3)
Vds simple
            vds simple
                         0
                               0 nmos simple L=100nm W=lum
M simple vds simple vgs
                          0
***** Analysis *****
.OPTION post=2 nomod
.op
.DC
      Vds 0 1 0.01
.DC
     Vds_simple 0 1 0.01
.Print DC Ids= par('abs(i(Vds))')
.Print DC Ids_simple= par('abs(i(Vds_simple))')
.end
```



با توجه به نمودار بالا، مدل ساده شده ی ترانزیستور دیرتر از مدل اصلی به ناحیه ی کاری اشباع می رسد. (به ازای ولتاژ V_{DS} بالاتر) که البته علت آن برای نمودار های پیشین ذکر شد و برای این نمودار نیز صادق است. نکته ی متفاوت این نمودار نسبت به حالت های قبل این است که جریان ناحیه ی اشباع هر دو مدل به مقدار یکسانی میل پیدا می کند.

$:V_{GS}=1V$

```
inverter
.lib '45nm PTM.txt' 45nm
**** components *****
                  1
Vgs
      vgs
            0
Vds
      vds
              0
                  0
M n
     vds
             vgs
                        0 nmos L=100nm W=lum
.model nmos_simple NMOS (LEVEL=1 VT0=0.2519 KP=1.6645e-4 LAMBDA=0.0999 PHI=0.3)
Vds_simple
           vds_simple 0
M_simple vds_simple
                          0 0 nmos simple L=100nm W=lum
                   vgs
**** Analysis *****
.OPTION post=2 nomod
go.
      Vds 0 1 0.01
.DC
      Vds simple 0 1 0.01
.Print DC Ids= par('abs(i(Vds))')
.Print DC Ids_simple= par('abs(i(Vds_simple))')
.end
```



همانطور که از نمودار بالا مشخص است، مدل ساده شده ی ترانزیستور دیرتر از مدل اصلی به ناحیه ی کاری اشباع می رسد، که علت آن ذیل نمودار های پیشین عنوان شد. البته باید در نظر داشت که نسبت به نمودار های قبلی قبلی تفاوت میان نقطه ی اشباع مدل ساده شده و اصلی ترانزیستور کمتر شده است. به علاوه در این نمودار جریان ناحیه ی اشباع هر دو مدل به مقدار یکسانی میل پیدا می کند.

از توجه شما سپاس گزارم