بسم الله

على ايمانقلى 810197692

پروژه 1 طراحی سیستم های نهفته میتنی بر FPGA

بخش اول: مقدمه و خلاصه

بخش دوم: تصویر مسیر داده و واحد کنترل و توضیحات پیرامون آن

بخش سوم: بررسی روند کلی کد های Verilog و تصاویر نتایج خروجی

بخش چهرم: بررسی روند کلی سنتز در ابزار Quartus و تصاویر خروجی ها و مقایسه بین خروجی های بدست امد.

ساختارفایل ها:

Name	Date modified	Type	Size
Modelsim	10/20/2021 7:17 PM	File folder	
Quartus	10/20/2021 2:59 PM	File folder	
Report.docx	10/20/2021 8:49 PM	Microsoft Word D	1,160 KB
Name	Date modified	Туре	Size
len50Width8	10/20/2021 2:49 PM	File folder	
len50Width16	10/20/2021 2:53 PM	File folder	
len100Width8	10/20/2021 3:08 PM	File folder	
len100Width16	10/20/2021 2:59 PM	File folder	

قسمت Quartus به تفکیک


بخش اول:

در این پروژه هدف انجام یک فیلتر خطی FIR بوده تا صوت بدست امده از نرم افزار متلب را فیلتر کند. این پروژه با زبان توصیف سخت افزار Verilog نوشته شده است و به صورت پارامتری فیلتر خطی FIR را پیاده سازی میکند.

نکته ی حائز اهمیت ساختار serial فیلتر طراحی شده می باشد که در بخش دوم، مسیر داده و واحد کنترل آن را می توان مشاهده کرد.

*** کد به نحوی نوشته شده است که نام متغیر ها گویا ی کاربرد ان ها باشد و در برخی موارد کامنت گذاری نیز شده است. ***

بخش دوم:




بخش سوم:

این بخش از دو قسمت مسیر داده و واحد کنترل تشکیل شده است.

در ابتدا سیستم با دریافت Input_Valid ورودی FIR_Input را دریافت کرده و پس از محاسبات خروجی را در STR_Output قرار می دهد و سیگنال Output_Valid را فعال میکند.

: Simulation نتايج



در قسمت test bench کد نوشته شده است که خروجی ما را با خروجی معیار مقایسه می کند.

روند این کد به این صورت است که منتظر می ماند تا ما خروجی را در یک فایل به نام myOutputFile.txt مدریت شود.) و سپس شروع به مقایسه یا فایل مرجع می کند.


*** فایل myOutputFile.txt خروجی برنامه می باشد که در پوشه ی Modelsim قرار دارد.


بخش چهارم:


به تفکیک نتیاج برای 4 حالت خواسته شده در زیر آورده شده است:


*** برای تمامی حالت ها از خانواده ی cycloneII و مدلی که در ویدیو ی راهنمایی نشان داده شد است . ***

len50Width8:













len50Width16:













len100Width8:













len100Width16:









مقایسه ی بین 4 حالت بالا:

	Total logic elements	Total registers
len50Width8	827	477
len50Width16	1553	893
len100Width8	1567	927
len100Width16	2962	1743

مقايسه بين حالت هاي بالا:

Total logic elements:

len50Width8 < len50Width16 < len100Width8 < len100Width16

همانطور که از جدول بالا مشخص است، با افزایش width و length تعداد قابل توجه ای المان منطقی به مدار اضافه می شود.

Total registers:

len50Width8 < len50Width16 < len100Width8 < len100Width16

width و width توجه اى رجيستر (فيلپ فيلاپ) به مدار اضافه مى شود.

width منطقى هرد.

#** با توجه به جدول بالا به صورت تقريبى، رجيستر ها (فيلپ فلاپ ها) نصف المان هاى منطقى هر سطر را تشكيل مى دهند.