


İsim :	2016/2 Bilgisayar Donanımı Vize 1 – 11 Nisan 2017 Süre: 90 dk	Soru 1 (25p)	Soru 2 (25p)	Soru 3 (25p)	Soru 4 (25p)	Toplam (100p)
No :						
İmza :						

Soru 1) 24 bitlik veriyoluna sahip bir mikroişlemcinin adres ucu sayısı 20’dir. Bu mikroişlemcinin tüm hafıza alanı, toplamda en az sayıda hafıza birimi kullanılarak, $256K \times 16$ ve $512K \times 8$ kapasitesindeki hafıza elemanları ile doldurulmak isteniyor. Buna göre: **(25p)**

- Bu mikroişlemcinin toplam hafıza kapasitesini yazınız. **(3p)**
- $256K \times 16$ kapasitesindeki hafıza elemanının veri ve adres ucu sayısını yazınız. **(2p)**
- $512K \times 8$ kapasitesindeki hafıza elemanının veri ve adres ucu sayısını yazınız. **(2p)**
- Herbir hafıza elemanından kaç adet kullanılmalıdır? **(4p)**
- Kullanılması gereken dekoder için kaç adet seçim ucu gereklidir? **(4p)**
(1 adet dekoder ve gerekli lojik kapılar kullanılacaktır)
- Tüm hafıza elemanlarına yapılan bağlantıları çizerek gösteriniz. **(10p)**

Soru 2) Senkron ardışıl seri toplayıcı devre tasarlamamız istenmektedir. Seri toplayıcı: seri olarak en düşük anlamlı bitinden itibaren gelen iki adet bit dizisinin toplama sonucunu seri olarak üreten devredir. Mealy makinası olarak tasarlanacak senkron ardışıl seri toplayıcı devrede, hafıza elemanı olarak JK FF kullanılacak olup, devrenin kombinasyonel kısmı ROM ile gerçekleştirilecektir. Bunun için: **(25p)**




J	K	Q^+
0	0	Q
0	1	0
1	0	1
1	1	\bar{Q}

	...	X_{i+1}	X_i	X_{i-1}	...
+	...	Y_{i+1}	Y_i	Y_{i-1}	...
	...	S_{i+1}	S_i	S_{i-1}	...

- Senkron ardışıl seri toplayıcı devreye karşılık düşen durum diagramını ve durum tablosunu çiziniz. **(5p)**
- Senkron ardışıl seri toplayıcının kombinasyonel kısmı için kullanılması gereken ROM'un kapasitesi nedir? **(4p)**
- ROM adreslerini ve içeriklerini bir tablo olarak yazınız. **(8p)**
- İstenen senkron ardışıl devreye ilişkin tüm bağlantıları çizerek gösteriniz. **(8p)**

Soru 3) Aşağıdaki fonksiyon tablosunda kod numarası 0-7 arasında olan aritmetik işlemleri yerine getirmek üzere, 8 bitlik Aritmetik Birim (Arithmetic Unit - AU) tasarlanması istenmektedir. Buna göre: **(25p)**

- a) Sadece 1 bitlik tam toplayıcılar, gerekli genişlikte mux.'lar ve DEĞİL kapısı kullanarak AU'nun 1 bitlik kesitini tasarlayınız. **(20p)**
- b) AU durum bayrakları için uygun değer üreten kombinasyonel devreleri çiziniz. **(5p)**



Kod	Fonksiyon	Açıklama
0	$F = B$	Transfer B
1	$F = A+1$	Increment A
2	$F = A+B$	Addition
3	$F = A+B+1$	Addition with carry
4	$F = A-1$	Decrement A
5	$F = A$	Transfer A
6	$F = B-1$	Decrement B
7	$F = A-B$	Subtraction
8	$F = A \wedge B$	AND
9	$F = A \vee B$	OR
10	$F = A \oplus B$	XOR
11	$F = \bar{A}$	Complement A
12	$F = \text{SHL } B$	Shift left B by one position
13	$F = \text{SHR } B$	Shift right B by one position

Soru 4) Blok yapısı ve fonksiyon tablosu (soru 3'teki fonksiyon tablosunu kullanın) verilmiş olan 4 register'lı basit bilgisayar için: (fonksiyon kodu olarak soru 3'te verilen fonksiyon tablosundaki kod değerinin binary karşılığını kullanın, register kodu olarak register no'sunun binary karşılığını kullanın) **(25p)**

a) Kontrol kelimesindeki alanların genişliklerini yazınız. **(5p)**

DA	AA	BA	MB	FS	MD	RW


b) Aşağıda verilen mikroişlemlerin veriyolu (datapath) yapısına uygulanması için gereken kontrol kelimelerini belirleyiniz. **(12p)**

Mikroişlem	DA	AA	BA	MB	FS	MD	RW
$R0 \leftarrow 0$							
$R1 \leftarrow R0 - R2$							
$\text{Data out} \leftarrow R3$							
$R2 \leftarrow \text{SHL } R1$							
$R1 \leftarrow R0 + 3$							
$R3 \leftarrow \text{Data in}$							

c) b şıkında verilen mikroişlemlerin herbiri ayrı ayrı aşağıda verilen ilk değerler mevcutken uygulandığında hedef (destination) register'larda oluşacak değerleri yazınız. **(8p)**

İlk Değerler	
R0	$(25)_H$
R1	$(53)_H$
R2	$(A3)_H$
R3	$(7B)_H$
Data in	$(93)_H$
Constant in	$(03)_H$


Mikroişlem	Hedef Son Değeri (hex olarak)
$R0 \leftarrow 0$	
$R1 \leftarrow R0 - R2$	
$\text{Data out} \leftarrow R3$	
$R2 \leftarrow \text{SHL } R1$	
$R1 \leftarrow R0 + 3$	
$R3 \leftarrow \text{Data in}$	



① a) 20 adres ucu, 24 bit veriyolu $\Rightarrow 2^{20} \times 24 = 1M \times 24$

b) $256K \times 16 \Rightarrow 2^{18} \times 16 \Rightarrow 18$ adres ucu, 16 veri ucu

c) $512K \times 8 \Rightarrow 2^{19} \times 8 \Rightarrow 19$ adres ucu, 8 veri ucu




Toplamda 6 hafıza elemanı gerekli.

2 adet 512Kx8
4 adet 256Kx16 } kullanılmalı.


2x3 formatında sadece 512Kx8
hafıza elemanları kullanımı da
doğru kabul edilmiştir

e) farklı adres aralıklarına yerleşen 4 grup olduğu için
2x4 dekoder kullanmak uygundur.

f)




- 2) a) 0: elde yok
1: elde var



(Simülasyon durumu)	(Girişler)		(Sonraki durum)	J	K	S (Çıkış)
κ	X	Y	κ^+			(Çıkış)
0	0	0	0	0	x	0
0	0	1	0	0	x	1
0	1	0	0	0	x	1
0	1	1	1	1	x	0
1	0	0	0	x	1	1
1	0	1	1	x	0	0
1	1	0	1	x	0	0
1	1	1	1	x	0	1

b)




$2^3 \times 3$ kapasitede ROM gerekli


c)

Adres (CXY)	İçerik (JKS)
0	$(000)_2$
1	$(001)_2$
2	$(001)_2$
3	$(100)_2$
4	$(011)_2$
5	$(000)_2$
6	$(000)_2$
7	$(001)_2$


d)



③ a)





$S_1 S_0$	$C_{in} = 0$			$C_{in} = 1$		
	fonk.	X_i	Y_i	fonk.	X_i	Y_i
0 0	$F = B$	all 0's	B_i	$F = A + 1$	A_i	all 0's
0 1	$F = A + B$	A_i	B_i	$F = A + B + 1$	A_i	B_i
1 0	$F = A - 1$	A_i	all 1's	$F = A$	A_i	all 1's
1 1	$F = B - 1$	all 1's	B_i	$F = A - B$	A_i	$\overline{B_i}$



b) FA_{Cout_2} ————— carry flag

F_7 ————— sign flag



④ a) DA AA BA MB FS MD RW
 2bit 2bit 2bit 1bit 4bit 1bit 1bit

b)

	DA	AA	BA	MB	FS	MD	RW
$R0 \leftarrow 0$ ($R0 \leftarrow R0 \oplus R0$)	00	00	00	0	1010	1	1
$R1 \leftarrow R0 - R2$	01	00	10	0	0111	1	1
Data out $\leftarrow R3$	xx	xx	11	0	xxxx	x	0
$R2 \leftarrow \text{SHL } R1$	10	xx	01	0	1100	1	1
$R1 \leftarrow R0 + 3$ ($R1 \leftarrow R0 + \text{Constant} + i_n$)	01	00	xx	1	0010	1	1
$R3 \leftarrow \text{Data M}$	11	xx	xx	x	xxxx	0	1

c)

$R0 = (00)_H$
 $R1 = (82)_H$
 Data out = $(7B)_H$
 $R2 = (A6)_H$
 $R1 = (28)_H$
 $R3 = (93)_H$