

گزارش آزمایش دوم

شیفت رجیستر

آزمایشگاه مدار منطقی

علی اصغر طایری - ۴۰۴۱۷۱۱۳۳

رضا حضرتی - ۴۰۴۱۰۵۷۶۷

فهرست مطالب

۱	مقدمه و تعریف مسئله	۲
۲	بررسی و انتخاب روش طراحی	۲
۳	بلوک دیاگرام طرح اولیه	۳
۴	روند پیاده سازی	۳
۱.۴	ساخت شیفت رجیستر پایه با قابلیت بارگذاری موازی	۳
۲.۴	ذخیره سازی مقدار اولیه ی ۱۰۱۰	۳
۳.۴	شیفت رجیستر شیفت به راست با S_{in} و Mode	۳
۴.۴	تبدیل به شیفت رجیستر دوطرفه بدون بارگذاری موازی	۳
۵.۴	شیفت رجیستر با تراشه ی ۷۴۹۵	۴
۶.۴	افزودن مدار تشخیص رشته	۴
۵	دیاگرام یا شماتیک طرح اولیه	۵
۶	دیاگرام طرح نهایی	۸
۷	بررسی Test Case ها	۱۲
۸	نتیجه گیری	۱۸

۱ مقدمه و تعریف مسئله

هدف از این آزمایش، آشنایی عملی با نحوه کارکرد انواع شیفت رجیسترها است. شیفت رجیستر مداری متوالی (Sequential) متشکل از چند فلیپ فلاپ است که به صورت زنجیره‌ای به هم متصل شده‌اند و در هر ضربه‌ی کلاک، محتوای خود را به سمت راست یا چپ جابه‌جا می‌کند. در این آزمایش دو رویکرد برای پیاده‌سازی شیفت رجیستر بررسی می‌شود:

- ساخت شیفت رجیستر از پایه با استفاده از فلیپ فلاپ‌های نوع D و گیت‌های منطقی جانبی برای ایجاد قابلیت بارگذاری موازی (Parallel Load) و شیفت دوطرفه؛

- استفاده از تراشه‌ی آماده‌ی ۷۴۹۵ که ذاتاً قابلیت شیفت به راست و بارگذاری موازی را دارد، به همراه طراحی مدار ترکیبی برای شناسایی رشته‌های خاص در جریان بیت‌های ورودی سریال.

تمامی مراحل طراحی ابتدا در نرم‌افزار Logisim شبیه‌سازی و صحت‌سنجی شده و سپس مدار نهایی در نرم‌افزار Proteus پیاده‌سازی و با استفاده از کلید (Push Button) به عنوان ورودی کلاک، تست شده است.

۲ بررسی و انتخاب روش طراحی

برای پیاده‌سازی شیفت رجیستر با قابلیت بارگذاری موازی، از چهار فلیپ فلاپ نوع D استفاده شد. علت انتخاب فلیپ فلاپ D نسبت به سایر انواع سادگی مدار کنترل و تطابق مستقیم آن با ساختار شیفت رجیستر است؛ زیرا در هر لحظه فقط باید مقدار ورودی D در لبه‌ی کلاک به خروجی منتقل شود. برای انتخاب بین دو حالت «بارگذاری موازی» و «شیفت سریال»، از یک مالتی‌پلکسر دوکاناله‌ی ساخته‌شده با گیت‌های AND و OR در ورودی هر فلیپ فلاپ استفاده شد:


- وقتی $Mode = 1$ است، ورودی موازی مربوطه (A تا D) از طریق گیت AND به OR راه می‌یابد و در لبه‌ی بعدی کلاک وارد فلیپ فلاپ می‌شود (بارگذاری موازی).

- وقتی $Mode = 0$ است، خروجی فلیپ فلاپ طبقه‌ی قبلی (یا ورودی سریال S_{in} برای اولین طبقه) از طریق گیت AND دیگر به OR راه می‌یابد (شیفت سریال).

این ساختار در تصاویر پروتئوس کاملاً قابل مشاهده است: هر فلیپ فلاپ یک گیت OR در ورودی D خود دارد که خروجی دو گیت AND را ترکیب می‌کند.

برای بخش بعد که استفاده از تراشه‌ی آماده‌ی ۷۴۹۵ خواسته شده، از قابلیت داخلی این تراشه برای انتخاب بین بارگذاری موازی و شیفت سریال به راست استفاده شد و برای بخش تشخیص رشته، مداری ترکیبی طراحی شد که در هر لحظه محتوای رجیستر (که همواره آخرین ۴ بیت دریافتی است) را با چهار الگوی هدف مقایسه می‌کند و در صورت تطابق هر کدام، خروجی یک تولید می‌کند؛ این کار با طراحی یک مدار مقایسه‌گر مبتنی بر گیت‌های XOR، NOT و AND برای هر الگو، و ترکیب خروجی چهار مقایسه‌گر از طریق یک گیت OR نهایی، روی خروجی چهار طبقه‌ی رجیستر پیاده‌سازی شد (مشابه یک مقایسه‌گر ترکیبی چهار ورودی).

۳ بلوک دیاگرام طرح اولیه



شکل ۱: بلوک دیاگرام پیشنهادی اولیه‌ی شیفت رجیستر با قابلیت بارگذاری موازی

۴ روند پیاده‌سازی

۱.۴ ساخت شیفت رجیستر پایه با قابلیت بارگذاری موازی

مطابق شکل صورت آزمایش، مداری متشکل از چهار فلیپ فلاپ D (دو تراشه‌ی ۴۰۱۳) ساخته شد. خروجی هر طبقه به عنوان یکی از ورودی‌های گیت AND طبقه‌ی بعدی (مسیر شیفت) و ورودی‌های موازی A تا D به عنوان ورودی دیگر گیت‌های AND (مسیر بارگذاری موازی) وارد شدند. سیگنال Mode به طور مستقیم به گیت‌های AND مسیر موازی و از طریق یک گیت NOT به گیت‌های AND مسیر شیفت متصل شد تا در هر لحظه دقیقاً یکی از دو مسیر فعال باشد. ورودی کلاک از طریق یک کلید فشاری (Push Button) با مقاومت پول-داون تأمین شد تا بتوان مدار را پله به پله و با کنترل دستی آزمایش کرد.

۲.۴ ذخیره‌سازی مقدار اولیه‌ی ۱۰۱۰

برای بارگذاری مقدار ۱۰۱۰ در رجیستر، سیگنال Mode روی مقدار ۱ (بارگذاری موازی) قرار داده شد و ورودی‌های موازی A، B، C، D به ترتیب با مقادیر متناظر با رشته‌ی ۱۰۱۰ تنظیم شدند. سپس با یک ضربه‌ی کلاک (فشاردن دکمه‌ی Push Button)، مقدار به صورت هم‌زمان در هر چهار فلیپ فلاپ ذخیره شد و صحت آن از روی خروجی‌های هر طبقه بررسی گردید.

۳.۴ شیفت رجیستر شیفت به راست با S_{in} و Mode

با فرض این‌که فلیپ فلاپ A بیت پرارزش رجیستر است، برای ایجاد قابلیت شیفت به راست، مسیر شیفت هر طبقه طوری سیم‌کشی شد که خروجی فلیپ فلاپ بالادست (طبقه‌ی با ارزش بیشتر) به ورودی فلیپ فلاپ پایین‌دست (طبقه‌ی با ارزش کمتر) منتقل شود؛ یعنی جهت انتقال داده از A به سمت D است. ورودی سریال S_{in} به ورودی گیت AND مسیر شیفت فلیپ فلاپ A (بالا ترین طبقه) متصل شد تا در هر شیفت، بیت جدید از سمت چپ اویر پروتئوس این بخش (شکل‌های ۶ تا ۱۵) دقیقاً همین ساختار را نشان می‌دهند.

۴.۴ تبدیل به شیفت رجیستر دوطرفه بدون بارگذاری موازی

برای حذف قابلیت بارگذاری موازی و افزودن قابلیت شیفت به چپ، ورودی‌های موازی A تا D از مدار حذف و به جای آن‌ها، مسیر شیفت به چپ (انتقال داده از طبقه‌ی پایین‌دست به بالادست) به گیت‌های AND دوم هر طبقه متصل شد. سیگنال Mode اکنون به جای انتخاب «موازی/شیفت»، انتخاب «راست/چپ» را بر عهده گرفت: با $Mode = 0$ شیفت به راست (همان مسیر بند قبل) و با $Mode = 1$ شیفت به چپ (مسیر جدید) فعال می‌شود.

۵.۴ شیفت رجیستر با تراشه ۷۴۹۵

در این بخش از تراشه‌ی آماده‌ی ۷۴۹۵ استفاده شد که به صورت داخلی چهار فلیپ فلاپ D به همراه مدار انتخاب موازی/سریال را در خود دارد. پایه‌ی Mode این تراشه برای انتخاب بین بارگذاری موازی (ورودی‌های P_0 تا P_3) و شیفت سریال به راست (ورودی S_{in}) استفاده شد و پایه‌های کلاک به کلید Push Button متصل شدند.


۶.۴ افزودن مدار تشخیص رشته

برای شناسایی پیوسته‌ی رشته‌های ۱۱۰۱، ۱۱۱۰، ۰۰۱۰ و ۰۰۰۱ در جریان بیت‌های ورودی سریال، از آنجا که رجیستر ۷۴۹۵ همواره آخرین چهار بیت دریافت‌شده را در خروجی‌های Q_0 تا Q_3 نگه می‌دارد، برای تشخیص هر یک از الگوهای هدف یک مدار ترکیبی مقایسه‌گر ساده متشکل از دو گیت XOR، یک گیت NOT و یک گیت AND نهایی طراحی شد.


هر یک از دو گیت XOR یک جفت از خروجی‌های رجیستر (یا خروجی رجیستر و مقدار ثابت متناظر با بیت هدف در الگوی موردنظر) را با هم مقایسه می‌کند: در صورت برابر بودن دو ورودی، خروجی XOR برابر صفر و در غیر این صورت برابر یک خواهد بود. خروجی گیت XOR بالایی از طریق گیت NOT معکوس می‌شود تا در حالت تطابق (خروجی XOR برابر صفر) مقدار یک تولید کند؛ این خروجی به همراه خروجی گیت XOR پایینی - که با انتخاب مناسب سیگنال‌های مستقیم یا نقیض‌شده‌ی ورودی، در حالت تطابق به‌طور مستقیم مقدار یک تولید می‌کند - وارد گیت AND نهایی می‌شوند. بنابراین خروجی تنها زمانی برابر یک می‌شود که هر دو جفت از بیت‌های رجیستر با الگوی هدف برابر باشند، یعنی محتوای رجیستر دقیقاً برابر با رشته‌ی موردنظر است.

۵ دیاگرام یا شماتیک طرح اولیه


طرح اولیه‌ی هر بخش ابتدا در نرم‌افزار Logisim طراحی و صحت منطقی آن پیش از پیاده‌سازی در پروتئوس بررسی شد.




شکل ۲: طرح اولیه‌ی لاجیسم - شیفت رجیستر پایه با بارگذاری موازی



شکل ۳: طرح اولیه ی لاجیسم - شیفت رجیستر دوطرفه بدون بارگذاری موازی




شکل ۴: طرح اولیه‌ی لاجیسم - شیفت رجیستر مبتنی بر ۷۴۹۵




شکل ۵: طرح اولیه‌ی لاجیسم - مدار تشخیص رشته

۶ دیاگرام طرح نهایی


شماتیک نهایی مدارها در نرم افزار Proteus پیاده سازی شد. ساختار پایه (چهار فلیپ فلاپ D به همراه شبکه‌ی AND-OR کنترل Mode و S_{in}) که مبنای مدارهای خواسته شده است، در شکل ۶ نشان داده شده است. نسبت به طرح اولیه‌ی لاجیسیم، تفاوت اصلی طرح نهایی، افزودن مقاومت‌های Pull-up/Pull-down (R3 تا R1) برای تعریف سطح منطقی پایدار روی پایه‌های ورودی و کلید Push Button برای تولید دستی پالس کلاک است؛




شکل ۶: شماتیک نهایی پروتئوس - شیفت رجیستر پایه پس از ساخت




شکل ۷: شماتیک نهایی پروتئوس - بارگذاری مقدار اولیه (۱۰۱۰)




شکل ۸: شماتیک نهایی پروتئوس - شیفت رجیستر با تراشه‌ی ۷۴۹۵ (حالت اولیه، پیش از اعمال کلاک)




شکل ۹: شماتیک نهایی پروتئوس - مدار تشخیص رشته (ترکیب تراشه‌ی ۷۴۹۵ با گیت‌های XOR، AND و NOT)



شکل ۱۰: شماتیک نهایی لاجیسم - شیفت رجیستر دوطرفه




شکل ۱۱: شماتیک نهایی لاجیسم - شیفت رجیستر با زوش تراشه ۷۴۹۵




شکل ۱۲: شماتیک نهایی لاجیسم - مدار تشخیص رشته

۷ بررسی Test Case ها


سه حالت آزمایشی زیر برای بررسی صحت عملکرد شیفت به راست بررسی شد. در هر حالت، مقدار S_{in} و وضعیت خروجی چهار خروجی (متناظر با چهار طبقه رجیستر) پس از اعمال یک ضربه‌ی کلاک ثبت شده است.




شکل ۱۳: حالت آزمایشی ۱ - شیفت به راست




شکل ۱۴: حالت آزمایشی ۲ - شیفت به راست




شکل ۱۵: حالت آزمایشی ۳ - شیفت به راست




شکل ۱۶: حالت آزمایشی ۴ - شیفت به راست




شکل ۱۷: حالت اولیه




(ب) تست دوم



(آ) تست اول




(د) شیفت به چپ








(ج) شیفت به راست


شکل ۱۸: نتایج تست‌های شیفت




شکل ۱۹: حالت آزمایشی - بارگذاری موازی با ۷۴۹۵




شکل ۲۰: حالت آزمایشی - شیفت سریال با ۷۴۹۵







شکل ۲۱: حالت آزمایشی - بارگذاری موازی با Mode = 1 در تراشه ۷۴۹۵




شکل ۲۲: حالت آزمایشی - شیفت سریال به راست با Mode = 0، پس از ضربی اول کلاک




شکل ۲۳: حالت آزمایشی - شیفت سریال به راست با $Mode = 0$ ، پس از ضربه‌ی دوم کلاک




شکل ۲۴: تشخیص موفق رشته‌ها با مدار



شکل ۲۵: عدم فعال شدن خروجی برای رشته‌ای خارج از لیست هدف



شکل ۲۶: حالت آزمایشی - تشخیص موفق رشته‌ی هدف، خروجی مدار برابر یک



شکل ۲۷: حالت آزمایشی - عدم تشخیص رشته‌ی خارج از لیست هدف، خروجی مدار برابر صفر

۸ نتیجه‌گیری

در این آزمایش یاد گرفتیم که یک شیفت رجیستر را هم می‌شود از صفر با فلیپ‌فلاپ‌های D و چند گیت AND/OR ساخت و هم از تراشه‌ی آماده‌ی ۷۴۹۵ استفاده کرد؛ روش اول کمک کرد بفهمیم دقیقاً چطور سیگنال Mode بین بارگذاری موازی و شیفت سریال سوییچ می‌کند و جهت شیفت (راست یا چپ) با تغییر مسیر سیم‌کشی بین طبقات چطور عوض می‌شود، در حالی که تراشه‌ی ۷۴۹۵ همین کار را با سیم‌کشی خیلی کمتری انجام می‌داد. نتایج تست‌ها هم بارگذاری مقدار ۱۰۱۰ و هم شیفت به هر دو جهت را درست نشان دادند، هرچند برای رسیدن به شیفت دوطرفه

مجبور شدیم قابلیت بارگذاری موازی را کنار بگذاریم. در بخش پایانی هم با ترکیب رجیستر ۷۴۹۵ و یک مدار مقایسه گر ساده از گیت‌های XOR، NOT و AND، توانستیم رشته‌های ۱۱۱۰، ۱۱۰۱، ۰۰۱۰ و ۰۰۰۱ را در جریان بیت‌های سریال تشخیص بدهیم و تست‌ها نشان داد خروجی فقط دقیقاً همان لحظه‌های تطابق فعال می‌شود؛