

گزارش آزمایش شماره ۳

درس: مدارهای منطقی

علی اصغر طایری - ۴۰۴۱۷۱۱۳۳

رضا حضرتی - ۴۰۴۱۰۵۷۶۷

فهرست مطالب

۲	۱	مقدمه و تعریف مسئله
۳	۲	آزمایش ۱-۱-۳: شمارنده‌ی ۴ بیتی بالا/پایین شمار
۳	2.1	بررسی و انتخاب روش طراحی
۳	2.2	بلوک دیاگرام طرح پیشنهادی اولیه
۳	2.3	روند پیاده‌سازی
۳	2.4	دیاگرام یا شماتیک طرح اولیه
۴	2.5	دیاگرام طرح نهایی
۴	2.6	بررسی Test Case ها
۵	2.7	نتیجه‌گیری
۶	۳	آزمایش ۲-۱-۳: شمارنده‌ی ۴ بیتی بالا/پایین شمار با بارگذاری موازی
۶	3.1	بررسی و انتخاب روش طراحی
۶	3.2	بلوک دیاگرام طرح پیشنهادی اولیه
۶	3.3	روند پیاده‌سازی
۶	3.4	دیاگرام یا شماتیک طرح اولیه
۷	3.5	دیاگرام طرح نهایی
۷	3.6	بررسی Test Case ها
۸	3.7	نتیجه‌گیری
۹	۴	آزمایش ۲-۳: شمارنده‌ی ۳ بیتی (۰ تا ۷) با نمایشگر هفت‌قسمتی
۹	4.1	بررسی و انتخاب روش طراحی
۹	4.2	بلوک دیاگرام طرح پیشنهادی اولیه
۹	4.3	روند پیاده‌سازی
۱۰	4.4	دیاگرام یا شماتیک طرح اولیه
۱۰	4.5	دیاگرام طرح نهایی
۱۰	4.6	بررسی Test Case ها
۱۲	4.7	نتیجه‌گیری
۱۳	۵	آزمایش ۳-۳: شمارنده‌ی دو رقمی BCD (۰ تا ۹۳) با تراشه‌ی ۷۴۱۹۰
۱۳	5.1	بررسی و انتخاب روش طراحی
۱۳	5.2	بلوک دیاگرام طرح اولیه
۱۳	5.3	روند پیاده‌سازی
۱۴	5.4	دیاگرام یا شماتیک طرح اولیه
۱۴	5.5	دیاگرام طرح نهایی
۱۴	5.6	بررسی Test Case ها
۱۵	5.7	نتیجه‌گیری
۱۶	۶	نتیجه‌گیری کلی

1 مقدمه و تعریف مسئله

هدف کلی این آزمایش، آشنایی با طراحی و پیاده‌سازی شمارنده‌های همگام (*Synchronous Counter*) با قابلیت بالا شمار و پایین شمار (*Up/Down Counter*) و در برخی بخش‌ها قابلیت بارگذاری موازی (*Parallel Load*) است. این آزمایش در چهار بخش دنبال شده است:

- ۱-۱-۳: طراحی یک شمارنده‌ی ۴ بیتی بالا/پایین شمار با استفاده از فلیپ‌فلاپ‌های جی‌کی (۷۴۷۶) بدون قابلیت بارگذاری موازی.
- ۲-۱-۳: توسعه‌ی مدار بخش قبل با افزودن قابلیت بارگذاری موازی (*Parallel Load*) به شمارنده‌ی ۴ بیتی.
- ۲-۲: طراحی یک شمارنده‌ی ۳ بیتی (شمارش از ۰ تا ۷) با فلیپ‌فلاپ‌های جی‌کی به همراه نمایش خروجی روی نمایشگر هفت‌قسمتی *BCD*.
- ۳-۳: طراحی یک شمارنده‌ی دو رقمی *BCD* (شمارش از ۰ تا ۶۳) با استفاده از تراشه‌های آماده‌ی ۷۴۱۹۰ به همراه قابلیت بارگذاری موازی و ریست به ۰ یا ۶۳.

در تمام بخش‌ها، مسئله‌ی اصلی طراحی یک مدار منطقی ترتیبی است که بتواند بر اساس یک سیگنال کنترلی، در جهت افزایشی یا کاهشی بشمارد و در برخی موارد، امکان بارگذاری یک مقدار دلخواه به صورت موازی و همچنین بازنشانی (*Reset*) به مقادیر خاص را نیز فراهم کند.


2 آزمایش ۳-۱-۱: شمارنده ۴ بیتی بالا/پایین شمار

2.1 بررسی و انتخاب روش طراحی

برای پیاده‌سازی این مدار از چهار فلیپ‌فلاپ جی‌کی (تراشه ۷۴۷۶) به همراه تعدادی گیت‌های AND ، OR و XOR استفاده شده است. ایده‌ی اصلی طراحی مشابه ساختار شمارنده‌های ریل با ورودی‌های J و K است، با این تفاوت که به جای استفاده از خروجی هر بیت به عنوان کلاک بعدی (که ساختار غیرهمگام ایجاد می‌کند)، کلاک تمام فلیپ‌فلاپ‌ها مشترک است و شرایط شمارش (بالا یا پایین) با گیت‌های ترکیبی روی ورودی‌های J و K هر بیت اعمال می‌شود؛ به این ترتیب مدار به صورت کاملاً همگام ($Synchronous$) عمل می‌کند.

2.2 بلوک‌دیagram طرح پیشنهادی اولیه

ساختار کلی مدار شامل چهار طبقه‌ی فلیپ‌فلاپ جی‌کی است که به صورت متوالی از بیت کم‌ارزش (LSB) تا بیت پرارزش (MSB) چیده شده‌اند. سیگنال‌های کنترلی «شمارش بالا» و «شمارش پایین» به صورت مجزا وارد شبکه‌ی گیت‌های ترکیبی هر طبقه می‌شوند تا شرط فعال‌سازی ($Toggle$) هر بیت را بر اساس وضعیت بیت‌های پایین‌تر مشخص کنند.



شکل 1: بلوک‌دیagram کلی شمارنده ۴ بیتی بالا/پایین شمار (آزمایش ۳-۱-۱)

2.3 روند پیاده‌سازی


- چهار فلیپ‌فلاپ جی‌کی به صورت خطی از LSB تا MSB چیده شدند و پایه‌ی کلاک همه به یک منبع مشترک متصل شد.
- پایه‌های J و K بیت اول (LSB) مستقیماً به پاور وصل شدند تا در هر پالس کلاک تغییر حالت دهد.
- برای هر بیت بعدی، شرط فعال‌سازی ($Toggle$) از ترکیب خروجی بیت‌های پایین‌تر با سیگنال‌های $Count Up/Down$ توسط گیت‌های AND/OR ساخته شد؛ در مسیر بالا شمار وقتی همه‌ی بیت‌های پایین‌تر ۱ باشند و در مسیر پایین شمار وقتی همه ۰ باشند.
- یک گیت AND نهایی سیگنال‌های $Count Up$ و $Count Down$ را ترکیب کرد تا مدار همیشه فقط در یک جهت فعال باشد؛ خروجی فلیپ‌فلاپ‌ها به صورت مستقیم (بدون نمایشگر) مشاهده می‌شود.

2.4 دیاگرام یا شماتیک طرح اولیه

تصویر طرح اولیه‌ی این بخش در دسترس نبود و صرفاً طرح نهایی (پس از رفع اشکالات) در اختیار است که در بخش بعد آورده شده است.

2.5 دیاگرام طرح نهایی


شکل 2 شماتیک نهایی مدار شمارنده 4 بیتی بالا/پایین شمار بدون بارگذاری موازی را نشان می‌دهد.



شکل 2: طرح نهایی مدار آزمایش 3-1-1

2.6 بررسی Test Case ها

برای بررسی صحت عملکرد مدار، دو حالت اصلی «بالاشمار» و «پایین شمار» در چند لحظه‌ی زمانی مختلف بررسی شده‌اند.




حالت 4

حالت 3

حالت 2

حالت 1

شکل 3: تست حالت بالاشمار (Count Up) — آزمایش 3-1-1



حالت 4

حالت 3

حالت 2

حالت 1

شکل 4: تست حالت پایین شمار (Count Down) — آزمایش 3-1-1

در هر دو حالت، خروجی فلیپ‌فلاپ‌ها به‌درستی و به‌صورت همگام با لبه‌ی کلاک، در جهت مورد انتظار (افزایشی یا کاهش) تغییر می‌کند که نشان‌دهنده‌ی صحت طراحی منطق کنترلی J و K است.

2.7 نتیجه‌گیری

مدار طراحی شده به درستی و به صورت همگام، در هر دو جهت افزایش و کاهش می‌شمارد.


3 آزمایش ۳-۱-۲: شمارنده ۴ بیتی بالا/پایین شمار با بارگذاری موازی

3.1 بررسی و انتخاب روش طراحی

این بخش، توسعه یافته‌ی مدار آزمایش ۳-۱-۱ است. علاوه بر فلیپ‌فلاپ‌های جی‌کی (۷۴۷۶) و گیت‌های $AND/OR/XOR$ ، از گیت‌های $NAND$ و NOT اضافی برای پیاده‌سازی قابلیت بارگذاری موازی ($Parallel Load$) استفاده شده است. دلیل انتخاب این روش، امکان تزریق مستقیم یک مقدار دلخواه به فلیپ‌فلاپ‌ها بدون نیاز به شمارش پی‌درپی از مقدار فعلی تا مقدار هدف است.

3.2 بلوک‌دیگرام طرح پیشنهادی اولیه

ساختار کلی مشابه بخش ۳-۱-۱ است با افزودن یک ورودی « $Load$ » و چهار ورودی داده‌ی موازی ($D0$ تا $D3$) که از طریق شبکه‌ای از گیت‌های $NAND$ به ورودی‌های J و K هر فلیپ‌فلاپ مسیر داده می‌شوند.



شکل 5: بلوک‌دیگرام شمارنده ۴ بیتی با قابلیت بارگذاری موازی (آزمایش ۳-۱-۲)

3.3 روند پیاده‌سازی

ساختار پایه دقیقاً مانند آزمایش ۳-۱-۱ است؛ تنها تفاوت، افزودن منطق بارگذاری موازی است:


- هر ورودی داده‌ی موازی ($D0$ تا $D3$) به همراه سیگنال $Load$ وارد یک گیت $NAND$ می‌شود.
- خروجی این گیت‌ها با خروجی منطق شمارش (همان منطق بخش ۳-۱-۱) از طریق گیت‌های OR/AND ترکیب شده تا مقدار نهایی J و K را در دو حالت «شمارش عادی» و «بارگذاری» تعیین کند؛ دو گیت NOT روی $Load$ و $Count Up/Down$ حالت‌های $Active High/Low$ را پوشش می‌دهند.
- وقتی $Load$ فعال است، مقدار D اولویت می‌گیرد و شمارش عادی موقتاً غیرفعال می‌شود؛ در غیر این صورت مدار مانند بخش ۳-۱-۱ به شمارش ادامه می‌دهد.

3.4 دیگرام یا شماتیک طرح اولیه

تصویر طرح اولیه (پیش از رفع اشکالات نهایی) برای این بخش در اختیار قرار نگرفت و صرفاً طرح نهایی زیر موجود است.


3.5 دیاگرام طرح نهایی

شکل 6 شماتیک نهایی مدار شمارنده ۴ بیتی بالا/پایین شمار به همراه بارگذاری موازی را نشان می دهد.



شکل 6: طرح نهایی مدار آزمایش ۳-۱-۲

3.6 بررسی Test Case ها




حالت ۴

حالت ۳

حالت ۲

حالت ۱

شکل 7: تست حالت بالا شمار (Count Up) — آزمایش ۳-۱-۲




حالت ۴

حالت ۳

حالت ۲

حالت ۱

شکل 8: تست حالت پایین شمار (Count Down) — آزمایش ۳-۱-۲



شکل 9: تست بارگذاری موازی (Parallel Load) — آزمایش ۳-۱-۲

نتایج نشان می‌دهد که در حالت غیرفعال بودن *Load*، مدار مانند بخش قبل عمل می‌کند و در لحظه‌ی فعال شدن *Load*، مقدار موجود در ورودی‌های *D0* تا *D3* بدون توجه به مقدار قبلی شمارنده، مستقیماً در فلیپ‌فلاپ‌ها بارگذاری می‌شود.

3.7 نتیجه‌گیری

افزودن منطق بارگذاری موازی، بدون اختلال در عملکرد شمارش عادی، امکان تنظیم دستی مقدار شمارنده را فراهم کرد.


4 آزمایش ۲-۳: شمارنده ۳ بیتی (۰ تا ۷) با نمایشگر هفت قسمتی

4.1 بررسی و انتخاب روش طراحی

برای پیاده سازی این مدار از فلیپ فلاپ های جی کی (JK) و تعدادی گیت های XOR و $NAND$ استفاده می کنیم. به طور دقیق از سه فلیپ فلاپ جی کی برای شمارش اعداد از ۰ تا ۷ استفاده شده است.

4.2 بلوک دیاگرام طرح پیشنهادی اولیه

در واقع از خروجی بیت های کم ارزش تر برای ورودی بیت های پر ارزش تر استفاده می کنیم، البته با شرایط خاصی که به تفصیل در ادامه توضیح داده می شود.



شکل 10: بلوک دیاگرام شمارنده ۳ بیتی همراه با نمایشگر (آزمایش ۲-۳)

4.3 روند پیاده سازی

برای پیاده سازی این مدار از سه فلیپ فلاپ جی کی یونیورسال، دو گیت XOR ، یک گیت $NAND$ ، یک کلاک و در نسخه ی نهایی از یک نمایش دهنده ی هفت قسمتی BCD استفاده شده است.

ابتدا سه فلیپ فلاپ به صورت خطی در کنار یکدیگر قرار داده شدند، به نحوی که راست ترین فلیپ فلاپ بیت کم ارزش ($Q0$) و چپ ترین بیت پر ارزش ($Q2$) باشد. سپس پایه ی کلاک همه ی فلیپ فلاپ ها به یک کلاک مشترک متصل شد و هر دو پایه ی J و K در فلیپ فلاپ اول (بیت کم ارزش) به تغذیه (پاور) متصل شدند، زیرا این بیت در هر پالس کلاک، در هر دو حالت بالا شمار و پایین شمار، تغییر می کند.

سپس یک $Logic State$ به عنوان ورودی X در نظر گرفته شد: اگر X برابر ۰ باشد شمارنده پایین شمار و اگر برابر ۱ باشد شمارنده بالا شمار است. بنابراین خروجی XOR شده ی Q خارج شده از فلیپ فلاپ اول با X ، به عنوان هر دو ورودی J و K فلیپ فلاپ دوم داده شد.

در مرحله ی سوم، همین کار برای فلیپ فلاپ آخر نیز انجام شد، با این تفاوت که خروجی XOR مستقیماً به فلیپ فلاپ داده نشد، بلکه وارد یک گیت $NAND$ شد که ورودی دیگر آن نیز خروجی XOR قبلی است. در نهایت J و K فلیپ فلاپ آخر نیز هر دو به خروجی $NAND$ متصل شدند.


در ابتدا مدار خروجی را با $Logic Probe$ و به صورت باینری نمایش می داد، اما برای راحتی بیشتر از نمایشگر هفت قسمتی BCD استفاده شد؛ بدین صورت که خروجی هر فلیپ فلاپ از راست به چپ به ورودی های نمایشگر از راست به چپ متصل شد و ورودی چهارم نمایشگر نیز به گراند متصل شد تا همیشه صفر باشد.

4.4 دیاگرام یا شماتیک طرح اولیه

تصویر طرح اولیه (نسخه‌ی نمایش باینری با *Logic Probe*، پیش از افزودن نمایشگر هفت‌قسمتی) برای این بخش در اختیار قرار نگرفت.

4.5 دیاگرام طرح نهایی


شکل 11 نمونه‌ای از شماتیک نهایی مدار (همراه با نمایشگر هفت‌قسمتی *BCD*) را نشان می‌دهد.




شکل 11: طرح نهایی مدار آزمایش ۲-۳

4.6 بررسی *Test Case* ها

شش حالت آزمایشی مختلف بررسی شده‌اند. در هر حالت، تصویر سمت راست وضعیت مدار با $X=1$ (بالاشمار) و تصویر سمت چپ وضعیت مدار با $X=0$ (پایین‌شمار) را در همان لحظه نشان می‌دهد.




$X=0$ (پایین‌شمار)




$X=1$ (بالاشمار)

شکل 12: تست کیس شماره ۱ — آزمایش ۲-۳




$X=0$ (پایین شمار)




$X=1$ (بالا شمار)

شکل 13: تست کیس شماره ۲ — آزمایش ۲-۳




$X=0$ (پایین شمار)




$X=1$ (بالا شمار)

شکل 14: تست کیس شماره ۳ — آزمایش ۲-۳




$X=0$ (پایین شمار)




$X=1$ (بالا شمار)

شکل 15: تست کیس شماره ۴ — آزمایش ۲-۳




$X=0$ (پایین شمار)




$X=1$ (بالاشمار)

شکل 16: تست کیس شماره ۵ — آزمایش ۲-۳



$X=0$ (پایین شمار)



$X=1$ (بالاشمار)

شکل 17: تست کیس شماره ۶ — آزمایش ۲-۳

در تمامی حالات، تغییر مقدار X بین ۰ و ۱ به درستی جهت شمارش را عوض می‌کند و مقدار نمایش داده شده روی نمایشگر هفت قسمتی با مقدار باینری خروجی فلیپ‌فلاپ‌ها مطابقت دارد.

4.7 نتیجه‌گیری


مدار به کمک گیت‌های XOR و $NAND$ به درستی از ۰ تا ۷ در هر دو جهت شمارش کرد و نمایشگر هفت قسمتی BCD خوانایی خروجی را نسبت به حالت باینری اولیه بهبود داد.

5 آزمایش ۳-۳: شمارنده‌ی دو رقمی BCD (۰ تا ۶۳) با تراشه‌ی ۷۴۱۹۰

5.1 بررسی و انتخاب روش طراحی

بر اساس دستور داده‌شده، باید از دو تراشه‌ی ۷۴۱۹۰ که درواقع یک شمارنده‌ی BCD است استفاده کرد. دلیل استفاده از دو تراشه این است که یکی از آن‌ها تنها می‌تواند اعداد ۰ تا ۹ را بشمارد و برای بیشتر از آن باید از شمارنده‌های بیشتری استفاده کرد (در اینجا از ۰ تا ۶۳). برای دستیابی به همه‌ی ویژگی‌های موردنیاز مدار (بارگذاری موازی، بالا و پایین‌شمار درست، همراه با ریست به ۰ یا ۶۳) باید از تعدادی گیت و نیز دو مالتی‌پلکسر ۷۴۱۵۷ استفاده کرد.

5.2 بلوک‌دیاگرام طرح اولیه



شکل 18: بلوک دیاگرام شمارنده‌ی دو رقمی BCD با بارگذاری موازی و ریست، روی ۰ یا ۶۳ فعال می‌شود (آزمایش ۳-۳)

5.3 روند پیاده‌سازی

ابتدا دو تراشه به‌صورت خطی قرار داده می‌شوند، با این فرض که تراشه‌ی سمت راست یکان و تراشه‌ی سمت چپ دهگان را بشمارد. برای این هدف، ابتدا یک کلاک به پایه‌ی کلاک تراشه‌ی سمت راست متصل می‌شود و سپس خروجی RCO تراشه‌ی سمت راست به ورودی کلاک تراشه‌ی سمت چپ متصل می‌شود؛ در واقع خروجی RCO سیگنالی است که زمانی ایجاد می‌شود که این تراشه به ماکسیمم عدد قابل‌شمارش خود (یعنی ۹) برسد و سپس دوباره به ۰ برگردد؛ به همین دلیل این سیگنال به‌شدت مناسب ورودی کلاک تراشه‌ی شمارنده‌ی دهگان‌هاست. سپس پایه‌ی Enable هر یک از تراشه‌ها به گرانند متصل می‌شود (این پایه Active-Low است، پس با اتصال به گرانند عمل شمارش رخ می‌دهد). برای اینکه قابلیت بالا و پایین‌شمار هر دو در دسترس باشد، پایه‌ی D/U هر دو تراشه به یک Logic State متصل می‌شود؛ اگر مقدار آن ۰ باشد بالا‌شمار و اگر ۱ باشد پایین‌شمار خواهد بود. برای بخش بارگذاری موازی و ریست، دو مالتی‌پلکسر ۷۴۱۵۷ در کنار هر یک از تراشه‌ها قرار داده می‌شوند و پایه‌ی A (سلکت‌کننده‌ی داخلی نیست، بلکه یکی از ورودی‌های داده) هر مالتی‌پلکسر به گرانند متصل می‌شود. علاوه بر آن، ورودی‌های 1A و 4A از مالتی‌پلکسر دهگان و ورودی‌های 3A و 4A از مالتی‌پلکسر یکان نیز به گرانند متصل می‌شوند تا مقدار ریست به ۰ یا ۶۳ به‌درستی ساخته شود. سایر ورودی‌های B هر مالتی‌پلکسر به Logic State‌های جداگانه برای بارگذاری موازی متصل می‌شوند. خروجی‌های هر مالتی‌پلکسر به‌صورت مستقیم به ورودی‌های داده‌ی هر شمارنده متصل می‌شود.

برای پایه‌ی سلکت (A/B) مالتی‌پلکسر‌ها، خروجی‌های Q2 و Q1 شمارنده‌ی دهگان و Q2 شمارنده‌ی یکان وارد یک گیت AND می‌شوند و خروجی آن با Q3 دهگان NOR می‌شود؛ خروجی این NOR مستقیماً به پایه‌ی سلکت هر دو مالتی‌پلکسر داده می‌شود. این ترکیب، لحظه‌ی رسیدن شمارش به ۶۳ را تشخیص داده و باعث فعال شدن مسیر


ریست می‌شود. خروجی NOR با یک $Logic State$ نشان‌دهنده‌ی بارگذاری موازی نیز AND می‌شود و خروجی آن به پایه‌ی PL هر دو شمارنده داده می‌شود؛ بدین ترتیب مدار برای کار آماده می‌شود.

5.4 دیاگرام یا شماتیک طرح اولیه

تصویر طرح اولیه (پیش از افزودن مالتی‌پلکسرها و اصلاح مسیر پایین‌شمار) برای این بخش در اختیار قرار نگرفت.

5.5 دیاگرام طرح نهایی


شکل 19 شماتیک نهایی مدار شمارنده‌ی دو رقمی BCD به همراه بارگذاری موازی و ریست را نشان می‌دهد.




شکل 19: طرح نهایی مدار آزمایش ۳-۳

در طرح اولیه، در صورت رسیدن شمارش به ۶۳، مدار مستقیماً به مقدار بارگذاری شده ($Load$) بازمی‌گشت و نه به ۰، و همچنین مسیر پایین‌شمار دچار اشکال بود. به همین دلیل، در طرح نهایی دو مالتی‌پلکسر اضافه، و تعدادی گیت حذف و تعدادی گیت دیگر اضافه شدند تا عملکرد صحیح مدار (ریست درست به ۰ در جهت بالا‌شمار، ریست درست به ۶۳ در جهت پایین‌شمار، و بارگذاری موازی صحیح) به‌دست آید.


5.6 بررسی $Test Case$ ها



شکل 20: تست حالت بالا‌شمار ($Count Up$) — آزمایش ۳-۳



شکل 21: تست حالت پایین شمار (Count Down) — آزمایش ۳-۳



شکل 22: تست بارگذاری موازی (Parallel Load) — آزمایش ۳-۳

نتایج آزمایش نشان می‌دهد که مدار به درستی از ۰ تا ۶۳ و برعکس می‌شمارد، در لحظه‌ی رسیدن به ۶۳ (در جهت بالا شمار) به ۰ بازمی‌گردد و در لحظه‌ی رسیدن به ۰ (در جهت پایین شمار) به ۶۳ بازمی‌گردد. همچنین بارگذاری موازی مقدار دلخواه را بدون توجه به مقدار قبلی، به درستی در شمارنده قرار می‌دهد.

5.7 نتیجه‌گیری

مدار به کمک تراشه‌های ۷۴۱۹۰ و مالتی‌پلکسرهای ۷۴۱۵۷ به درستی از ۰ تا ۶۳ در هر دو جهت شمرد و بارگذاری موازی و ریست در نقاط مرزی نیز صحیح عمل کرد.

6 نتیجه‌گیری کلی

در این آزمایش، چهار رویکرد مختلف برای طراحی شمارنده‌های همگام بالا/پایین شمار بررسی و پیاده‌سازی شد:

- در بخش‌های ۱-۱-۳ و ۲-۱-۳، شمارنده از پایه و با فلیپ‌فلاپ‌های جی‌کی و منطق ترکیبی سفارشی ساخته شد که کنترل کامل بر جزئیات طراحی و انعطاف‌پذیری بالایی فراهم می‌کند، اما پیچیدگی مدار و زمان طراحی را افزایش می‌دهد.
- در بخش ۲-۳، همین رویکرد برای یک شمارنده‌ی ۳ بیتی با نمایشگر هفت‌قسمتی به کار رفت که خوانایی نتایج را بهبود داد.
- در بخش ۳-۳، استفاده از تراشه‌های آماده‌ی ۷۴۱۹۰ همراه با مالتی‌پلکسرهای ۷۴۱۵۷، پیاده‌سازی یک شمارنده‌ی دو رقمی کامل با تمام قابلیت‌های موردنیاز (بالا/پایین شمار، بارگذاری موازی و ریست) را با تعداد قطعات و پیچیدگی کمتر ممکن ساخت.

به‌طور کلی، این آزمایش نشان داد که انتخاب بین طراحی سفارشی با فلیپ‌فلاپ‌های مجزا و استفاده از تراشه‌های آماده، بسته به میزان کنترل موردنیاز، پیچیدگی مدار و محدودیت‌های عملی طراحی متفاوت خواهد بود؛ و در هر دو رویکرد، منطق ترکیبی کمکی (گیت‌های AND/OR ، $NAND$ ، XOR و مالتی‌پلکسر) نقش کلیدی در دستیابی به رفتار صحیح شمارنده در حالت‌های خاص (مرزها، بارگذاری، تغییر جهت) ایفا می‌کند.