پروژه دوم - طراحی کامپیوتری سیستم های دیجیتال


علی حمزهپور – ۱۲۹۰۰۱۲۹


الهه خداوردی – ۸۱۰۱۰۰۱۳۲

## طراحی گیتهای اولیه

طرحهای کلی کنترلر و دیتاپث نسبت به پروژهی قبل هیچ تغییری نکردند و صرفا در این پروژه هر کدام از ماژولها را با استفاده از ماژولهای گفته شده پیاده سازی کردیم.


ابتدا قبل از طراحی ماژولهای دیتاپث و کنترلر، گیتها و ماکسهای موردنیاز را با استفاده از ماژولهای actel پیادهسازی کردیم:






طراحی datapath

همانطور که گفته شد، طرح کلی دیتاپث نسبت به پروژهی قبلی تغییری نکرده است:




• رجیستر را به صورت ترکیبی از چند ماژول S2 کنار هم طراحی کردیم.




• واحد check هم که در حقیقت بررسی میکند که آیا تمام اعداد جز یک عدد صفر شدهاند یا خیر، با گیتها قابل پیاده سازی هستند، زیرا در پروژهی قبل هم به صورت ترکیبی از گیتها پیادهسازی شده بود:

assign is\_finished = (a == 4'b0001 || a == 4'b0010 || a == 4'b0100 || a == 4'b1000); برای پیادهسازی عملگر "==" هم از چهار گیت XOr استفاده کردیم.

• واحد encoder هم مانند شكل زير با استفاده از گيتها قابل پيادهسازی است:





- واحد OR هم که در حقیقت چک میکند که عدد ورودی صفر است یا نه، صرفا یک or ۵تاییست که با استفاده از تعدادی گیت or ساده قابل پیادهسازی است.
- طراحی کلی واحد PU نیز تغییری نکرده و صرفا طراحی داخلی جمعکننده، ضرب کننده و واحد فعالسازی را تغییر دادیم:



## ماژولهای PU

جمعکننده: ابتدا یک full adder با استفاده از گیتهای ساده ساختیم و سپس با کنار هم قرار
دادن full adderها یک جمعکنندهی n بیتی ساختیم:





ضرب کننده: با استفاده از array multiplier که با full adder و گیتهای ساده قابل پیاده سازیست یک ضرب کننده ساختیم. برای اعداد منفی هم ابتدا هر ورودی را تبدیل به مقدار مثبت آن می کنیم، ضرب را انجام می دهیم و سپس در صورتی که جواب ضرب باید منفی می شد، جواب ضرب را منفی می کنیم. برای قرینه کردن نیز یک واحد 2's complement ساختیم.





Figure 9.6 Array multiplication of unsigned binary operands.


فعالسازی: واحد فعالسازی یک ورودی ۱۲ بیتی که خروجی جمع لایهی آخر هست را میگیرد و در صورتی که ورودی مثبت بود، پر ارزشترین و کم ارزشترین بیتهای صحیح و ۳ بیت پرارزش اعشاری آن را خروجی میدهد و در غیر این صورت ۰ را خروجی میدهد. این ساختار با یک mux قابل پیادهسازی است.


طراحى كنترلر

واحد كنترلر از لحاظ استيتها و state digram هيچ تغييري نكرده است:



برای پیادهسازی کنترلر ابتدا جدول درستی استیتهای بعدی را بر حسب استیتهای فعلی و ورودیها کشیدیم و سپس کارنو مپ هر بیت از استیتهای بعدی را حل کردیم تا به یک عبارت بولی بهینه برای هر بیت از استیت برسیم:







در ادامه، عبارات بولی بدست آمده به راحتی با استفاده از گیتها قابل پیادهسازی هستند و برای ذخیره بیتهای هر استیت از D Flip Flop استفاده میکنیم که مانند یک رجیستر تک بیتیست.

## تست

ورودی زیر را تست میکنیم:



در این تستکیس، اعداد به ترتیب 1.625، 0.75، 0.75 و 1.25 هستند.



همانطور که میبینیم 01101 (1.625) به عنوان ماکسیمم خروجی داده شد که صحیح است.