

پروژه دوم - طراحی کامپیوتری سیستم های دیجیتال



علی حمزه پور - ۸۱۰۱۰۰۱۲۹

الهه خداوردی - ۸۱۰۱۰۰۱۳۲

طراحی گیت های اولیه


طرح های کلی کنترلر و دیتا پت نسبت به پروژه ی قبل هیچ تغییری نکردند و صرفا در این پروژه هر کدام از ماژول ها را با استفاده از ماژول های گفته شده پیاده سازی کردیم.

ابتدا قبل از طراحی ماژول های دیتا پت و کنترلر، گیت ها و ماکس های مورد نیاز را با استفاده از ماژول های actel پیاده سازی کردیم:




طراحی datapath

همانطور که گفته شد، طرح کلی دیتابیس نسبت به پروژه‌ی قبلی تغییری نکرده است:



- رجیستر را به صورت ترکیبی از چند مازول S2 کنار هم طراحی کردیم.




- واحد check هم که در حقیقت بررسی می‌کند که آیا تمام اعداد جز یک عدد صفر شده‌اند یا خیر، با گیت‌ها قابل پیاده سازی هستند، زیرا در پروژه‌ی قبل هم به صورت ترکیبی از گیت‌ها پیاده‌سازی شده بود:


`assign is_finished = (a == 4'b0001 || a == 4'b0010 || a == 4'b0100 || a == 4'b1000);`

برای پیاده‌سازی عملگر "==" هم از چهار گیت xor استفاده کردیم.

- واحد encoder هم مانند شکل زیر با استفاده از گیت‌ها قابل پیاده‌سازی است:





- واحد OR هم که در حقیقت چک می‌کند که عدد ورودی صفر است یا نه، صرفاً یک 5تاییست که با استفاده از تعدادی گیت or ساده قابل پیاده‌سازی است.
- طراحی کلی واحد PU نیز تغییری نکرده و صرفاً طراحی داخلی جمع‌کننده، ضرب‌کننده و واحد فعال‌سازی را تغییر دادیم:




ماژول‌های PU

- جمع‌کننده: ابتدا یک full adder با استفاده از گیت‌های ساده ساختیم و سپس با کنار هم قرار دادن full adderها یک جمع‌کننده n بیتی ساختیم:




- ضرب‌کننده: با استفاده از array multiplier که با full adder و گیت‌های ساده قابل پیاده‌سازی است یک ضرب‌کننده ساختیم. برای اعداد منفی هم ابتدا هر ورودی را تبدیل به مقدار مثبت آن می‌کنیم، ضرب را انجام می‌دهیم و سپس در صورتی که جواب ضرب باید منفی می‌شد، جواب ضرب را منفی می‌کنیم. برای قرینه کردن نیز یک واحد 2's complement ساختیم.



- فعال‌سازی: واحد فعال‌سازی یک ورودی ۱۲ بیتی که خروجی جمع لایه‌ی آخر هست را می‌گیرد و در صورتی که ورودی مثبت بود، پر ارزش‌ترین و کم ارزش‌ترین بیت‌های صحیح و ۳ بیت پرارزش اعشاری آن را خروجی می‌دهد و در غیر این صورت ۰ را خروجی می‌دهد. این ساختار با یک mux قابل پیاده‌سازی است.

طراحی کنترلر

واحد کنترلر از لحاظ استیت‌ها و state diagram هیچ تغییری نکرده است:



برای پیاده‌سازی کنترلر ابتدا جدول درستی استیت‌های بعدی را بر حسب استیت‌های فعلی و ورودی‌ها کشیدیم و سپس کارنو مپ هر بیت از استیت‌های بعدی را حل کردیم تا به یک عبارت بولی بهینه برای هر بیت از استیت برسیم:

Q_2	Q_1	Q_0	S	F	Q'_2	Q'_1	Q'_0
0	0	0	0	X	0	0	0
0	0	0	1	X	0	0	1
0	0	1	0	X	0	1	0
0	0	1	1	X	0	0	1
0	1	0	X	X	0	1	1
0	1	1	X	X	1	0	0
1	0	0	X	X	1	0	1
1	0	1	X	0	0	1	1
1	0	1	X	1	1	1	0
1	1	0	X	X	0	0	0
1	1	1	X	X	X	X	X

$$Q'_2 = Q_1 Q_0 + Q_2 \bar{Q}_1 \bar{Q}_0 + Q_2 \bar{Q}_1 F$$

$$Q'_1 = Q_2 Q_0 + \bar{Q}_1 Q_0 S + \bar{Q}_2 Q_1 \bar{Q}_0$$

$$Q'_0 = \bar{Q}_2 \bar{Q}_1 S + \bar{Q}_2 Q_1 \bar{Q}_0 + Q_2 \bar{Q}_1 \bar{Q}_0 + Q_2 \bar{Q}_1 F$$

$Q_2 Q_1$	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	0	0	X	X
10	1	1	0	0

$$Q'_2$$

$Q_2 Q_1$	00	01	11	10
00	0	0	0	1
01	1	1	0	0
11	0	0	X	X
10	0	0	1	1

$$Q'_1$$

$Q_2 Q_1$	00	01	11	10
00	0	1	1	0
01	1	1	0	0
11	0	0	X	X
10	1	1	1	1

$$Q'_0$$

$F=0$
 $F=1$


در ادامه، عبارات بولی بدست آمده به راحتی با استفاده از گیت‌ها قابل پیاده‌سازی هستند و برای ذخیره بیت‌های هر استیت از D Flip Flop استفاده می‌کنیم که مانند یک رجیستر تک بیتی‌ست.

تست

ورودی زیر را تست می‌کنیم:

1	01101
2	00110
3	00101
4	01010

در این تست‌کیس، اعداد به ترتیب 1.625، 0.75، 0.375 و 1.25 هستند.



همانطور که می‌بینیم 01101 (1.625) به عنوان ماکسیمم خروجی داده شد که صحیح است.

