

بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸-۹۷ تمرین (۱۰) مهلت تحویل: ۱۳۹۷/۰۹/۱۳




دانشگاه صنعتی امیرکبیر


شماره دانشجویی: ۹۶۳۱۰۰۸

نام و نام خانوادگی: امیر محمّد آقاپور

۱. (۳۰ نمره) مدار زیر را در نظر گرفته و به سوالات زیر پاسخ دهید:



الف) با فرض دادن ورودی کلاک و خروجی OUT با مقدار اولیه ی برابر با صفر، دیاگرام زمانی زیر را کامل کنید.



ب) Duty Cycle سيگنال خروجي چه قدر است ؟

$$Duty = \frac{Up \ time}{Period} = \frac{2 \times 10}{3 \times 10} = \frac{2}{3} \approx 66.67\%$$



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰) مهلت تحویل: ۱۳۹۷/۰۹/۱۳



دانشگاه صنعتی امیرکبیر

شماره دانشجویی: ۹۶۳۱۰۰۸

نام و نام خانوادگی: امیر محمّد آقاپور

ج) برای هر یک از تأخیرهای نشان داده شده در هر سطر جدول زیر، ماکزیمم فرکانس کاری مدار را به دست آورید.همچنین مشخص نمایید که آیا هر یک از مدارها با فرکانس 150 مگاهرتز کار میکند یا نه.تأخیر گیت NORرا 1nsدر نظر بگیرید.

حالتی که بیشترین تأخیر بیرونی مدار است را در نظر می گیریم که حالتی است که وقتی رایز کلاک اتفاق می افتد ، مقادیر B=1,A=0 مقدار ورودی فلیپ فلاپ سمت چپ تغییر B=1,A=0 مقدار ورودی فلیپ فلاپ سمت چپ تغییر می کندو با در نظر گرفتن این حالت ، حداکثر فرکانس کاری را حساب می کنیم که خواهد بود :

 $Max \ Period = Clock \ to \ Q + OR \ Delay + Setup \ Time$ 

توجه می کنیم اگر زمان تأخیر مدار بیرونی کمتر از Hold Time باشد ، دستگاه درست کار نمی کند ، در اینجا :

 $Clock\ to\ Q + OR\ Delay \leq Hold\ Time$ 

اگر بیشترین فرکانس ، بیشتر از ۱۵۰ مگاهرتز بود ، با ۱۵۰ مگاهرتز هم کار می کند.

Hold time	Setup time	Propagation delay (clock to Q)	Max. frequency	(Y/N)
1.5ns	2.9ns	3.5ns	135.135 MHz	N
1ns	1.75ns	1.5ns	235.3 MHz	Y
1ns	1.7ns	0.75ns	289.9 MHz	Y
1ns	1.1ns	2ns	244 MHz	Y



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰) مهلت تحویل: ۱۳۹۷/۰۹/۱۳




دانشگاه صنعتی امیرکبیر

شماره دانشجویی: ۹۶۳۱۰۰۸


نام و نام خانوادگی: امیر محمّد آقا پور

۲. (۳۰ نمره) با توجه به مدار شکل زیر و شکل موجهای مشخص شده برای سیگنالهای Xو Yبه سوالات زیر پاسخ دهید:



الف) شكل موج Aو Bرا رسم نماييد.

با فرض تأخير صفر:





بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸-۹۷ تمرین (۱۰) مهلت تحویل: ۱۳۹۷/۰۹/۱۳




دانشگاه صنعتی امیرکبیر

شماره دانشجویی: ۹۶۳۱۰۰۸

نام و نام خانوادگی: امیر محمّد آقاپور

با فرض تأخیر ۱ نانو ثانیه برای گیت ها (در این جا به دلیل بالا بودن فرکانس کلاک ، حالت غیر مجاز برای نگه دارنده SR پیش می آید و خروجی مدار نا دلخواه است)



ب) این مدار چه عملکردی دارد؟ تأخیر گیت NORرا lnsدر نظر بگیرید.

یک Negative Edge-Triggered D Flip Flop است. در زمان تغییر کلاک از ۱ به صفر ، ورودی Y به A منتقل شده و مکمل است. در زمان تغییر کلاک از ۱ به صفر ، ورودی Y به A منتقل شده و مکمل آن به B منتقل می شود. مانند D Flip Flop Master Slave عمل می کند با این تفاوت که اگر هنگامی که است که Hold Time و Setup time رعایت شود.

ج) (این بخش امتیازی است) با در نظر گرفتن مسیر سیگنالهای ورودی تا خروجی، آیا میتوانید تاخیر کلی ورودیها به خروجیها و همچنین زمانهای setupو hold محاسبه کنید؟

حالت اولیه ی پایدار B=1,A=0,X=1,Y=0 را در نظر می گیرم. اگر مقدار دیتا ، Y ، به ۱ تغییر کند ، بعد از گذر از ۲ گیت ، یعنی ۲ نانوثانیه ، ورودی دومین گیت از بالا یک می شود و کلاک می تواند صفر شود زیرا قبل از آن اگر صفر شود ، ورودی نگه دارنده به مدت ۱ نانو ثانیه ۱-۱ خواهد شد که غیر مجاز است. بنابراین Setup Time = 2 ns اگر کلاک صفر شود ، بعد از 2 نانو ثانیه ، مقدار 2 برابر 2 یعنی ۱ می شود در حالت 2 الله 2 برابر 2 یعنی ۱ می شود بنابرانین تأخیر Clock to Output برابر 2 نانو ثانیه است. برای بررسی Hold Time ، در همین حالت ، وقتی کلاک صفر شد ، بعد از ۱ نانو ثانیه ، ورودی 2 یک می شود و ۲ نانو ثانیه طول می کشد تا مقدار 2 برابر ۱ شود. حال اگر قبل از آنکه 2 شود ، مقدار 3 به صفر تغییر کند ، بعد از ۲ نانو ثانیه ورودی 3 یک می شود که در نتیجه حالت غیر مجاز رخ می دهد. 3 برابر ۱ شود .



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰) مهلت تحویل: ۱۳۹۷/۰۹/۱۳




دانشگاه صنعتی امیرکبیر

شماره دانشجویی: ۹۶۳۱۰۰۸

نام و نام خانوادگی: امیر محمّد آقاپور

۳. (۲۰ نمره) مدار ترتیبی نشان داده شده در شکل زیر شامل دو فلیپ فلاپD ، یک ورودی x و یک خروجی y است. الف) جدول حالت این مدار را بکشید.

ب) عملکرد این مدار را توضیح دهید



Present State		Input	Next State		Output
A	В	X	A	В	у
0	0	0	0	1	0
0	0	1	0	0	1
0	1	0	1	1	1
0	1	1	1	0	0
1	0	0	0	0	1
1	0	1	0	1	0
1	1	0	1	0	0
1	1	1	1	1	1

$$A(t+1) = B(t)$$

$$B(t+1) = x \odot A(t)$$

$$y = A(t) \oplus x \oplus B(t) = \bar{B}(t+1) \oplus B(t)$$

این مدار ، مقدار قبلی B را با وارون مقدار مقدار جدید آن جمع می کند.



بسمه تعالی طراحی مدارهای منطقی نیمسال اول ۹۸–۹۷ تمرین (۱۰)



مهلت تحویل: ۱۳۹۷/۰۹/۱۳

شماره دانشجویی: ۹۶۳۱۰۰۸

نام و نام خانوادگی: امیر محمّد آقاپور

۴. (۲۰ نمره) دیاگرام زمانی را برای سیگنالهای Qo,Q1 و Qo,Q1 شکل زیر (به ازای 4سیکل کلاک کامل) رسم نمایید. فرض نمایید مقدارهای اولیه ی همه ی سیگنالها صفر است و تمامی فلیپ فلاپها حساس به لبه ی منفی هستند.

