طراحی سیستم های مبتنی بر ASIC/FPGA تمرین سری ۱ علی یداللهی

شماره دانشجویی: ۴۰۰۱۰۲۲۳۳

١

الف

- FPGA تراشههای نیمهرسانایی هستند که از تعداد زیادی جزء کوچک الکترونیکی به نام بلوک منطقی FPGA ساخته شدهاند. در این حالت، تراشه یک ساختار خام دارد و شما می توانید ساختار و معماری و نحوه ارتباطات بین گیتهای منطقی را خودتان تعریف کنید. نتیجه این تمایز این می شود که FPGA یک برد از پیش آماده نیست، بلکه با انتخاب و طراحی کاربر، می تواند مثل یک مدار الکترونیکی ساده یا یک واحد پردازش سیگنال و یا حتی مثل یک CPU عمل کند. از طرفی FPGA قابلیت برنامهریزی مجدد را نیز دارد که دست طراح را برای انجام تغییرات باز می گذارد.
- یک مدار مجتمع با کاربرد خاص و یا (ASIC)، مدار مجتمعی است که به منظور انجام عملیات خاصی طراحی می گردد. ASIC مثل FPGA تکمنظوره است با این تفاوت که پس از ساخت، دیگر قابل تغییر نیست و همیشه فقط همان عملکرد را دارد.
- Processor ها برای اجرای دستورات کلی طراحی شده اند و قابل برنامه ریزی و انعطاف پذیر هستند. Processor ها تراشههای چندمنظوره (General Purpose) هستند. بنابراین سیستم عامل می تواند به نحوهای که ترجیح می دهد آن را کنترل کند و برنامههای مختلف می توانند به گونهای که نیاز دارند از آن استفاده کنند. کاری که CPU انجام می دهد در زمانهای مختلف متفاوت است و حتی فرکانس کاری (که سرعت آن را تعیین می کند) و میزان استفاده از آن (Utilization) همواره در حال تغییر است. در سوی مقابل FPGA همیشه یک عمل ثابت را انجام می دهد و در صورتی که بخواهید عملکرد آن را تغییر دهید باید طراحی گیتهای آن اصلاح شود.

مقايسه

- توان مصرفی: FPGA ها توان بیشتری نسبت به ASIC مصرف می کنند اما در مقایسه با processor ها از لحاظ مصرف توان بهینه تر هستند.
- هزینه : FPAG ها از نظر هزینه برای prototyping و تولید به تعداد پایین مناسب هستند اما با افزایش تولید به مقدار زیاد هزینه تولید افزایش زیادی خواهد داشت.
- هزینه اولیه برای اولید ASIC ها زیاد است. اما هزینه تولید به ازای هر تراشه نسبت به ASIC ها کمتر است. بنابراین در تولید به تعداد بالا ASIC از نظر هزینه مناسب تر است.
- پردازنده ها برای کاربردهای کلی طراحی شده اند و در این زمینه از نظر هزینه مناسب تر هستند اما برای کاربردهای اختصاصی تر مناسب نیستند.
 - زمان طراحی: به طور کلی زمان لازم برای ASIC ها از همه بیشتر و برای FPGA از همه کمتر است.
- Verification : به طور کلی در FPGA ها مدت زمان Verification کوتاه تر است چون در FPGA ها به دلیل داشتن ساختار برنامه پذیر می توان پیکربندی های مختلف را تست کرد. اما در ASIC ها به خاطر ساختار تغییرناپذیر

فرايند Verification طولاني تر است.

در پروسسورها فرایند Verification از ASIC ها کوتاه تر است.

• موارد استفاده: FPGA ها برای prototyping و کاربردهایی که نیاز به انعطاف پذیری دارند مناسب هستند. ASIC ها برای محصولات با تولید زیاد و انجام یک کار به خصوص به صورت بهینه و مصرف کمتر توان مناسب هستند. پردازنده ها برای کارهای پردازشی کلی از تلفن های همراه گرفته تا کامپیوترها استفاده می شوند.

ب

در حوزه مخابرات FPGA ها عملكرد مناسب ترى دارند همچنين چون توليد گيرنده مخابراتي تنها ۲ عدد است استفاده از FPGA مناسب تر است.

تولید تراشه محاسبات ریاضی نسبتا زیاد و برابر با ۲۰۰۰ عدد است بنابراین بهتر است از ASIC استفاده کنیم.

ج

چون برای طراحی ASIC زمان زیادی مورد نیاز است برای کاهش time to market بهتر است در هر دو مورد از FPGA استفاده کنیم.

د

مقايسه FPGA و CPLD

نخستین تفاوت بین این دو تراشه در نوع حافظه مورد استفاده آنها می باشد. تراشه های FPGA از حافظه RAM استفاده می کنند به این ترتیب با قطع ولتاژ تغذیه، نیاز به پیکربندی مجدد دارند در حالی که تراشه های CPLD از حافظه FEROM یا EEPROM استفاده می کنند و با قطع تغذیه برنامه ذخیره شده در آنها از بین نمی رود. تفاوت دیگر در حجم و تنوع بلوکهای در دسترس می باشد به طور کلی قابلیت های تراشه FPGA بسیار بیشتر از تراشه ای CPLD می باشد به عنوان مثال بلوکهای RAM مضرب کننده ها، بلوکهای SPD م مدارهای سنکرون سازی کلاک و بسیاری از بلوکها و قابلیتهای متنوع دیگر در معماری FPGA ها در دسترس می باشد همچنین استاندارهای ولتاژی و جریانی متعدد توسط این تراشه ها بشتیبانی می شود در حالی که CPLD ها از قابلیتهای محدودتری برخوردارند و حجم گینها و تعداد فلیپ فلاپها در مقایسه با FPGA ها کمتر می باشد. مثلا CPLD دارای حدود ۲۰۰۰ گیت می باشد این در حالی است که FPGA گیتهای بسیار زیادتری دارد و یک FPGA معمولی دارای حدود ۲۰۰۰ گیت منطقی می باشد. از سوی دیگر به دلیل سادگی معماری، میزان تاخیر سیگنال در تراشه ای CPLD قابل پیش بینی است اما تاخیر در PPGA به نوع برقراری اتصالات (Routing) نمیزان تاخیر سیگنال در تراشه ای CPLD قابل پیش بینی نمی باشد. همچنین مصرف جریان در تراشه های CPLD به مراتب کمتر از FPGA می باشد. نمونه کاربرد CPLD: انجام کارهای آزمایشگاهی و تجهیزات صنعتی ساده؛ مانند: برد کنترل کرکره برقی نمیونه کاربرد FPGA: انجام محاسبات و پردازش صوت و تصویر، امورمخابراتی؛ مانند: طراحی سویچ (شبکه های کامیپوتری)

Gate Array: ها یک basic logic gate هستند یک و بر خلاف FGPA و CPLD قابل برنامه ریزی نیستند و چیزی در بین انعطاف پذیری FPGA ها و بازده CPLD ها هستند و در کاربردهایی که توان مصرفی قابل توجه است استفاده می شوند.

٥

منابع سخت افزاری FPGA :

۱. Logic Blocks: از گیت های مختلف تشکیل شده اند و از آنها برای پیاده سازی توابع منطقی استفاده می شود.

- ۲. سیم هایی که قسمت های مختلف از Logic Blocks ها را به هم متصل می کنند.
 - :I/O Blocks .٣
 - وظیفه این بلوک ها تبادل اطلاعات و برقراری ارتباط با محیط خارج است.
- ۴. DSB Blocks: این بلوک ها برای تجزیه و تحلیل سیگنال ها استفاده می شوند. RAM Blocks: برای ذخیره سازی اطلاعات استفاده می شوند.
 - ۰۵. Configuration Memory: رفتار FPGA را تعیین می کند.

۲

الف

در طراحی همروند کارها به ترتیب و پشت سر هم انجام می شوند به طوری که پس از اتمام یکی دیگری انجام خواهد شد اما در طراحی موازی امکان انجام چند کار به صورت موازی وجود دارد. برخی مزایای طراحی موازی در ادامه آورده شده است:

- افزایش Throughput
 - كاهش تاخير
- می توانیم از قسمت های بیشتری از FPGA استفاده کنیم بنابراین بهره وری افزایش پیدا می کند.
- می توانیم معماری های موازی متناسب با کاربرد مورد نظر خود طراحی کنیم که باعث افزایش بهره وری می شود.
- موازی سازی برای اجرای الگوریتم های پردازش تصویر،هوش مصنوعی،یادگیری ماشین و رمزنگاری مناسب تر است.

ب

سطوح مختلف موازی سازی:

- Hardware Level: در پایین سطح در داخل معماری FPGA نوعی موازی سازی فراهم شده است.
- Task Level: وظایغ محاسباتی به وظایف کوچکتر تقسیم می شوند و این وظایف کوچکتر به صورت موازی در FPGA پیاده سازی و اجرا می شوند که باعث بهبود عملکرد مدار خواهد شد.
- Data Level: شامل پردازش چندین داده به صورت همزمان است. مثلا پردازش موازی جریان های داده و اجرای عملیات برروی مجموعه داده ها به صورت موازی
 - Instruction Level: به معنی اجرای چندین دستورعمل به صورت موازی است.
- Pipeline: یک کار به جند مرحله تقسیم می شود و این مراحل به صورت موازی در یک خط لوله(pipeline) اجرا می شوند.

ج

تفاوتها بين FPGA و GPU:

• مصرف انرژی: به طور کلی FPGAها نسبت به GPUها از نظر مصرف انرژی بهینه ترهستند که این امر به خاطر قابلیت پیکربندی آنها است که اجازه می دهد بر اساس نیازهای خاص برنامه، مصرف انرژی بهینه شود. GPU ها برای پردازش موازی با عملکرد بالا طراحی شده اند که موجب مصرف بیشتری نسبت به FPGA ها می شود.

- GPU: time to market ها برای رندرینگ گرافیک و محاسبه موازی بهینه شدهاند، اما ممکن است برای بهرهبرداری کامل از ظرفیت آنها برای وظایف غیر گرافیکی نیاز به تلاش اضافی داشته باشد که این موضوع ممکن است منجر به دورههای توسعه بلندتری شود. درحالی که FPGA ها به دلیل پروتوتایپ سازی سریع و قابل برنامهریزی مجدد، که اجازه می دهد تا ادامه طراحی سریع تر صورت گیرد؛ زمان سریع تری را برای ورود به بازار فراهم می کنند.
- پیچیدگی طراحی: FPGA ها در طراحی سخت افزار انعطاف پذیری دارند اما ممکن است برای عملکرد کاملا بهینه و استفاده مناسب از منابع نیاز به طراحی ویژه ای داشته باشند.
- GPU ها اصلی برای پردازش موازی و رندرینگ گرافیکی طراحی شدهاند که ممکن است نیاز به یک رویکرد متفاوت برای استفاده بهینه از آنها برای وظایف محاسباتی غیر گرافیکی داشته باشند.
 - كاربردها:

FPGAها برای پروتوتایپ سریع، پردازش سیگنال، رمزنگاری، شبکهها، و برنامههای اینترنت اشیاء مناسب هستند. GPUها در وظایف پردازش موازی مانند رندرینگ گرافیک، یادگیری ماشین، شبیه سازیهای علمی، یادگیری عمیق، هوش مصنوعی، و محاسبات با عملکرد بالا عموماً موفق هستند.

٣

الف

زبان Verilog قابلیت طراحی یک ماژول در چندین سبک کدنویسی را دارد. بسته به نیازهای یک طراحی، می توان را می توان را می توان از چهار سطح abstraction استفاده کرد. صرف نظر از سطح abstraction داخلی، ماژول دقیقاً به روشی مشابه با محیط خارجی رفتار می کند. در ادامه چهار سطح مختلف abstraction آورده شده است که با چهار سبک کدگذاری مختلف زبان Verilog قابل توصیف است:

- Behavioral level
- Dataflow level
- Gate level
- Switch level

ترتیب ذکر شده در بالا از بالاترین تا پایین ترین سطح abstraction است.

:Behavioral level . \

- اين بالاترين سطح abstraction ارائه شده توسط Verilog HDL است.
- یک ماژول را می توان بر اساس الگوریتم طراحی مورد نظر بدون نگرانی برای جزئیات پیاده سازی سخت افزار پیاده سازی کرد.
 - مدار را بر حسب رفتار مورد انتظارش مشخص می کند.
 - این نزدیکترین توصیف به زبان طبیعی از عملکرد مدار است، اما ترکیب آن نیز دشوارترین است.

عدل رفتاری Mux4 : 1 :

```
module Mux_4to1(

input [3:0] i,
```

```
input [1:0] s,
output reg o
);

always @(s or i)

begin

case (s)

2'b00 : o = i [0];
2'b01 : o = i [1];
2'b10 : o = i [2];
cyb11 : o = i [3];
default : o = 1'bx;

endcase
end
endmodule
```

:Dataflow level . Y

- در این سطح، ماژول با مشخص کردن جریان داده طراحی می شود.
- با نگاهی به این طرح، می توان متوجه شد که چگونه داده ها بین ثبات های سخت افزاری جریان می یابد و چگونه داده ها در طراحی پردازش می شوند.
- این سبک شبیه معادلات منطقی است. مشخصات شامل عباراتی است که از سیگنال های ورودی تشکیل شده و به خروجی ها اختصاص داده شده است.
 - در بیشتر موارد، چنین رویکردی را می توان به راحتی به یک ساختار ترجمه کرد و سپس اجرا کرد.

: Mux4: 1 مدل جریان داده

```
module Mux_4to1_df(
input [3:0] i,
input [1:0] s,
output o
);

assign o = (~s[1] & ~s[0] & i[0]) | (~s[1] & s[0] & i[1]) | (s[1] & ~s[0] & i[2]) | (
s[1] & s[0] & i[3]);

endmodule
```

در این رویکرد از عبارت "assign" استفاده می شود. دستور Assign یک عبارت پیوسته است که در هر تغییر در سیگنال های سمت راست، سیگنال خروجی به روز می شود. هر گونه تغییر در سیگنال های ورودی دستور assign را اجرا می کند و مقدار به روز شده در خروجی "o" منعکس می شود. تغییرات در ورودی ها به طور مداوم نظارت می شود.

:Gate level .٣

- ماژول از نظر گیت های منطقی و اتصالات بین این گیت ها پیاده سازی شده است.
 - شبیه یک نقشه شماتیک با اجزای متصل به سیگنال است.
- تغییر در مقدار هر سیگنال ورودی یک جزء، مؤلفه را فعال می کند. اگر دو یا چند کامپوننت به طور همزمان فعال شوند، اقدامات خود را نیز همزمان انجام خواهند داد.
- بازنمایی سیستم ساختاری به اجرای فیزیکی نزدیکتر است تا رفتاری، اما به دلیل تعداد زیاد جزئیات بیشتر درگیر است. از آنجایی که گیت منطقی محبوبترین مؤلفه است، Verilog مجموعهای از گیتهای منطقی از پیش تعریفشده دارد که به عنوان اولیه شناخته میشوند. هر مدار دیجیتالی را می توان از این موارد اولیه ساخت.

: Mux4 : 1 مدل سطح گیت

```
module Mux_4to1_gate(
input [3:0] i,
input [1:0] s,
output o
);

wire NS0, NS1;
wire Y0, Y1, Y2, Y3;
not N1(NS0, s[0]);
not N2(NS1, s[1]);
and A1(Y0, i[0], NS1, NS0);
and A2(Y1, i[1], NS1, s[0]);
and A3(Y2, i[2], s[1], NS0);
and A4(Y3, i[3], s[1], s[0]);
or O1(o, Y0, Y1, Y2, Y3);
endmodule
```

Switch level: سطح سوئیچ مدل سازی سطحی بین سطوح منطقی و ترانزیستوری آنالوگفراهم می کند. این ارتباط گیت ها و ارتباطات آنها را با کمک ترانزیستورها توصیف می کند.ترانزیستورها در این سطح به صورت روشن یا خاموش، رسانا یا نارسانا مدلسازی می شوند. طراحان معمولا از این سطح زبان به دلیل پیچیدگی و زمانبر بودن طراحی مدارها به ویژه مدارهای بزرگ استفاده نمی کنند. چند مثال از syntax:

```
// instantiate a nmos switch
nmos nl(out, data, control);
// instantiate a pmos switch
pmos pl(out, data, control);
//instantiate cmos gate
cmos cl(out, data, ncontrol, pcontrol);
```

ب

بالاترین سطح abstraction ارائه شده توسط Behavioral level Verilog است. بنابراین با استفاده از این سطح می توان در هفته تعداد بیشتری گیت بیاده سازی کرد.

۴

الف

به طور کلی سنتز در پیادهسازی، تبدیل از یک توصیف سختافزاری سطح بالا به توصیف سطح پایینتر است. سنتز در FPGAها، پیادهسازی مدار توصیف شده به زبان، HDL به کمک منابع دیجیتالی موجود در FPGA است.

ابزارهای سنتز فرایند سنتز را برای ما انجام می دهند.

کارهایی که این ابزار ها انجام می دهند به صورت زیر است:

- این ابزارها ساختارهای سطح بالا را به اجزای سطح پایین تر مانند گیت ها تبدیل می کنند.
 - مدار مورد نظر را برای هماهنگی با محدودیت های طراحی بهینه سازی می کنند.
- بررسی می کنند که آیا مدار سنتز شده محدودیت های زمانی و فرکانسی را برآورده می کند.
 - صحت مدار سنتز شده را بررسی می کند.

ب

• جانمایی یا Placement : در این مرحله مشخص می کنیم منابعی که در مرحلهی سنتز برای پیاده سازی طرح استفاده شده است، دقیقا در کجای FPGA قرار می گیرند.

فرض کنیم در FPGAی که استفاده می کنیم ۴۰۰۰ LUT برای پیادهسازی مدار قرار داده شده است.

در مرحله ی جانمایی مشخص می شود که از میان این ۴۰۰۰ LUT، کدام دو LUT برای پیاده سازی جمع کننده استفاده می شود.

• مسيريابي يا Routing

در FPGAها تعداد زیادی سیم وجود دارد که بایدبا اتصال مناسب این سیمها به LUTها یا به یکدیگر، مدار موردنظرتان را تکمیل کنیم. اینکه دقیقا از چه مسیری این هاLUT را به هم متصل کنیم به الگوریتمهای Routing و مسیریابی موجود در نرمافزارهای پیادهساز و معیارهایی که برای این مسئله وجود دارد، مربوط می شود.

یکی از این معیارها، انتخاب کوتاهترین مسیر بین منابع دیجیتالی است.

محدوديت ها :

- ۱. محدودیت زمانی: فرآیند place و root نقش مهمی در برآوردن محدودیتهای زمانبندی ایفا می کند.این محدودیت ها شامل فرکانس کلاک، hold time، setup time و بیشینه تاخیر مسیر است. ابزارهای سنتز مدار با بهینه سازی فرآیند lrplace و root این محدودیت ها را برآورده می کنند.
- ۲. محدودیت فرکانسی: بهینه سازی lrplacing و lrplacing و ماکزیمم فرکانس کلاک قابل
 دستیابی را تحت تاثیر قرار می دهد و با انجام بهینه سازی می توان به فرکانس های مطلوب تر رسید.

ج

عملكرد حلقهها:

زبانهای برنامهنویسی:

عملکرد: در زبانهای برنامهنویسی مانند ،Python C یا ،Java حلقهها راهی برای اجرای یک بلوک کد تکراری بر اساس یک شرط یا تعداد تکرارهای مشخص فراهم میکنند. آنها برای حلقه زدن روی ساختارهای داده، انجام محاسبات و کنترل جریان اجرا استفاده می شوند.

زبانهای طراحی سختافزار:

عملکرد: در زبانهای طراحی سختافزار مانند Verilog یا ،VHDL حلقهها به طور مفهومی هدف مشابهی با زبانهای برنامهنویسی دارند؛ با اجازه اعمال تکراری، طراحان میتوانند عملیات موازی یا متوالی را در ارتباط با عناصر سختافزاری در مدار دیجیتال انجام دهند.

پیادهسازی حلقهها:

زبانهای برنامهنویسی:

پیاده سازی: در زبانهای برنامه نویسی نرم افزاری، حلقه ها با استفاده از سازوکارهای مانند while ، for پیاده سازی می شوند. این ها بر روی یک پردازنده متوالی اجرا می شوند و کنترل جریان اجرا بر اساس شرایط یا تعداد تکرارهای تعریف شده در ساختار حلقه است.

زبانهای طراحی سختافزار:

پیادهسازی: در زبانهای طراحی سختافزار، حلقهها با استفاده از سازههای مانند حلقههای for یا ماژولهای بازگشتی پیادهسازی میشوند. این حلقهها در طول فرآیند سنتز به منطق سختافزار تبدیل میشوند و همزمان یا موازی در منابع منطقی قابل پیکربندی ASIC یا ASIC اجرا میشوند، بسته به روش طراحی خاص سختافزار.

تفاوتهای در اجرا:

زبانهای برنامهنویسی:

در برنامهنویسی نرمافزار، حلقهها به ترتیب بر روی پردازنده اجرا میشوند، به صورتی که هر تکرار به صورت خطی بر اساس شرایط یا معیارهای تعریف شده در ساختار حلقه پردازش میشود.

زبانهای طراحی سختافزار:

در طراحی سختافزار، حلقه ها به ساختمانهای سختافزار موازی تبدیل می شوند و اجازه اجرای همزمان چندین تکرار حلقه را در منابع منطقی قابل پیکربندی FPGA فراهم می کنند.

د

:LUT-Based Logic ullet

منطق مبتنی بر LUT در FPGA ز جداول جستجو استفاده می کند که واحدهای حافظه قابل پیکربندی هستند و بر اساس ترکیبهایورودی، مقادیر خروجی را ذخیره می کنند. این LUT ها به عنوان اجزای اساسی برای پیادهسازی توابع منطقی در طراحیهای FPGA عمل می کنند.

پیاده سازی: ترکیب های ورودی به LUT مقدار خروجی را تعیین میکنند، که طراحان قادرند با برنامه ریزی LUT ها هر تابع بولی را پیاده سازی کنند.

انعطاف پذیری: منطق مبتنی بر LUT انعطاف پذیری بالایی را در پیادهسازی توابع منطقی پیچیده با بهینهسازی جداول حقیقت یا معادلات در تنظیمات LUT ارایه میدهد.

کاربرد: منطق مبتنی بر LUT معمولاً برای توابع منطقی چندمنظوره، منطق ترکیبی، عملیات حساب، و پیادهسازی توابع منطقی پیچیده در طرحهای FPGA استفاده میشود.

MUX-Based Logic •

منطق مبتنی بر MUX در FPGA از مالتی پلکسرها استفاده می کند که یکی از سیگنالهای ورودی چندین را انتخاب کرده و به عنوان خروجی بر اساس مقادیر خطهای انتخابی ارایه می دهد

پیاده سازی: مالتی پلکسرها می توانند به صورت پی در پی یا توالی اتصال یافته و ترکیبهای پیچیده تر یا مسیرهای سیگنال را تشکیل دهند، که مسیردهی داده و انتخاب در طرحهای FPGA را فراهم می کند.

کارایی: منطق مبتنی بر MUX امکان استفاده بهینه از منابع را با انتخاب ورودیهای مختلف به صورت پویا بر اساس سیگنالها یا شرایط فراهم میکند.

کاربرد: منطق مبتنی بر MUX معمولاً برای مالتی پلکسینگ سیگنال، مسیردهی داده، انتخاب بین عملیاتها یا مسیرهای داده مختلف، و پیادهسازی ساختارهای حافظه مانند RAM ها یا ROM ها استفاده می شود.

۵


فرکانس کلاک مدار برابر ۵۰ مگاهرتز است بنابراین در هر ثانیه کلاک ۵۰ میلیون پریود خود را سپری می کند. ماژول ما مقدار دقیقه و ثانیه ورودی ، سیگنال start و reset و کلاک را می گیرد و دقیقه و ثانیه و سیگنال done را به خروجی می دهد. یک متغیر داخلی به نام counter در کد تعریف می کنیم که هر بار از ۰ تا ۵۰ میلیون می شمارد که رسیدن آن به ۵۰ میلیون نشان دهنده گذشت یک ثانیه است. سپس مقدار ثانیه یکی کم شده و counter ریست می شود و فرآیند ادامه می یابد. اگر مقدار ثانیه برابر ۵۹ می شود و یکی از دقیقه کم می شود. در انتها هم پس از اتمام شمارش مقدار عاصه یک می شود و فرآیند به اتمام می رسد.

در تست بنچ ابتدا start برابر یک تعریف می شود تا ورودی ها در متغیرهای داخلی ماژول ذخیره شوند، سپس در سیکل بعدی start صفر شده تا ورودی جدیدی لود نشود و فرآیند ادامه پیدا خواهد کرد.


کد ماژول طراحی شده و خروجی در waveform نرم افزار modelsim به ازای ورودی ۳ ثانیه آورده شده اند:

```
'timescale 1ns/1ns
            module model
            input clk,
            input [7:0] sec,
            input [7:0] minute,
            input reset,
            input start,
            output reg [7:0] seconds,
            output reg [7:0] minuts,
            output done
            );
            reg [7:0] sec_reg;
            reg [7:0] min_reg;
            reg done reg;
            integer counter = 0;
            integer j;
            assign done = done reg;
            always @(posedge clk)
            if (start) begin
            min reg <= minute;
            sec_reg <= sec;
            done reg \ll 1'b0;
            else if (!reset) begin
            min reg <= minute;
31
            sec reg <= sec;
            end
```


```
else if (!done) begin
               seconds <= sec\_reg;
               minuts <= min\_reg;
36
               if (counter == 50000000) begin
               counter <= 0;
               if(sec\_reg == 8'b00000000)begin
               sec reg <= 8'b00111011;
               if (\min_{\text{reg}} = 8'b00000000) \text{begin}
               done_reg <= 1;
               end
               else
44
               \min_{reg} <= \min_{reg} - 1;
               end
               else
47
               sec\_reg = sec\_reg - 1;
               end
               else
               counter <= counter + 1;</pre>
               else if (done) begin
               \quad \quad \text{for} \; (\; j = 0; \;\; j < = 8000; \;\; j = j + 1)
               stop;
               end
               endmodule
```




اگر کمی در انتهای کار زوم کنیم می بینیم که مقدار done برابر یک شده و پس از کمی تاخیر (این تاخیر عمدا و برای نمایش تغییر مقدار done در نظر گرفته شده است.) پروسه شمارش متوقف می شود.



به دلیل طولانی بودن زمان اجرای کد در نهایت فرکانس را به ۵۰ هرتز کاهش داده و شبیه سازی را برای زمان ۲ دقیقه و ۵ ثانیه انجام دادم.





۶

عمل جمع ، تفریق و ضرب به صورت عادی انجام شده اند. برای عمل تقسیم از دو تابع Divide برای قسمت قبل از اعشار تقسیم و تابع Fraction برای قسمت اعشاری استفاده شده است. در مشخص کردن ارقام بعد از ممیز از روش Restoring برای تقسیم اعداد Fixed point استفاده شده است.

```
'timescale 1ns/1ns
module alu(
```

```
input [3:0] A, B,
               input [1:0] sel,
               input Clk,
               output reg [7:0] ALU_out
               );
               wire [3:0] Q;
10
               wire [3:0] q;
               wire [3:0] R;
               Divide d(.A(A), .B(B), .Clk(Clk), .Q(Q));
               Fraction f(.A((A - (Q*B))),.B(B),.Clk(Clk),.Q(q));
14
16
               always @(posedge Clk) begin
               case (sel)
               2\,{}^{\backprime}b00\ :\ ALU\_out\ =\ A\!\!+\!\!B\,;
19
               2'b01 : ALU_out = A-B;
               2'b10 : ALU out = A*B;
               2'b11 : ALU_out = {Q, q};
22
               \begin{array}{ll} \textbf{default}: & ALU\_out = 8\, 'b000000000\, ; \end{array}
               end case \\
24
               \quad \text{end} \quad
               endmodule
               module Divide (
               input [3:0] A, B,
30
               input Clk,
31
               output reg [3:0] Q
32
               );
33
               reg [3:0] r;
34
35
               always @(posedge Clk ) begin
               r \ll A;
               Q = 4'b0000;
38
               while (r >= B) begin
               Q = Q + 1;
               r \,=\, r \,-\, B;
41
               \quad \text{end} \quad
42
               end
44
45
               end module\\
               module Fraction (
               input [3:0] A,B,
48
               input Clk,
49
               output reg [3:0] Q
               );
52
53
               reg [7:0] r;
               integer i;
               integer s;
55
56
               always @(posedge Clk) begin
```

```
r \, <= \, \left\{ 4\, {}^{,} b 0 0 0 0\, , A \right\};
for (i = 0; i < 4; i = i+1) begin
if ((2 * r) < B) begin
Q[3-i] = 0;
if (s==1) begin
r = A;
s = 0;
else begin
r = 2*r:
s = 0;
end
else begin
Q[3-i] = 1;
r = (2 * r) - B ;
end
end
end
endmodule
```

خروجی ها برای هر چهار عمل به ازای A=5 و B=4 آورده شده است.


```
# 0101 + 0100 = 00001001
# 0101 - 0100 = 00000001
# 0101 * 0100 = 00010100
# 0101 / 0100 = 0001.0100
```

٧

در این سوال یک شیفت رجیستر یونیورسال پیاده سازی شده است. در این نوع شیفت رجیستر می توان محتوای شیفت رجیستر را به چپ یا راست شیفت داد همچنین می توان شیفت رجیستر را به صورت پارالل لود کرد یا آن را پاک (ریست) کرد. این شیفت رجیستر دارای ورودی های s_1 و s_2 است که مطابق جدولی که در ادامه آورده شده اعمال مورد نظر انجام می شود.دارای دو ورودی سریال است یکی از طرف چپ (MSB_in) و دیگری از طرف راست (LSB_in) که (LSB_in) هنگام شیفت به راست وارد شیفت رجیستر می شود.

Function Table for the Register of Fig. 6.7

Mode Control		
s ₁	s ₀	Register Operation
0	0	No change
0	1	Shift right
1	0	Shift left
1	1	Parallel load



ماژول پیاده سازی شده در ادامه آورده شده است:

```
'timescale 1ns/1ns
               module shift_register(
               \begin{array}{ll} \textbf{input} & [\,3\!:\!0\,] & I\_par\,, \end{array}
               input s1,
               input s0,
               input MSB_in,
               input LSB_in,
               input clk,
               input clear,
               output reg [3:0] A_par
               );
               always @(posedge clk)
12
               if(clear == 1)begin
               A_par <= 4'b0000;
               end
               else
               \textcolor{red}{\textbf{case}} \, (\{\, \text{s1} \,, \text{s0} \,\})
               2\,{}^{\backprime}b00\colon\ A\_par <=\ A\_par\,;\ //No\ change
               2\,{}^{,}b01\colon \ A\_par <= \ \{MSB\_im \ , \ A\_par [\,3:1\,]\,\}\,; \ //\,S\,h\,ift\ right
               \mbox{2'b10: $A\_par <= \{A\_par[2:0], LSB\_in\}; //Shift left} \\
               2'b11: A_par <= I_par; //Parallel Load of input
```

```
22 endcase
23 endmodule
24
```

خروجی به ازای چند ورودی مختلف در ادامه آورده شده است:

• ابتدا لود مقدار ورودی و سپس شیفت به اندازه ۱ واحد به سمت راست و ورود مقدار ۱

```
initial begin
clear = 0;
s1 = 1;
s0 = 1;
I_par = 4'b1010;
MSB in = bx;
LSB\_in \ = \ 'bx\,;
@(posedge clk);
@(posedge clk);
$display("Value in binary: %b", ut.A_par);
clear = 0;
s1 = 0;
s0\ =\ 1;
I_par = 4'b1010;
MSB in = 1'b1;
LSB in = 1'b1;
@(posedge clk);
@(posedge clk);
$display("Value in binary: %b", ut.A_par);
$stop;
```

Value in binary: 1010 Value in binary: 1101

• ابتدا لود مقدار ورودي و سپس شيفت به اندازه ۱ واحد به سمت چپ و ورود مقدار ٠

```
initial begin
           clear = 0;
           s1 = 1;
           s0 = 1;
           I_par = 4'b1010;
          MSB_in = bx;
          LSB_in = bx;
          @(posedge clk);
          @(posedge clk);
           $display("Value in binary: %b", ut.A par);
12
           clear = 0;
           s1 = 1;
           s0 = 0;
           I_par = 4'b1010;
          MSB\_in \,=\, 1\,{}^{,}b0\,;
```

23

```
LSB in = 1'b0;
          @(posedge clk);
          @(posedge clk);
20
           $display("Value in binary: %b", ut.A_par);
21
           stop;
                                                     # Value in binary: 1010
                                                     # Value in binary: 0100
                                                                                        • عدم تغيير خروجي
             initial begin
             clear = 0;
             s1 = 1;
             s0 = 1;
             I_par = 4'b1010;
             MSB_in = bx;
             LSB\_in = \ 'bx;
             @(posedge clk);
             @(posedge clk);
             $display("Value in binary: %b", ut.A_par);
             clear = 0;
             s1\ =\ 0\,;
             s0 = 0;
             I par = 4'b1010;
16
             MSB in = 1'b0;
             LSB\_in \,=\, 1\,{}^{\backprime}b0\,;
             @(posedge clk);
19
             @(posedge clk);
             $display("Value in binary: %b", ut.A_par);
             $stop;
```

Value in binary: 1010 Value in binary: 1010