

گزارش کار پروژه نهایی پیاده سازی hls روی سخت افزار

علی اکبر محسن نژاد محمد حسین عالمی رستمی

استاد رامهرمزي

آز طراحی در سطح سیستم



تابستان 1404

فهرست مطالب

۲	مقدمه
٣	آز مایش اول: گیت XOR
۵	آزمایش دوم: طراحی واحد محاسبات و منطق (ALU)
١٣	آزمایش سوم: پیاده سازی Register Bank
١٧	آزمایش چهارم: طراحی و پیاده سازی FSM
74	آزمایش پنجم: پیاده سازی Single Interrupt
۲۹	آز مایش ششم: بیاده ساز ی Multi-Interrupt

مقدمه

این گزارش به بازپیاره سازی و ارزیابی شش آزمایش ساره طرامی ریمیتال می پررازر که پیش تر رر ممیط SystemC توسعه و شبیه سازی شره انر و اکنون با هرف انتقال به مِریان طرامی سفت افزار، در ابزار Vivado HLS و بر بستر سفت افزار Zynq امِرا می شونر.

برای هر آزمایش، ابترا مسئله و هرف آن تشریح می شور. سپس فراینر نگاشت کرهای HLS به صورت گام بهگام توفیع داره فواهد شد. در ادامه، نتایج سنتز و پیاده سازی شامل مصرف منابع ، تأفیر و... گزارش و با نسفه ی مبنا مقایسه می گردرد. این سافتار امکان می دهد اثر انتقابهای طرامی در HLS به روشنی دیده و بهترین شیوه ها برای پیاده سازی آزمایش ها استفراج شور. دقت شور پارت نامبر در برنامه باید برای zynq7000 انتقاب شور:

Part: xc7z020clg400-1 (Zynq-7000)


آزمایش اول: گیت XOR

هرف از این آزمایش، پیاره سازی و شبیه سازی یک گیت منطقی XOR با استفاره از زبان C++ در مفیط Vivado HLS است. در این پروژه، ماژول XOR ابترا با استفاره از کر HLS طرامی شره، سپس سنتز شره و در نهایت توسط testbench مورد شبیه سازی قرار گرفته است، یک فایل هرر، یک سورس فایل و یک فایل تست بنج برای پیاره سازی سافته شره انر که به ترتیب توضیح داره می شونر.

```
xor gate.h:
#ifndef XOR GATE H
#define XOR GATE H
void xor gate(bool a, bool b, bool &out);
#endif
                           در این فایل تابع هرر اصلی و سه وروری و فرومی مورر نیاز تعریف شره انر.
xor gate.cpp:
#include "xor gate.h"
void xor gate(bool a, bool b, bool &out) {
    #pragma HLS INTERFACE ap ctrl none port=return
    #pragma HLS INTERFACE ap none port=a
    #pragma HLS INTERFACE ap none port=b
    #pragma HLS INTERFACE ap none port=out
    out = a ^ b;
  ابترا هدر را در این فایل Include کرده و سیس در در تابع xor_gate با استفاره از عملگر ^ عملیات
                                  XOR روی ورودی ها انهام شره و نتیمه در متغیر out قرار می گیرد.
```

* یک Testbench ساره برای تست چهار هالت مفتلف وروریهای \mathbf{b} و \mathbf{d} نوشته شره است سپس با استفاره از شمارنره \mathbf{i} از \mathbf{o} تا \mathbf{o} هالتهای ممکن وروریها تولیر می شونر و در نهایت فروجی برای هر هالت هاپ می شود.

تصویر فرومی این تست بنچ را در زیر مشاهره می کنیر:



مشفص است که فرومی تست بنچ ها به درستی نشان داده شره اند و پیاده سازی صمیح است.

عال نیم نگاهی به گزارش سنتز این آزمایش می پردازیم: در تصویر پایین تایمینگ و تافیر گیت طرامی شره گزارش شره است، همچنین اگر مقرار منابع استفاره شره را مشاهره می کنیم می فهمیم که تنها دو LUT استفاره شره است، این باعث می شور که مصرف منابع بسیار پایین باشر و عملکرر رقیق گیت XOR با تأفیر بسیار کم ماصل شور.

```
== Vivado HLS Report for 'xor gate'
                     Tue Aug 5 18:38:30 2025
     * Version:
                     2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
     * Project:
                     xor_hls_project
     * Solution:
                     xor solution
     * Product family: zynq
     * Target device: xc7z020-clg400-1
16
     == Performance Estimates
     + Timing (ns):
19
         * Summary:
20
         | Clock | Target| Estimated| Uncertainty|
         |ap_clk | 10.00| 0.978|
24
2.6
     + Latency (clock cycles):
         * Summary:
29
         | Latency | Interval | Pipeline|
         | min | max | min | max | Type |
                       0 [
                             0 |
                                   none
44
45
     == Utilization Estimates
46
47
     * Summary:
48
                     | BRAM 18K| DSP48E| FF | LUT | URAM|
49
            Name
50
51
     IDSP
     |Expression
53
     IFTFO
54
    |Instance
    Memory
55
     |Multiplexer
57
     Register
58
59
    |Total
60
61
     |Available
                   | 280| 220| 106400| 53200|
62
63
    |Utilization (%) | 0| 0|
                                           0| ~0 | 0|
```

آزمایش دوم: طراحی واحد محاسبات و منطق (ALU)

هرف این آزمایش طرامی و شبیه سازی یک واهر مهاسبات و منطق (ALU) هشت بیتی با Vivado HLS مهشت بیتی با که نه ای که نه نه ای که:

رو ورودی A,B هرکرام هشت بیتی به همراه فرومی A R بیتی داریم، کد عملگر P OP بیتی برای تعیین عملگر مورد نیاز کاربر و همچنین ۴ فلگ که عبار تند از:

- (Carry) : فلك بيت كرى براى جمع و تفريق
- Z (Zero) ؛ فلگ صفر شرن پاسخ که در cpu واقعی به درد بفور می باشر.
- (Negative) بيت فلك كپى از sign bit پاسخ براى فهميرن علامت
- (Signed Overflow) ؛ فلك براى زمانى كه پاسخ سر ريز يا همان Overflow مى شور.

همپنین ۴ عملگر داریم که توسط OP انتفاب می شونر:

- i. ADD: عملكر جمع
- ii. SUB؛ عملكر تفريق
 - AND .iii. عملكر &
 - OR .iv: عملكر ا
 - XOR .v عملكر ^
 - NOT .vi؛ عملير ~
- INC .vii عملكر ا+ كررن A

همهنین فلگ ها بعر از هر عملیات انهام شره مماسبه می شونر.

عال به توضیح کر ها می پررازیم، روباره سه فایل برای این پروژه راریم که به ترتیب آن هارا شرح می رهیم:

alu_hls.h:
#ifndef ALU_HLS_H
#define ALU_HLS_H
#include <ap_int.h>

#endif

رر فایل هرر بالا ابترا کتابفوانه apt_int که انواع عرر صمیح با رقت رلفواه به ما می رهر را apt_int می کنیم، سپس رر تابع alu_hls_ex به تعریف وروری ها، فرومی و کر عملگر و فلگ های توفییح راره شره می پردازیم.

هال به فایل بعری می رویم؛

```
alu_hls.cpp:
#include "alu_hls.h"

#pragma HLS INTERFACE ap_ctrl_none port=return
#pragma HLS INTERFACE ap_none port=A
#pragma HLS INTERFACE ap_none port=B
#pragma HLS INTERFACE ap_none port=op
#pragma HLS INTERFACE ap_none port=R
#pragma HLS INTERFACE ap_none port=C
#pragma HLS INTERFACE ap_none port=Z
#pragma HLS INTERFACE ap_none port=N
#pragma HLS INTERFACE ap_none port=N
#pragma HLS INTERFACE ap_none port=V
```

R = 0; C = 0; Z = 0; N = 0; V = 0; ر این قسمت از کر ابترا پراگما ها را تعریف کردیم، این پراگما ها بیشتر به شبیه سازی سفت افزاری ما کمک vivaldo می کننر به این صورت که فط اول پراگمای نوشته شره، کاری می کنر تا اینترفیس ریفالت برنامه alu کملا ماننر یک بلوک combinatinal کار کنر و رستور کنترلی در کار نباشر.

همپنین بقیه پراگما ها کاری می کنند که سیستم در شبیه سازی، ورودی ها، فرومی و فلگ ها را یک سیم ساده در نظر بگیرد تا نیازی به پروتوکل های handshake نباشر.

بعر از پراگما های نوشته شره، فلگ ها را ریست می کنیم تا کر ALU را بنویسیم.

```
switch (op) {
    case 0: {
        ap uint<9> sum = (ap uint<9>)A + (ap uint<9>)B;
        R = (ap uint < 8 >) sum;
        C = sum[8];
        bool SA = A[7], SB = B[7], SR = R[7];
        V = (SA == SB) & (SR != SA);
    } break;
    case 1: {
        ap uint\P diff = (ap uint\P)A - (ap uint\P)B;
        R = (ap uint < 8 >) diff;
        bool borrow = (A < B);
        C = !borrow;
        bool SA = A[7], SB = B[7], SR = R[7];
        V = (SA != SB) & (SR != SA);
    } break;
```

در اینها شروع به نوشتن مود های مفتلف **Op** می کنیم، در بالا کیس های مِمع و تفریق را مشاهره می کنید، که هرکرا^م علاوه بر انهام عمل فواسته شره و به رست آوردن مِواب، فلگ های فاص به فود یعنی کری و بیت اورفاو را مماسبه می کنند.

فلگ های Z,N به دلیل اینکه در همه عملگر ها یک جور به دست می آینر در پایان کر به صورت فلگ عمومی آورده شره انر که جلوتر به آن می پردازیم.

```
case 2: R = A & B; break;
  case 3: R = A | B; break;
  case 4: R = A ^ B; break;
  case 5: R = ~A; break;

case 6: {
    ap_uint<9> inc = (ap_uint<9>)A + 1;
    R = (ap_uint<8>)inc;
    C = inc[8];
    bool SA = A[7], SB = 0, SR = R[7];
    V = (SA == SB) && (SR != SA);
} break;

default: R = 0; C = 0; V = 0; break;
}

Z = (R == 0);
N = R[7];
```

}

رر تیکه نوایی فایل alu_hls.cpp ما بقیه کیس های فواسته شره (alu_hls.cpp ما بقیه کیس فاص و پاسخ را صفر قرار می دهیم و در نوایت فلگ های را تعریف کردیم، سپس در کیس دیفالت، فلگ های فاص و پاسخ را صفر قرار می دهیم و در نوایت فلگ های عمومی را مماسبه می کنیم، همانطور که گفته بودیم فلگ Z زمانی یک می شود که پاسخ ما کاملا صفر باشر و فلگ N نیز نشان دهنده مثبت یا منفی بودن بواب است برای همین بیت MSB پاسخ را کپی می کند.

```
tb alu hls.cpp:
#include <iostream>
#include <bitset>
#include "alu hls.h"
                 ابترا کتابفوانه های مورد نیاز برای پرینت کردن و فایل هدر پروژه را include می کنیم.
static void print u8 bin(ap uint<8> v, const char* label) {
    std::cout << label << "=" << (unsigned) v</pre>
               << " (" << std::bitset<8>(v) << ")";</pre>
   با استفاره از این تابع کمکی ما به راهتی می توانیم مقاریر ۸ بیتی فور را هم به صورت باینری و هم رسیمال،
                                                                            يرينت كنيم.
static void run_case(ap_uint<8> A, ap_uint<8> B) {
    for (int op = 0; op <= 6; ++op) {
        ap uint<8> R; bool C, Z, N, V;
        alu hls ex(A, B, (ap uint<3>)op, R, C, Z, N, V);
        print u8 bin(A, "A"); std::cout << " ";</pre>
        print u8 bin(B, "B"); std::cout << " ";</pre>
        std::cout << "op=" << op << " ";
        print u8 bin(R, "R");
        std::cout << " C=" << C
                   << " Z=" << Z
                   << " N=" << N
                   << " V=" << V << "\n";
```

رر تابع run_case با استفاره از علقه for ابترا تمامی ۶ مر op را لوپ می کنر و می فوانر تا همه عملگر ها تست شور سپس تابع alu_hlx_ex را از فایل هرر فرافوانی می کنر و وروری ها و مر کنونی را به آن می دهر.

در نهایت موارد زیر را پرینت می کنر:

- وروری های **A,B** ما را به صورت باینری و رسیمال
 - مور کنونی op
 - پاسخ نهایی **R** به صورت باینری و رسیمال
 - فلگ های C, Z, N, V

در تست بنچ بالا عملا به ازای هر مقرار تست ALU OP ، شما می توانیر تمامی مالات ممکن ALU OP و فلک های آن را سینیر.

```
int main() {
    run_case(0xFF, 0x80);
    run_case(0x0A, 0x02);
    run_case(0x96, 0xAD);
    run_case(0x02, 0x0A); // SUB negative example
    return 0;
}
```

در قسمت پایانی تست بنج به تابع main آن می پردازیم، که در آن ۴ مالت مفتلف A,B را تست می گیریم، به طور مثال در ران کیس اولی درستی کارکرد اور فلو بودن نتیمه را تست می گیریم و در ران کیس آفر، تفریق را در صورتی که A<B باشر، تست می کنیم.

بعر از اهرای تست بنچ نتایج زیر را دریافت می کنیم:

```
■ X 🗞 🕞 🔐 🔑 🗗 🗗 🔻 🖸 🕶
星 Console 🛭 🥒 Tasks 🙎 Problems 🕡 Executables 🖳 Debugger Console
<terminated > (exit value: 0) ALU.Debug [C/C++ Application] csim.exe
                                  op=0
A=255 (11111111)
                 B=128 (10000000)
                                         R=127 (01111111)
A=255 (11111111)
                 B=128 (10000000)
                                   op=1
                                         R=127 (01111111)
                                                           C=1
                                                               Z=0
                                                                    N=0
                 B=128 (10000000)
                                   op=2
A=255 (11111111)
                                         R=128 (10000000)
                                                          C=0
                                                               7=0 N=1
A=255 (11111111)
                 B=128 (10000000)
                                         R=255 (11111111)
                                   op=3
                                                          C=0
                                                               Z=0 N=1
A=255 (11111111)
                 B=128
                       (10000000)
                                         R=127 (01111111)
                                   op=4
                                                          C=0
                                                               Z=0
                 B=128 (10000000)
                                         R=0 (00000000) C=0 Z=1 N=0 V=0
A=255 (11111111)
                                  op=5
                 B=128 (10000000)
                                         R=0 (00000000)
                                                             Z=1 N=0 V=0
A=255 (11111111)
                                                        C=1
                                  op=6
                B=2 (00000010)
A=10 (00001010)
                                      R=12 (00001100) C=0 Z=0 N=0
                                op=0
A=10 (00001010)
                B=2 (00000010)
                                op=1
                                      R=8 (00001000) C=1 Z=0 N=0 V=0
                                      R=2 (00000010)
A=10 (00001010)
                B=2 (00000010)
                                op=2
                                                     C=0
                                                          7=0 N=0 V=0
A=10 (00001010)
                B=2 (00000010)
                                op=3
                                      R=10 (00001010) C=0
A=10
     (00001010)
                B=2 (00000010)
                                op=4
                                      R=8 (00001000)
                                                    C=0
A=10 (00001010)
                                      R=245 (11110101) C=0 Z=0 N=1 V=0
A=10 (00001010)
                                                     C=0
                                op=6
A=150 (10010110)
                B=173 (10101101) op=0 R=67 (01000011) C=1 Z=0 N=0 V=1
A=150 (10010110)
                       (10101101)
                                  op=1
A=150 (10010110)
                 B=173
                       (10101101)
                                         R=191 (10111111)
A=150 (10010110)
                 B=173 (10101101)
                                         R=59 (00111011)
                                                        C=0 Z=0 N=0 V=0
A=150 (10010110)
                 B=173
                       (10101101)
                                         R=105 (01101001)
                                                         C=0 Z=0 N=1 V=0
                 B=173 (10101101) op=6 R=151 (10010111)
A=150 (10010110)
A=2 (00000010)
               B=10 (00001010)
                               op=0
                                      R=12 (00001100) C=0
                                                           Z=0 N=0 V=0
A=2 (00000010)
               B=10 (00001010)
                                op=1
                                      R=248 (11111000)
                                                       C=0
                                                            7=0
                                                                N=1 V=0
A=2 (00000010)
               B=10
                    (00001010)
                                      R=2 (00000010) C=0 Z=0 N=0 V=0
                                op=2
                                op=3
A=2 (00000010)
               B=10 (00001010)
                                      R=10 (00001010) C=0 Z=0 N=0 V=0
A=2 (00000010)
               R=10
                    (00001010)
                                      R=8 (00001000) C=0 Z=0 N=0 V=0
                                op=4
                                op=5
A=2 (00000010)
               B=10 (00001010)
                                      R=253 (11111101) C=0 Z=0 N=1 V=0
                                      R=3 (00000011) C=0 Z=0 N=0 V=0
A=2 (00000010)
               B=10 (00001010)
                                op=6
```

همان طور که انتظار داشتیم، ALU ما به مهاسبه هر ۴ مور، برای هر ران کیس پردافته است و اگر به نتایج دقت کنیم، متوبه می شویم که بلوک ما به درستی عمل کرده است، برای مثال به همان فط اول پاسخ می پردازیم، اگر A,B را علامت دار بگیریم A=-1 و B=-128 می شود و اگر آن ها را بمع کنیم سیستم به ما عدد R=+127 که فب این غلط است پرا که بایر جواب 129- می شر ولی پون این عدد در بازه ۸ بیتی اعداد CPU قرار ندارد سیستم آن را به 127+گرد می کند، اینباست که فلگ V=1 می شود تا به کاربر یا Overflow بنهماند که پاسفی که ALU به شما داده شره Overflow شره است و جواب اور فلو شره به شما نشان داده شره است.

برای مطمئن شرن از نتیمه فرومی، تفریق تست ران چهارم را نیز چک می کنیم:

عرد اعراد A=2, B=10 به صورت A-B تفریق می شوند از آنبایی که A از B کوپکتر است پاسخ ما B- می شود و Two's complement این عرد، عرد 248 می باشر که در فروبی ما به درستی نشان داده شده است، همپنین از آنبایی که A > بوده است، قرض گرفتن در تفریق اتفاق افتاده و به درستی فلگ C=0 شده است، همپنین به دلیل منفی بودن پاسخ نیز فلگ N=1 شره است.

عال که نسبت به درست بورن پاسخ اطمینان پیرا کردیم، نیم نگاهی به گزارش سنتز می اندازیم:

== Vivado HLS Report for 'alu hls ex' Sun Aug 10 14:59:01 2025 اگر نگاهی به قسمت تایمینگ بینرازیم، 2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019) * Version: * Project: * Solution: ALU Solution می بینیم که کلاک مر نظر ما ۱۰ نانو ثانیه * Product family: virtex7 * Target device: xc7vx485t-ffg1157-1 بوره ولی سفت افزار ما هر کلاک را رر ۳.۹۸۱ نانو ثانیه اجرا می کنر که به + Timing (ns): * Summary: مقدار زیاری سریعتر از کلاک مر نظر | Clock | Target | Estimated | Uncertainty | |ap_clk | 10.00| 3.981| ما مي باشر و اين فوب است. + Latency (clock cycles): * Summary: همهنین با توبه به قسمت latency | Latency | Interval | Pipeline| | min | max | min | max | Type متوبه می شویم که ALU ما در یک کلاک 1| 1| 1| none سایکل برای ما فرومی تولیر می کنر، + Detail: * Instance: همهنین ما می توانیع در شروع هر کلاک * Loop: N/A وروری به بلوک برهیم و نیازی به صبر == Utilization Estimates نراريم.

- Summary:	+			·+	+
Name	BRAM_18K			LUT	URAM
DSP Expression FIFO Instance Memory Multiplexer Register				- - 157	- - -
Total	0	0	2	310	0
Available	2060		607200	303600	0
Utilization (%)	0 		~0	~0 +	0

Pipeline type نيز none است و اين

به این معنا است که بلوک ما کاملا

Combinational می باشر.

در نهایت با دقت در مقرار منابع استفاده شره متوجه می شویم، مقرار فیلی کمی از منابع مورد

نیاز یعنی Expression, Multiplexer استفاره شره است.

تمامی موارد بالا این فبر را می دهر که بلوک ما فیلی سریع و تنها پس از یک کلاک، فرومی به ما می دهر که این عالی است و مشکلی برای ما ایماد نمی کند.

آزمایش سوم: پیاده سازی Register Bank

هرف این آزمایش پیاره سازی و ارزیابی یک بانک رجیستر امافظه ۸بیتی با ۲۵۶ مکان در Vivado HLS و سفت افزار zynq-7000 می باشر.

این کار با استفاره از وروری آررس و راره ۸ بیتی و رستور های Write, Read ، فرومی هشت بیتی و سیگنال کنترنی enable ، صورت می گیرر.

نکته مهم این است که بایر یک اولویت رفتاری مشفهی را رعایت کنیم: وقتی enable=1، ابترا اگر write=1، ابترا اگر write=1 باشر می فوانیم (از همان آررس).

پیاره سازی این بانک با استفاره از یک فایل هدر و یک سورس فایل انبام شره و پس از آن با یک فایل تست بنچ، درستی عملکرد آن آزمایش شره است.

فایل ها را به ترتیب توفیح می رهیم و ابترا به فایل هرر می پررازیم:

#endif

رر فایل هرر ورودی ها و فروبی و عملگر های فوانرن و نوشتن و سیگنال کنترلی enable را تعریف می کنیم همچنین از کتابفوانه apt_int.h که انواع عرر صفیح با رقت رلفواه به ما می رهر، استفاره می کنیم.

عال به تشریح فایل سورس می پررازیم:

```
regbank_hls.cpp:
#include "regbank_hls.h"

#pragma HLS INTERFACE ap_ctrl_none port=return
#pragma HLS INTERFACE ap_none port=addr
#pragma HLS INTERFACE ap_none port=in_data
#pragma HLS INTERFACE ap none port=write
```

```
#pragma HLS INTERFACE ap_none port=read
#pragma HLS INTERFACE ap_none port=enable
#pragma HLS INTERFACE ap_none port=out_data

// 256 x 8-bit register bank (RAM)
static ap_uint<8> mem[256];
#pragma HLS RESOURCE variable=mem core=RAM_1P

// default
out_data = 0;

if (enable) {
    if (write) {
        mem[addr] = in_data;
    }
    if (read) {
        out_data = mem[addr];
    }
}
```

ابترا فایل هرر پروژه را فرافوانی کردیم، سپس با استفاره از پراگما ها، پروژه را به سمت ساره سازی شره ای handshake و می بریم، به این معنا که مثلا وروری ها و فرومی ما تنها یک سیم معمولی هستند و نیازی به مثلا وروری ها و فرومی که سیگنال های کنترلی ندارند، یا اینکه فور پروژه نیازی به فلگ و سیگنال های شروع و پایان ندارد و زمانی که وروری داره می شود، عمل می کند.

بعر از آن با استفاره از یک آرایه استاتیک، مموری ۸ بیتی، ۲۵۶ فور را می سازیم و با رستورات شرطی، و سرط های enable یک بور، هال برو و شرط های نوشتن و فواندن را چک کن و انهامشان بره. همچنین شرط اولویت انهام نوشتن و سپس فواندن نیز رر نظر گرفته شره است.


بعر از پیاره سازی کامل بانک رمیستری، تست بنچ را می نویسیم:

```
tb_regbank_hls.cpp:
```

```
regbank hls(10, 0xAA, /*write=*/true, /*read=*/false, /*enable=*/true,
out);
    regbank hls(20, 0xBB, /*write=*/true,
                                           /*read=*/false, /*enable=*/true,
out);
    regbank hls(30, 0xcc, /*write=*/true, /*read=*/false, /*enable=*/true,
out);
    // --- Reads (like the SystemC flow) ---
    regbank hls(10, 0x00, /*write=*/false, /*read=*/true, /*enable=*/true,
out);
    print u8 bin(10, "addr"); std::cout << " "; print u8 bin(out, "data");</pre>
std::cout << "\n";</pre>
    regbank hls(20, 0x00, /*write=*/false, /*read=*/true, /*enable=*/true,
out);
    print u8 bin(20, "addr"); std::cout << " "; print u8 bin(out, "data");</pre>
std::cout << "\n";
    regbank hls(30, 0x00, /*write=*/false, /*read=*/true, /*enable=*/true,
    print u8 bin(30, "addr"); std::cout << " "; print u8 bin(out, "data");</pre>
std::cout << "\n";</pre>
    return 0;
}
```

در تست بنچ بالا پس از فرافوانی کتابفوانه های مورد نیاز، با استفاده از یک تابع کمکی، پرینت اعداد به صورت باینری و دسیمال را ممکن می کنیم.

بعر از آن در تابع main، سه بار تابع regbank_hls را از فایل هدر برای write کردن و سه بار برای read کردن و سه بار برای read کردن فرافوانی می کنیم، آدرس و داده مرنظر به طور رندوم وارد شره و بعر از فواندن داده ها و پرینت آن ها فرومی زیر قابل مشاهره است:



همانطور که مشاهره می کنیر، توانستیم ابترا با استفاره از رستور write راره هایی را در آدرس های مشفص قرار رهیم و با رستور read آن ها را بفوانیم و در فرومی پرینت کنیم.

عال که از درستی کر مطمئن شریع به تعلیل گزارش سنتز می پردازیع:

رر قسمت تایمینگ مشاهره می کنیع که مقرار زمان هرکلاک تقریبا ۲.۲۴۷ نانو ثانیه می باشر که برای ما که تا ۱۰ نانوثانیه در نظر گرفته بودیم زمان فیلی فوبی است و نشان می دهر، سفت افزار ما فیلی سریعتر از انتظار ما عمل می کند.

همهنین رر قسمت latency متوجه

1|

2|

می شویم که زمان انبام رستورات مراقل
یک و مراکثر رو سایکل کلاک می باشر و این
نتیمه بری نیست، همچنین pipeline
دافلی هم نداریم و سیستم کاملا
دافلی هم نداریم و سیستم کاملا

در قسمت مقرار منابع استفاره شره نیز مشاهره می شور که مموری، مولتی پلکسر

و رهیستر استفاره شده است. مقرار منابع استفاره شره به شرت کم است که این قفیه هم سرعت را بالاتر می برر و هم در مصرف انرژی به صرفه بودن فود را نشان می دهد.

تمامی موارد بالا این فبر را می دهد که بلوک ما فیلی سریع می باشد و تنها پس از یک یا دو کلاک، فرومی به ما می دهد که این مورد انتظار ما است و مشکلی برایمان ایمار نمی کند.

آزمایش چهارم: طراحی و پیاده سازی FSM

هرف این آزمایش پیاره سازی یک ماشین مالت ممرور (Finite State Machine) به صورت ماژول سفت افزار کرور **Zynq-7000** است که بتوانر چهار مالت اصلی زیر را مریریت کند:

- ا. **IDLE** ريست يا توقف سيستم
- ۲. LOAD بارگذاری یک مقدار اولیه در شمارنره
 - ۳. **UP_COUNT** افزایش مقدار شمارنده
- P. DOWN_COUNT کاهش مقدار شمارنده

همهنین یک مالتی پلکسر دو به یک نیز پیاره سازی شره که بین مقرار شمارنره و یک مقرار ثابت سوئیچ می کند.

این ماژول وروری های زیر را دارد:

- reset برای ریست سیستم
- start برای فعال سازی تغییر طالت
- mode (رو بیت) برای تعیین مالت بریر mode •
- برای انتفاب فرومی MUX (۰- ثابت، ا−شمارنره)
 - اراره وروری برای عالت in_data •
 - const_data راره ثابت برای وروری Const_data

فرومی های این ماشین هالت نیز به شرح زیر است:

- mux_out فروبی انتفاب شره توسط MUX
 - status کر مالت باری status

اکنون ابتدا به توضیح فایل های هدر و سورس پیاره سازی ماژول فور می پررازیم و بعر از آن تست بنچ مر نظر فور را تعریف می کنیم:

رر فایل هدر نیز موارد زیر را انهام می رهیم:

- تعریف تابع تاپ فانکش fsm_hls با ورودی/فرومیها
- استفاره از ap_uint برای اطمینان از انرازه ثابت بیتها

کر مورد نظر به شرح زیر است:

#endif

همانطور که بالاتر گفته شر ابترا از کتابفوانه ap_int برای تعریف وروری ها و فرومی ها و متغیر ها استفاره می کنیم و کنیم و سپس طبق کامنتی که در کر بالا نیز ومور دارد وروری ها و فرومی ها را تعریف می کنیم.

هال به تشریح فایل سورس می پررازیم، در این فایل قصر راریم موارد زیر انهام شور:

- تعریف enum برای عالتها (IDLE, LOAD, UP_COUNT, DOWN_COUNT)
 - استفاره از متغیرهای static برای نگهراشتن عالت و شمارنره بین کلاکها
 - مریریت تغییر مالت با توجه به وروری start و

- افرای عملیات هر قالت روی شمارنره
- تنظیم فرومی status و mux_out بر اساس مالت FSM و انتفاب MUX

کر مرنظر به شرح زیر است:

```
fsm hls.cpp:
#include "fsm_hls.h"
enum State { IDLE=0, LOAD=1, UP COUNT=2, DOWN COUNT=3 };
    #pragma HLS INTERFACE ap ctrl none port=return
    #pragma HLS INTERFACE ap none port=reset
    #pragma HLS INTERFACE ap none port=start
    #pragma HLS INTERFACE ap_none port=mode
    #pragma HLS INTERFACE ap_none port=sel_mux
    #pragma HLS INTERFACE ap none port=in data
    #pragma HLS INTERFACE ap none port=const data
    #pragma HLS INTERFACE ap none port=mux out
    #pragma HLS INTERFACE ap none port=status
    static ap uint<32> counter = 0;
    static State
                       state = IDLE;
    if (reset) {
        state = IDLE;
        counter = 0;
    } else {
        if (start) {
            // follow mode when start=1 (IDLE/LOAD/UP/DOWN mapping)
            switch ((unsigned)mode) {
                case 0: state = IDLE;
                                           break;
                case 1: state = LOAD;
                                           break;
                case 2: state = UP COUNT; break;
                case 3: state = DOWN COUNT;break;
                default: state = IDLE;
                                           break;
            }
        }
        // state actions
        switch (state) {
                                                       break;
            case IDLE:
                            counter = 0;
            case LOAD:
                            counter = in data;
                                                       break;
            case UP COUNT: counter = counter + 1;
                                                       break;
            case DOWN COUNT:counter = counter - 1;
                                                      break;
        }
    }
    status = (ap uint<2>) state;
    // MUX 2:1 (combinational)
```

ابترا طبق هرف های مشفص شره، برای هالت های فور enum state تعریف کرریم و سپس با استفاره از پراگما ها ، پروژه را به سمت ساره سازی شره ای می بریم، به این معنا که مثلا وروری ها و فرومی ما تنها یک سیم معمولی هستنر و نیازی به فلاک های کنترلی نرارنر، یا اینکه فور پروژه نیازی به فلگ و سیگنال های شروع و پایان نرارد و زمانی که وروری راره می شور، عمل می کنر.

بعر از آن شمارنره و هالت فور را ریست کرده و شروع به نوشتن دستورات شرطی برای پیاده سازی ماشین هالت می کنیم، بدین صورت که ابترا اگر هالت ریست بودیم، به هالت IDLE می رویم و شمارنده را صفر می کنیم در غیر این صورت ماشین هالت شروع به کار می کنر و هالت ها با استفاده از دستورات switch, ریگری عملکرد کنیم، سپس با یک switch case دیگری عملکرد های هر هالت ها را در هر مرهله تعریف می کنیم، سپس با یک switch case دیگری عملکرد های هر هالت را مهاسبه می کنیم تا status کنونی ماشین هالت را مهاسبه می کنیم تا بتوانیم در فرومی نمایش دهیم.

رر نهایت هم فرومی اصلی فور یعنی mux_out را از فرومی مالتی پلکسر مر نظر به رست می آوریم.

عال به توفییح تست بنچ می پردازیم:

تست بنچ طرامی شره شامل چنر مرمله است:

ا. ریست سیستم و بررسی فرومی اولیه

۲. بارگذاری مقدار ۴۲ در شمارنده (LOAD)

۳. نمایش مقرار شمارنره با انتفاب MUX روی شمارنره

۴. رو بار افزایش شمارنده (UP_COUNT)

۵. یک بار کاهش شمارنره (DOWN_COUNT)

4. بازگشت به مالت IDLE و ریست شمار نره

برای به رست آوردن مراهل بالا به نکات زیر رقت می کنیم:


تعریف تابع step برای اجرای یک سیکل شبیه سازی با پار امترهای مشفین

- پاپ مقاریر وروریها و فرومیها در هر سیکل
- اجرای مراهل تست بنچ به ترتیب هالات مفتلف **FSM**

كر تست بنچ به شرح زير مي باشر:

```
tb fsm hls.cpp:
#include <iostream>
#include "fsm hls.h"
static void step (bool reset, bool start, ap uint <2> mode, bool sel mux,
                 ap uint<32> in data, ap uint<32> const data)
    ap uint<32> mux out; ap uint<2> status;
    fsm hls(reset, start, mode, sel mux, in data, const data, mux out,
status);
    std::cout << "reset=" << reset
              << " start=" << start
              << " mode=" << (unsigned) mode
<< " sel=" << sel_mux</pre>
              << " -> status=" << (unsigned) status
              << " mux out=" << (unsigned) mux out << "\n";</pre>
}
int main() {
    // reset
                false, 0, 0, 0, 0x00000000);
    step (true,
    // LOAD 42
    step(false, true, 1, 0, 42, 0x00000000); // take mode=LOAD
    step(false, false, 1, 1, 42, 0xAAAA5555); // hold; sel=1 -> counter shown
    // UP COUNT two times
                                                // mode=UP
    step(false, true, 2, 1, 0, 0);
    step(false, false, 2, 1, 0, 0);
    step(false, false, 2, 1, 0, 0);
    // DOWN COUNT once
    step(false, true, 3, 1, 0, 0);
                                                // mode=DOWN
    step(false, false, 3, 1, 0, 0);
                                                // -1
    // IDLE
    step(false, true, 0, 1, 0, 0);
                                                // mode=IDLE
    step(false, false, 0, 1, 0, 0);
                                                // counter -> 0
    return 0;
```

همانطور که بالاتر گفته شر، تابع step برای اهرای شبیه سازی یک سیکل مشفص تعریف می کنیم همچنین بعر از آن نموه پرینت ورودی ها و فروهی ها را مشفص می کنیم و در تابع main طبق گفته صفمه پیش، مرامل از پیش تعیین شره را با کمک تابع step اهرا می کنیم، فروهی نهایی ما به شرح زیر است:



اگر بفواهیم، فرومی به دست آمره را تفسیر کنیم بایر بگوییم، ابتدا ریست اولیه باعث صفر شرن شمارنره و کالت میشود (status=0, mux_out=0)

سپس در مالت LOAD مقدار ۴۲ در شمارنده زفیره می شود و فرومی MUX (با sel=1) همان مقدار را نشان می دهد بعد از آن در مالت UP_COUNT، شمارنده به ۴۳ و سپس ۴۴ افزایش یافته است سپس در مالت DOWN_COUNT مقدار شمارنده از ۴۴ به ۴۳ کاهش یافته است و در نهایت بازگشت به مالت IDLE شمارنده را صفر کرده است.

عال كه از درستى نتيجه مطمئن شره ايم، نيم نكاهي به گزارش سنتز اين آزمايش مي اندازيم؛

در قسمت تایمینگ مشاهره می کنیم که مقرار زمان هرکلاک تقریبا ۵.۱۲۶ نانو ثانیه می باشر که برای ما که تا ۱۰ نانوثانیه زمان کلاک را در نظر گرفته بودیم زمان فیلی فوبی است و نشان می دهر، سفت افزار ما فیلی سریعتر از انتظاری که داشتیم عمل می کند. همچنین در قسمت latency مشاهره می کنیم که این ماشین مالت در یک سایکل کلاک، فرومی را به ما تمویل ماشین مالت در یک سایکل کلاک، فرومی را به ما تمویل می، دهر و آماده دریافت دستور بعری فود است.

	_		
			:
	Utilization	Sstimates	

- Summary.		_	+		
Name	BRAM_18K			LUT	URAM
DSP	-	-	-	-	-
Expression	-	-	0	110	-
FIFO	-	-	-	-	-
Instance	-	-	-	-	-
Memory	-	-	-	-	-
Multiplexer	-	-	-	177	-
Register	- ++	- +	102	- +	-
Total	0 0	0	102	287	0
Available	280	220	106400	53200	0
Utilization (%)	0	0	~0 I	~0	0

در مهرف منابع برای پیاده سازی سفت افزاری این ماژول، از Expression, که از FF و Multiplexer, register که از LUT و LUT هستنر، استفاده شره است، اما مقرار استفاده بسیار کم است و باعث می شود فیلی به چشم نیایر.

تمامی موارد بالا این نوید را می دهد که بلوک ما فیلی سریع می باشر و تنها پس از یک کلاک تافیر، فرومی را تعویل می دهد که این مورد انتظار ما است و مشکلی برایمان ایماد نمی کند.

آزمایش پنجم: پیاده سازی Single Interrupt

هرف این آزمایش طرامی و شبیه سازی یک ماژول سفت افزاری است که بتوانر به یک سیگنال وقفه (Interrupt) واکنش نشان رهر. در صورت وقوع وقفه، ماژول بایر از رونر عاری فود فارج شره و به اجرای یک بفش مشفص (سرویس وقفه) بپردازد و پس از اتمام، مجرداً به رونر عاری بازگردد. این پیاره سازی در ممیط Vivado HLS انبام شره و قابل استفاره بر روی سفت افزارهای مبتنی بر Vivado HLS است.

ماژول رارای رو کالت اصلی است:

ا. هالت عاری (Normal Mode) — زمانی که سیگنال interrupt غیر فعال باشر، فروبی ماژول از ورودی normal_in گرفته می شود.

۲. مالت وقفه (Interrupt Mode) – زمانی که سیگنال interrupt فعال شور، فروبی ماژول از وروری interrupt تأمین می گررد.

همچنین یک سیگنال وضعیت (status) برای مشفص کررن عالت فعلی ماژول استفاره می شور:

- \bullet مقرار \bullet طالت IDLE يا ريست
 - مقرار ا \rightarrow مالت عاری \bullet
- (ISR) مقرار $Y \leftarrow a$ الت سرویس وقفه

برای پیاره سازی این ماژول، سه فایل زیر را تویه می کنیم:

تعریف تاپ فانکش، و پورتها ightarrow `single_intr_hls.h`

 \sim single_intr_hls.cpp \rightarrow پیاره سازی منطق اصلی تغییر هالت بین هالت عاری و وقفه با استفاره از \rightarrow static متغیرهای static برای هفظ وضعیت بین سیکلها.

و در نهایت با یک فایل تست بنچ، پندین مرهله تست، با مقاریر مفتلف ورودی و پاپ فرومی و وضعیت برای تملیل عملکرد، انهام می دهیم.

کر فایل هرر به شرح زیر است:

single_intr_hls.h:
#ifndef SINGLE INTR HLS H

```
#define SINGLE INTR HLS H
#include <ap int.h>
void single intr hls(
    bool reset,
    bool interrupt,
    ap uint<8> normal in,
    ap uint<8> intr in,
    ap uint<8> &out data,
    ap uint<2> &status
);
#endif
در این فایل پس از فرافوانی کتابفوانه apt_int.h برای مطمئن بورن از رقیق بورن اعدار بیت در متغیر ها،
به سافت تابع single_intr_hls میپردازیم که در آن وروری نرمال، وروری وقفه، فروبی ، وضعیت و فلگ
                                                              های ریست و وقفه قرار دارد.
                      پُلُونگی استفاره از این متغیر ها در فایل سورس هم اکنون به شما توضیح می رهیم:
                                                          کر فایل سورس به شرح زیر است:
  single intr hls.cpp:
#include "single intr hls.h"
#pragma HLS INTERFACE ap_ctrl_none port=return
#pragma HLS INTERFACE ap none port=reset
#pragma HLS INTERFACE ap none port=interrupt
#pragma HLS INTERFACE ap none port=normal in
#pragma HLS INTERFACE ap_none port=intr_in
#pragma HLS INTERFACE ap none port=out data
#pragma HLS INTERFACE ap none port=status
    static ap uint<8> data reg = 0;
    static ap uint<2> state = 0; // 0=IDLE, 1=NORMAL, 2=ISR
    if (reset) {
        data_reg = 0;
        state = 0;
    } else {
        if (interrupt) {
             data reg = intr in;
             state = 2;
        } else {
             data reg = normal in;
             state = 1;
```

out data = data reg;

```
status = state;
```

در این فایل پس از فرافوانی هرر فایلی که در مرهله قبل نوشتیم، با استفاره از پراگما ها ، پروژه را به سمت ساره سازی شره ای می بریم، به این معنا که مثلا وروری ها و فرومی ما تنها یک سیم معمولی هستنر و نیازی به handshake و سیگنال های کنترلی نرارنر، یا اینکه فور پروژه نیازی به فلگ و سیگنال های شروع و پایان نرارد و زمانی که وروری داده می شور، عمل می کنر.

سپس فالت و ریتا رفیستر فور را ریست و روی فالت ریفالت قرار می دهیم و بعد از آن شروط مورد نیاز را می نویسیم.

اگر ریست اتفاق افتاد، مالت و ریتا رهیستر صفر می شوند، در غیر آن صورت اگر وقفه ای صورت نمی گیرد، Status=1 می شود و ریتا معمولی در ریتا رهیستر ما ریفته می شود.

ولی اگر هالت وقفه اتفاق افتار، Status=2 می شور، ریتای معمولی را رها کرره و ریتای وروری وقفه را می فوانیم.

عال که ماژول را پیاره سازی کرره ایم، برای تست آن از تست بنچی با مرامل ارزیابی زیر استفاره می کنیم:

ا. اعمال ریست (reset=1) و بررسی اینکه فروجی و وضعیت به مقرار اولیه برگردنر.

۲. اهِرای فالت عاری با interrupt=0 و بررسی فروهی برابر با normal_in.


۳. فعال کررن وقفه (interrupt=1) و بررسی تغییر فروبی به intr_in.

۴. بازگشت به مالت عاری پس از غیرفعال شرن وقفه.

کر مورد نظر به صورت زیر است:

رر تست بنچ بالا پس از فرافوانی کتابفوانه مورد نظر و فایل هدر، یک تابع step درست می کنیم که با استفاده از آن ابتدا تابع single_intr_hls را فرافوانی و مقدار دهی می کنیم و بعر از آن نیز نموه پرینت در فروجی را مشفص می کنیم.

در نهایت در تابع main با استفاره از تابع step نوشته شره، همه سه مالت قابل انهام این ماژول به ترتیب گفته شره در صفمه قبل تست می شور و پس از اجرا کردن آن فروجی زیر نمایش داره می شور:



از فرومی بالا مشفص است که کاملا به هرف و پاسخ فواسته شره رسیره ایم:

- رر عالت ریست، مقرار فرومی صفر و وضعیت ، (IDLE) است.
- رر عالت عاری، فرومی برابر با normal_in و وضعیت ا است.
 - در قالت وقفه، فروجی برابر با intr_in و وضعیت ۲ است.
 - پس از غیرفعال کردن وقفه، سیستم به هالت عاری بازمی گردد.

عال كه از درستى كاركرد ما ژول مطمئن شره ايم، نيم نگاهي به گزارش سنتز نرم افزار مي اندازيم:

+ Timing (ns): * Summary: +++ Clock Target Estimated Uncertainty +++ ap_clk 10.00 1.248 1.25 +++	======================================	ce Estimat	====== es		
t+	* Summar	y:		+	+
ap_clk 10.00 1.248 1.25 ++				•	
	ap_clk	10.00	1.3	248	1.25
* Summary:	* Summar	y:		+	
Latency Interval Pipeline min max min max Type	min r	max min	max	Type	
0 0 0 none	0	0 0	0 0	none	
=== Utilization Estimates	======================================	======= Estimates			
* Summary:					

رر قسمت تایمنیگ مشاهره می کنیع ما قصر داشتیع این ماژول را با کلاک ۱۰۰ مگاهرتزی اهرا کنیع ولی انقرر ماژول ساره و بهینه است که بیشترین زمانی که برای اهرای عملکرد آن نیاز داریع تنها ۱۲۴۸ نانو ثانیه است که فیلی سریعتر از ۱۰ میلی ثانیه ای است که ما در نظر گرفتیع و این عالی است.

همپنین در قسمت Latency مشاهره می کنیم که دوباره به دلیل بهینه بودن پیاده سازی، به غیر از کلاک عملکردی که داریم، در گرفتن پاسخ هیچ تافیری نداریم برای همین Latency ما صفر می باشر که این باز هم عالی است و نویر یک طراهی کاملا

* Summary:	·	4	+	4	
Name	BRAM_18K 	DSP48E	FF	LUT	URAM
DSP Expression FIFO Instance Memory Multiplexer Register		- - - - - -	- I 0 I - I - I - I	- 23 - - - -	- i
Total	0 0	0	0	23	0
Available	280 		106400	53200	0
Utilization (%)	0 +		0 	~0 +	0

را می رهر. Combinational

در قسمت مصرف منابع هم تنوا از ۲۳ LUT استفاده شره است که مقدار بسیاری پایینی می باشر و مشکلی برای ما نیست.

تمامی موارد بالا این نوید را می دهد که بلوک ما فیلی سریع می باشد و تنها پس از کلاک عملکردی، فروجی را تعویل می دهد که این مورد انتظار ما است و مشکلی برایمان ایجاد نمی کند.

آزمایش ششم: پیاده سازی Multi-Interrupt

هرف این آزمایش طرامی و شبیه سازی یک سیستم چنر وقفهای با سه منبع وقفه (IG1, IG2, IG3)، یک کنترلر با اولویت ثابت و یک «CPU» که هر وقفه را به مرت مشفص سرویس می دهد؛ سپس بازگشت به «کار عادی» است.

این ماژول با مشفهات زیر طرامی می شور:

- گام شبیه سازی: هر فرافوانی تابع = ۱۰ نانو ثانیه (tick).
- مولرهای وقفه (IG1..IG3)؛ پرفهی ۵۰ نانو ثانیه (۵ تیک)؛ اگر (7) ابترای پرفه فعال شونر (7) نانو ثانیه (7) (7) تیک).
 - كنترلر وقفه: در هر تيك چك مى كنر با اولويت: IG1 > IG2 > IG3.
- CPU: با دریافت IRQ وارد ISR متناظر می شود و ۳۰ نانو ثانیه (۳ تیک) در ISR می ماند؛ سپس به مالت عادی برمی کردد.

همپنین ماژول فرومی های زیر را دارد:

- irq (0=none, 1=IG1, 2=IG2, 3=IG3) •
- cpu_state (0=Normal, 1/2/3=ISR(IG1/2/3))
 - فطوط مشاهرهی وقفه: ig1/ig2/ig3

برای انهام این پروژه رو فایل پیاره سازی و یک فایل تست بنچ درست کردیم: `multi_intr_hls.h'،

tb_multi_intr_hls.cpp (تستبنچ)

ابترا فایل هرر را شرح می رهیم:

multi_intr_hls.h:
#ifndef MULTI_INTR_HLS_H
#define MULTI_INTR_HLS_H

#endif

در فایل هدر بالا پس از فرافوانی تابع apt_int.h برای اطمینان از اندازه ثابت بیتها، تابعی برای سافت فرومی ها و سه وقفه مورد نیاز، تعریف کردیم:

- وروری: reset
- فروبیها: کر وقفه ی انتفاب شره (irq)، وضعیت (CPU (cpu_state)، و سه فط مشاهره ی وقفه (ig1..ig3).

عال فايل سورس را قرم به قرم توفييح مي رهيم:

```
#include "multi_intr_hls.h"

static ap_uint<16> lfsr_next(ap_uint<16> s) {
    // x^16 + x^14 + x^13 + x^11 + 1 (maximal-length)
    bool b = s[0] ^ s[2] ^ s[3] ^ s[5];
    return (ap_uint<16>)((s >> 1) | ((ap_uint<16>)b << 15));
}</pre>
```

ابترا هدر ما رول فور را فرافوانی می کنیم.

بعد از آن یک تابع کمکی برای تولیر بیت شبه تصارفی می سازیم به این صورت که:

از چنر بیت انتهایی S (تپهای XOR (۰٬۲٬۳۰۵) میگیرد تا بیت فیربک b سافته شور (چنرجملهای عراکثرطول).

سپس رمیستر را یک بیت راست شیفت می کند و **b** را در بیت ۱۵ می نویسر.

رر نهایت در تستبنچ، این «سکهی ۵۰٪» ما می باشر تا در شروع هر پرفه۵۰ نانوثانیه تصمیم بگیرد وقفه روشن باشر یا نه.

```
#pragma HLS INTERFACE ap_ctrl_none port=return
#pragma HLS INTERFACE ap_none port=reset
#pragma HLS INTERFACE ap_none port=irq
#pragma HLS INTERFACE ap_none port=cpu_state
#pragma HLS INTERFACE ap_none port=ig1
#pragma HLS INTERFACE ap_none port=ig2
#pragma HLS INTERFACE ap_none port=ig3
```

```
با استفاره از پراگما ها ، پروژه را به سمت ساره سازی شره ای می بریم، به این معنا که مثلا وروری ها و فروجی
   ما تنها یک سیم معمولی هستنر و نیازی به handshake و سیگنال های کنترلی نرارنر، یا اینکه فور پروژه
             نیازی به فلگ و سیگنال های شروع و پایان نرارر و زمانی که وروری راره می شور، عمل می کنر.
static ap_uint<16> 11 = 0 \times ACE1, 12 = 0 \times BEEF, 13 = 0 \times CODE;
                            seed اولیه برای سه LFSR (منابع IG1..IG3) تا رفتارشان مستقل باشر.
static ap_uint<3> t1 = 0, t2 = 0, t3 = 0;
            شمار نره تیک برای هر اله هر ۵ تیک = ۰ns۵۰ 🕳 وقتی به ۴ رسیر و تیک بعری، صفر می شور.
                        on1 = false, on2 = false, on3 = false;
  static bool
      تقدمیم «این میرفه ۵۰ نانو ثانیه روشن افاموش است؟» (سکهی ۵۰٪)؛ فقط در ابترای میرفه تعیین می شود.
                      s1 = false, s2 = false, s3 = false;
static bool
                       فروبی فعلی هر IG در همین تیک (نتیبهی تصمیم on) و پنبرهی ON=20ns).
static ap_uint<2> cpu = 0;
                                                  // 0 normal, 1..3 ISR
    static ap_int<3> isr_ticks = 0;
                                                 // remaining ticks (3 ticks = 30ns)
    static ap uint<2> current irq = 0;
  وضعیت (CPU (Normal/ISR)، شمارنره باقیمانره فرمت ISR (۳ تیک = ۳۰ نانوثانیه)، و IRQ فعلی
                                                                              در کال سروسری
                                                                هال به شرط ریست می پردازیم:
if (reset) {
         11 = 0 \times ACE1; 12 = 0 \times BEEF; 13 = 0 \times CODE;
         t1 = t2 = t3 = 0;
         on1 = on2 = on3 = false;
         s1 = s2 = s3 = false;
         cpu = 0; isr ticks = 0; current irq = 0;
         irq = 0; cpu state = 0; ig1 = ig2 = ig3 = false;
         return;
  با رستور بالا همه وفنعیتها و فرومیها به فالت اولیه برمی گردند و همین با تابع برای این تیک تمام می شود.
                   عال بايد مولد وقفه ها را با الكوى 50ns؛ OFF=30ns، ON=20ns درست كنيم:
if (t1 == 0) { on1 = (l1 & 1); l1 = lfsr next(l1); }
    if (t2 == 0) { on2 = (12 & 1); 12 = \overline{1}fsr next(12); }
    if (t3 == 0) { on3 = (13 & 1); 13 = 1fsr next(13); }
      ابترای هر چرفهی ۵۰ نانو ثانیه با LFSR تصمیع می گیریع این چرفه ON باشر یا نه (اعتمال عروراً ۵۰٪).
  s1 = on1 && (t1 < 2);
    s2 = on2 \&\& (t2 < 2);
```

```
s3 = on3 \&\& (t3 < 2);
  اگر یرفه باری «روشن» باشر، فقط در رو تیک اول (۲۰ نانوثانیه) فروبی روی ا می رود؛ بعرش ۳ تیک فاموش.
t1 = (t1 == 4) ? (ap_uint<3>)0 : (ap_uint<3>)(t1 + 1);
    t2 = (t2 == 4) ? (ap_uint<3>)0 : (ap_uint<3>)(t2 + 1);
    t3 = (t3 == 4) ? (ap_uint<3>)0 : (ap_uint<3>)(t3 + 1);
                              افزایش شمارنره تیکها؛ بعر از f \leftarrow \omega سفر (یرفه ۵ تیکی = ۵۰ نانوثانیه).
                                                     عال به سافت اولویت وقفه ها می پردازیم:
ap_uint<2> prio_irq = 0;
    if (s1)
                 prio irq = 1;
    else if (s2) prio irq = 2;
    else if (s3) prio irq = 3;
   اكر ينر IG همزمان ON باشنر، IG1 مقرم است، سيس IG2، بعر IG3. اكر هيج كرام ON نباشنر، صفر.
if (isr ticks > 0) {
         isr ticks = (ap int < 3>) (isr ticks - 1);
         if (isr ticks == 0) {
             cpu = 0;
             current irq = 0;
    } else {
         if (prio irq != 0) {
             cpu = prio irq;
             current irq = prio irq;
             isr ticks = 3; // 30ns service time
         } else {
             cpu = 0;
   با كر بالا مي كوييم اكر CPU در عال سرويس است: شمارش معكوس تيكها؛ با رسيرن به صفر، بركشت به
 Normal ولی اگر سرویس نمی دهر و IRQ تازه وجود دارد: ورود به ISR متناظر و تنظیم شمارش معکوس ۳
                                                تيك (=۳۰ نانوثانيه) و در نبور IRQ: Normal
    // Drive outputs
    irq = prio irq;
    cpu state = cpu;
    ig1 = s1; ig2 = s2; ig3 = s3;
}
                    و در نهایت فایل سورس ، مقدار دهی پورتهای فرومی برای این تیک انهام می شور.
  عال که کر پیاره سازی کامل این ماژول را توضیح راره ایم، عال به سافت و توضیح کر تست بنچ می پررازیم؛
#include <iostream>
#include "multi intr hls.h"
int main() {
```

```
ap uint<2> irq, cpu;
    bool ig1, ig2, ig3;
    // Reset
    multi intr hls(true, irq, cpu, ig1, ig2, ig3);
    std::cout << "[0 ns] RESET\n";</pre>
      ابترا کتابفوانه و فایل هدر مد نظر را فرافوانی می کنیم و در تابع main به تعریف متغیر های مد نظر می
                                                     يردازيم سيس رستور ريست را امرا مي كنيم.
// Run 500 ns \rightarrow 50 ticks (10ns per tick)
    ap uint<2> prev irq = 0, prev cpu = 0;
    bool p1=false, p2=false, p3=false;
    با رستور بالا ذفیره مقاریر قبلی برای پاپ «فقط هنگام تغییر» را انهام می رهیم با این کار فوانایی لاگ بهتر
                                                                                  مي شور.
for (int t = 1; t \le 50; ++t) {
        multi intr hls(false, irq, cpu, ig1, ig2, ig3);
         int time ns = t * 10;
                                       بعر از آن با یک علقه ۵۰۰ نانو ثانیه ای ، ۵۰ تیک را می سازیم.
         // Print only on changes to keep log compact
         if (ig1 != p1) { std::cout << "[" << time ns << " ns] IG1 " << (ig1?</pre>
"ON":"OFF") << "\n"; p1 = ig1; }
         if (ig2 != p2) { std::cout << "[" << time ns << " ns] IG2 " << (ig2?</pre>
"ON":"OFF") << "\n"; p2 = ig2; }
         if (ig3 != p3) { std::cout << "[" << time ns << " ns] IG3 " << (ig3?</pre>
"ON":"OFF") << "\n"; p3 = ig3; }
         if (irq != prev irq) {
             std::cout << "[" << time ns << " ns] IRQ=" << (unsigned)irq <<
"\n";
             prev_irq = irq;
         if (cpu != prev cpu) {
             if (cpu == 0) std::cout << "[" << time ns << " ns] CPU Normal\n";</pre>
             else std::cout << "[" << time_ns << " ns] CPU ISR IG" <</pre>
(unsigned)cpu << "\n";</pre>
             prev cpu = cpu;
    return 0;
 رر نهایت با اسکرییت بالا ابترا تغییرات فطوط IG را فقط هنگام تغییر پاپ می کنیم سپس تغییرات در
```

(نتیمه کنترلر اولویت) ثبت می شور و در پایان با رستور شرطی نهایی تغییر وفنعیت CPU (ورود/فروج ISR) لاگ می شور.

با ران کردن تست بنچ بالا به نتایج زیر رست پیرا می کنیم:

```
🖳 Console 🖾 🏿 🙆 Tasks 🔝 Problems 🕡 Executables 🖫 Debugger Consol
                            <terminated> (exit value: 0) multi_intr.Debug [C/C++ Application] csim.exe
[0 ns] RESET
[10 ns] IG1 ON
[10 ns] IG2 ON
[10 ns] IRQ=1
[10 ns] CPU ISR IG1
[30 ns] IG1 OFF
[30 ns] IG2 OFF
[30 ns] IRQ=0
[40 ns] CPU Normal
[60 ns] IG2 ON
[60 ns] IG3 ON
[60 ns] IRQ=2
[60 ns] CPU ISR IG2
[80 ns] IG2 OFF
[80 ns] IG3 OFF
[80 ns] IRQ=0
[90 ns] CPU Normal
[110 ns] IG2 ON
[110 ns] IG3 ON
[110 ns] IRQ=2
[110 ns] CPU ISR IG2
[130 ns] IG2 OFF
[130 ns] IG3 OFF
[130 ns] IRQ=0
[140 ns] CPU Normal
[160 ns] IG2 ON
[160 ns] IG3 ON
[160 ns] IRQ=2
[160 ns] CPU ISR IG2
[180 ns] IG2 OFF
[180 ns] IG3 OFF
[180 ns] IRQ=0
[190 ns] CPU Normal
[260 ns] CPU ISR IG1
[280 ns] IG1 OFF
[280 ns] IG2 OFF
[280 ns] IRQ=0
[290 ns] CPU Normal
[310 ns] IG1 ON
[310 ns] IG2 ON
[310 ns] IG3 ON
[310 ns] IRQ=1
[310 ns] CPU ISR IG1
[330 ns] IG1 OFF
[330 ns] IG2 OFF
[330 ns] IG3 OFF
[330 ns] IRQ=0
[340 ns] CPU Normal
[360 ns] IG1 ON
[360 ns] IG2 ON
[360 ns] IG3 ON
[360 ns] IRQ=1
[360 ns] CPU ISR IG1
[380 ns] IG1 OFF
[380 ns] IG2 OFF
[380 ns] IG3 OFF
[380 ns] IRQ=0
[390 ns] CPU Normal
[460 ns] IG2 ON
[460 ns] IRQ=2
[460 ns] CPU ISR IG2
[480 ns] IG2 OFF
[480 ns] IRQ=0
[490 ns] CPU Normal
```

با رقت در نتایج اجرا متوجه می شویع که ماژول کاملا صمیح کار می کنر زیرا که:

در ۱۰ نانو ثانیه و ۱۳۰ نانو ثانیه هر سه/رو وقفه هم زمان ON هستند ولی IRQ=1 و CPU به IRQ IRQ و IRQ به IRQ IRQ می رود پس اولویت IG1>IG3 رعایت شره.

شروع ISR (ر ۱۰ نانو ثانیه و پایان آن (ر ۴۰ نانو ثانیه (سه تیک) و پیام «CPU Normal» رقیقاً (ر ۴۰ نانو ثانیه پاپ شره. همین الگو برای ۴۰ (۱۹۰–۱۹۰، ۱۱۰) ۱۱۰ (۱۹۰–۱۹۰، ۲۹۰–۲۹۰، ۲۹۰–۲۹۰، ۱۳۰۰–۱۳۰۰) نانو ثانیه پاپ شره. همین الگو برای ۴۰ (۱۰۰–۱۹۰، ۱۱۰) ۱۹۰۰–۱۹۰، ۱۹۰۰–۱۳۹۰ تکرار شره پس سازگاری زمانی کامل را مشاهره می کنیم.

هر باركه يك IG روشن مى شود، قاموشى آن ۲۰ نانو ثانيه بعر گزارش شره (مثلاً 30→1G1/IG2: 10→30، وشن مى شود، قاموشى آن ۲۰ نانو ثانيه بعر گزارش شره (مثلاً IG1/IG2: 10→80، ...) پس مرل ON=2tick درست اعمال شره است.

همهنین همیشه بعر از اتمام ISR، ISR و سپس «CPU Normal» گزارش می شور پس مسیر بازگشت نیز سالم است.

هال که از درستی نتایج تست بنچ نیز مطمئن شره ایم، نیم نگاهی به گزارش سنتز می اندازیم:

== Utilization Estimates						
* Summary:						
Name	BRAM_18K	DSP48E	FF	LUT	URAM	
IDSP Expression FIFO Instance Memory Multiplexer Register		- - - - - -		- - - 201	- - -	
Total	++ 0	0	70	392	0	
Available	280	220	106400	53200	0	
Utilization (%)	0	0	~0	~0 	01	

قسمت تایمنیگ مشاهره می کنیم ما قصر داشتیم این ماژول را با کلاک ۱۰۰ مگاهرتزی امِرا کنیم ولی آنقرر ماژول ساره و بهِینه طرامی شره است که

بیشترین زمانی که برای اهِرای عملکرد آن نیاز

راریع تنوا ۴.۳۹۹ نانو ثانیه است که فیلی

سریعتر از ۱۰ میلی ثانیه ای است که ما در نظر

گرفتیم و این عالی است.

همپنین (رقسمت **Latency،** تافیر فیلی کم (ر مر مراقل ا و مراکثر ۲ سایکل کلاک داریم که قابل قبول می باشند. مورد دیگر، مصرف منابع فیلی کمی داشتیم و مرود ۴۰۰

LUT و ۲۰ فلیپ فلاپ استفاره کرریم.

تمامی موارد بالا این نویر را می رهر که بلوک ما فیلی سریع می باشر و تنها پس از کلاک عملکردی، فروهی را تعویل می رهر که این مورد انتظار ما است و مشکلی برایمان ایهاد نمی کند.