

周期信号测量分析装置

设计报告

项目	内容
系统架构	AD9238 + Cyclone IV FPGA + STM32F407
测量范围	10 kHz~500 kHz 周期信号
主要功能	频率、谐波幅值与相位、Upp、Urms、时域波形、频谱显示
技术特点	FPGA 实时滤波、谐波幅相拟合、二维标定与相位重建

2026 年 7 月

摘 要

本装置面向 10 kHz~500 kHz 周期信号的测量与分析,采用外部高速模数转换器 AD9238、Cyclone IV FPGA 与 STM32F407 构成分层处理架构。FPGA 完成高速采样、三级级联积分梳状抽取、扩展定点精度、三节二阶低通滤波及双速率帧缓存;STM32 完成 4096 点频谱分析、谱峰插值、基波与谐波识别、正弦最小二乘幅相拟合、二维幅频标定和通道相位响应补偿,并由重建波形求取峰峰值 U_{pp} ,由各正交分量求取真有效值 U_{rms} 。系统同时提供 1 周期或 3 周期时域波形、10~500 kHz 频谱、显示屏交互和上位机连续数据输出。系统频谱分析采样率为 1.25 MSPS,频率间隔约 305.18 Hz。测试结果表明,典型基波、三次谐波和四次谐波组合下最大频率误差为 9 Hz,参数处理时间约 151 ms,三周期波形更新时间约 291 ms;在叠加 1 MHz、200 mV_{pp} 干扰时仍可稳定识别主要信号分量。系统建立了覆盖 10~500 kHz、50~250 mV_{pp} 的二维幅值标定表与相位补偿表,可有效提高宽频带条件下的综合测量精度。

关键词: 周期信号; FPGA 数字滤波; 频谱分析; 谐波拟合; 二维标定; 峰峰值重建

目 录

1 系统方案论证与选择.....	5
1.1 任务需求分析.....	5
1.2 方案一：STM32H7 片内双 ADC 高速采样	5
1.3 方案二：外部高速 ADC 与 STM32 直接处理.....	5
1.4 方案三：AD9238、FPGA 与 STM32 分层处理	5
2 理论分析与参数计算.....	7
2.1 周期信号数学模型.....	7
2.2 采样率与频率分辨率.....	7
2.3 频谱泄漏与谱峰插值.....	7
2.4 正弦最小二乘幅相估计.....	7
2.5 真有效值计算.....	7
2.6 峰峰值 U_{pp} 的相位重建算法.....	8
2.7 二维幅值标定.....	8
3 系统硬件设计	9
3.1 总体硬件结构.....	9
3.2 输入与模数转换模块.....	9
3.3 FPGA 模块	9
3.4 STM32F407 与通信接口	11
3.5 电源与抗干扰设计.....	12
4 FPGA 与 STM32 软件设计	14
4.1 FPGA 采集与滤波流程	14
4.2 STM32 测量状态机	14
4.3 频谱分析与谐波识别.....	15
4.4 标定换算与 U_{pp} 计算.....	15
4.5 串口屏交互逻辑.....	15
5 系统测试方案与结果.....	16
5.1 测试仪器与连接.....	16
5.2 功能测试项目.....	16
5.3 典型多谐波测试.....	16
5.4 1 MHz 强干扰测试	17
5.5 多组综合测量精度.....	17
5.6 全量程精度验证方法.....	18

6 误差来源与改进措施..... 19

 6.1 模拟与采样误差..... 19

 6.2 数字处理误差..... 19

 6.3 标定误差..... 19

 6.4 后续优化方向..... 19

7 结论 20

参考文献 21

附录 A 系统方案演进摘要 22

附录 B 板载扩展电路 23

1 系统方案论证与选择

1.1 任务需求分析

装置需要对 10 kHz~500 kHz 范围内的周期信号进行分析，在信号由基波和不超过两个谐波分量构成时，给出基波频率、各有效分量幅值与相位、总波形峰峰值 U_{pp} 和真有效值 U_{rms} ，并显示时域波形与频谱。输入端采用 50 Ω 匹配口径，还需考虑高频小信号、非整周期采样、频谱泄漏、通道幅相响应以及 1 MHz 以上强干扰等因素。

1.2 方案一：STM32H7 片内双 ADC 高速采样

前期方案采用 STM32H743 片内 ADC1 和 ADC2 交错采样，目标采样率约 8.192 MSa/s、单帧 16384 点，抽取后执行 4096 点 FFT，并结合频率网格细化和多分量最小二乘拟合。该方案集成度高、硬件结构简单，适合验证频谱分析、幅相拟合和多帧统计等基本方法。

实测表明，该路线在高频小信号条件下受到片内 ADC 的 INL/DNL、参考电压噪声、输入带宽，以及双 ADC 通道增益、偏置和采样时刻失配的共同限制。交错失配会形成确定性杂散，多帧平均虽可改善随机重复性，却无法消除系统性误差。此外，固定谐波模型难以完整覆盖基波与任意两个谐波的组合，因此未作为最终方案。

1.3 方案二：外部高速 ADC 与 STM32 直接处理

采用独立高速 ADC 可显著改善模拟精度和动态范围，并避免片内双 ADC 交错失配；但若全部高速采样数据直接送入 STM32，接口吞吐、缓存容量、实时数字滤波和干扰抑制压力较大。特别是强带外干扰存在时，仅依赖 MCU 软件后处理容易发生混叠或压缩有效动态范围。

1.4 方案三：AD9238、FPGA 与 STM32 分层处理

最终方案由 AD9238 完成高速采样，Cyclone IV FPGA 执行实时抽取与低通滤波，并分别形成 1.25 MSPS 分析帧和 5 MSPS 波形帧；STM32F407 负责 FFT、谐波参数估计、标定换算、 U_{pp}/U_{rms} 计算和人机交互。该结构把确定性、高吞吐的前端处理放在 FPGA，把复杂且便于迭代的浮点分析放在 MCU，兼顾抗干扰能力、算法灵活性和工程可维护性。

表 1-1 三种总体方案比较

比较项目	STM32H7 双 ADC	外部 ADC 直连 MCU	AD9238+FPGA+STM32
模拟精度	受片内 ADC 与交错失配限制	较高	较高
带外干扰抑制	主要依赖软件	MCU 负担较重	FPGA 实时滤波
任意谐波组合	早期仅适合固定谐波组合	可实现	支持基波及任意两个谐波

比较项目	STM32H7 双 ADC	外部 ADC 直连 MCU	AD9238+FPGA+STM32
数据吞吐压力	高	高	FPGA 抽取后较低
算法迭代	方便	方便	MCU 侧方便
最终选择	预研后弃用	未采用	采用

2 理论分析与参数计算

2.1 周期信号数学模型

设被测信号由基波及至多两个谐波组成，可统一表示为：

$$u(t) = \sum A_k \sin(2\pi k f_0 t + \varphi_k) \quad (2-1)$$

式中， f_0 为基波频率， k 为谐波次数， A_k 为第 k 次分量的峰值幅度， φ_k 为相对于统一正弦基准的相位。系统不预设谐波一定为 2 次或 3 次，而是在 10~500 kHz 有效频带内识别幅值最大的有效分量并匹配到整数谐波阶次，最多保留 3 个分量。

2.2 采样率与频率分辨率

FPGA 输出 4096 点分析帧，分析采样率为 1.25 MSPS，因此 FFT 原始频率间隔为：

$$\Delta f = F_s / N = 1.25 \times 10^6 / 4096 \approx 305.18 \text{ Hz} \quad (2-2)$$

305.18 Hz 小于 500 Hz 最小分辨率要求。进一步通过窗函数抑制泄漏、谱峰插值和正弦拟合对栅格内频率进行细化，使频率测量不局限于整数 FFT 频点。波形显示路径采用 5 MSPS 采样率，以提高 100 kHz 及更高频率信号的相位连续性和显示平滑度。

2.3 频谱泄漏与谱峰插值

实际采样帧通常不包含整数个周期，直接 FFT 会产生谱泄漏。系统对去直流后的数据加窗，再在候选谱峰附近进行亚频点插值，获得更准确的中心频率和初始幅值。基波频率确定后，各候选峰按 $f \approx k f_0$ 进行谐波匹配，避免把 1 MHz 干扰或其他非整数倍杂散误认为有效谐波。

2.4 正弦最小二乘幅相估计

对每个已识别频率，将正弦分量写成线性形式：

$$x[n] = a \sin(\omega n) + b \cos(\omega n) + c \quad (2-3)$$

由最小二乘求得 a 、 b 和直流项 c ，分量峰值 A 及相位 ϕ 分别为：

$$A = \sqrt{a^2 + b^2}, \quad \phi = \text{atan2}(b, a) \quad (2-4)$$

该方法利用整帧样本联合估计，比直接读取单个 FFT 幅值具有更小的栅栏效应。为进一步降低频率偏差和带外干扰引起的拟合误差，参数估计过程还结合频率细化与干扰分量联合拟合，提高复杂输入条件下的稳定性。

2.5 真有效值计算

不同整数次谐波在整周期内相互正交，去除直流分量后，总信号真有效值为各分量有效值平方和开方：

$$U_{rms}=\sqrt{[(1/2)\Sigma A_k^2]} \quad (2-5)$$

因此 U_{rms} 只与各分量峰值有关，不受初相位影响。若分量幅值为信号源 50 Ω 端口的峰值口径，计算时必须保持相同口径，避免把峰值、峰峰值或 High-Z 显示值混用。

2.6 峰峰值 U_{pp} 的相位重建算法

含谐波波形的正峰值与负峰值通常不会等于各分量峰值的简单代数和。系统使用标定后的幅值和相位重建一个基波周期内的连续波形，并求其最大值与最小值：

$$U_{pp}=\max u(t)-\min u(t) \quad (2-6)$$

为降低离散扫描遗漏极值造成的误差，可先进行高密度相位扫描定位候选极值，再用局部插值或迭代求导数零点。相位校准尤其重要：绝对起始相位随采样触发时刻变化，但满足 $\phi_k-k\phi_1$ 的相对组合相位在相同信号条件下应保持稳定。通道相位补偿应作为绝对频率 f 的连续响应 $P(f)$ 进行解包和插值，而不是为每一种谐波组合单独建表。

2.7 二维幅值标定

模拟前端和数字滤波的增益同时随频率与幅度变化，一维比例系数难以保证全量程精度。系统采用二维幅值标定：频率轴覆盖 10~500 kHz、步进 10 kHz；幅度轴采用 50、100、150、200、250 mVpp 五档。每个标定点采集 20 帧并取中位数，测量时先沿幅度轴分段插值，再沿频率轴插值，直接得到 50 Ω 负载条件下的峰值电压。

3 系统硬件设计

3.1 总体硬件结构




图 3-1 系统硬件总体框图

3.2 输入与模数转换模块

输入端按 50 Ω 系统口径设计，信号源选择 50 Ω 负载模式。AD9238 对输入信号进行高速采样，FPGA 将模数转换器输出转换为以零为中心的有符号数字量。外部 ADC 方案提供了比片内 ADC 更稳定的动态范围，并为小幅度高频信号的二维标定提供硬件基础。

模拟前端采用 AD8065 与 AD8138 构成单端至差分信号调理电路，并以 AD9238 共模电平驱动差分输入。ADC 模拟电源与数字电源分别去耦，数字输出经串联电阻连接至 FPGA，以降低高速边沿引起的反射和串扰。




图 3-2 AD9238 输入调理及模数转换电路

3.3 FPGA 模块

FPGA 采用 Cyclone IV EP4CE6E22C8。数据通路依次完成模数转换数据接收、三级级联积分梳状滤波器十倍抽取、定点精度扩展、三节二阶低通滤波、双速率帧缓存和串行传输。参数分析通道对滤波

结果进一步 4 倍抽取，形成 1.25 MSPS、4096 点分析帧；波形显示通道直接保存 5 MSPS 滤波结果。两个 2048×16 bit 存储器组成一个 4096×16 bit 逻辑帧，采集与读取之间采用可靠的跨时钟域握手机制。




图 3-3 Cyclone IV FPGA 主体及高速数据接口电路

FPGA 最小系统还包括 50 MHz 有源晶振、上电复位、JTAG 下载接口和 M25P16 配置存储器。时钟信号经串联电阻接入 FPGA 全局时钟端，配置与复位端设置上拉或下拉电阻，保证系统上电后进入确定状态。




图 3-4 FPGA 时钟、复位、JTAG 及配置存储电路

3.4 STM32F407 与通信接口

STM32F407 通过高速串行接口控制 FPGA 启动参数分析或波形采集，并读取采集状态与样本数据。串口屏用于显示时域波形、频谱图和测量参数，调试接口可连续输出测量结果，便于标定和性能测试。屏幕按键分别控制时域测量、频域测量和波形周期切换。

主控板以 STM32F407ZGT6 为核心，配置独立晶振、复位、程序下载调试接口、外部存储器和显示接口，并通过排针与 FPGA 板连接。各并行接口串联电阻用于改善信号完整性，主控板预留的其他扩展接口不参与本题核心测量功能。




图 3-5 STM32F407 主控板及 FPGA 连接接口电路

3.5 电源与抗干扰设计

系统采用单路 5 V 输入，各数字与模拟电源由板上稳压电路产生。高速 ADC、FPGA 和 MCU 应采用分区分线、完整地平面、就近去耦和时钟回流控制；模拟输入走线保持阻抗连续并远离数字时钟。FPGA 低通滤波用于抑制 1 MHz 及以上干扰，但模拟前端仍需保证输入不过载，避免强干扰在 ADC 前端产生非线性互调。

电源模块由单路 5 V 输入产生 ADC、FPGA 及扩展电路所需电源，其中 FPGA 使用 3.3 V、2.5 V 和 1.2 V 多路电源，模拟调理电路使用正负电源。各稳压器输入、输出端均配置电解电容和高频陶瓷电容，ADC 与 FPGA 电源在器件附近进一步进行分布式去耦。




图 3-6 系统电源转换与滤波电路

模拟调理电路所需负电源由 MAX660 电荷泵反相产生。器件以+5 V 供电，C1 构成飞跨电容，C2 用于输出滤波，转换后的负电源经接口引出，为运算放大器双电源器件提供负电压轨。




图 3-7 MAX660 负电源转换电路

4 FPGA 与 STM32 软件设计

4.1 FPGA 采集与滤波流程



图 4-1 FPGA 数据处理流程

4.2 STM32 测量状态机

STM32 控制流程包括空闲、参数采集、波形采集、结果计算和显示保持等状态。一次参数采集完成后依次执行频谱分析、标定换算、相位补偿、U_{pp} 与 U_{rms} 计算及数据输出；时域测量还会启动独立的 5 MSPS 波形采集。连续测试模式可在设定间隔后自动开始下一次测量，单次采集超时上限为 2 s。

表 4-1 STM32 参数处理流程

阶段	主要处理	输出
启动	读取 FPGA ID、初始化屏幕与串口	启动状态
分析采集	获取 1.25 MSPS、4096 点帧	原始分析数据
参数提取	频谱变换、插值、谐波匹配、最小二乘	频率、数字幅度和相位
标定换算	二维幅值插值、相位响应补偿	mV 与校准相位
综合计算	真 U _{rms} 、相位重建 U _{pp}	总参数

阶段	主要处理	输出
显示与输出	按模式更新显示屏并输出测量数据	时域、频域与参数

4.3 频谱分析与谐波识别

频谱分析首先对固定长度采样帧进行去直流、加窗和快速傅里叶变换，再搜索有效频带内的谱峰并进行频率插值。系统记录基波频率、各分量的谐波阶次、绝对频率、幅度和相位，最多保留基波及两个有效谐波。频谱显示覆盖 10~500 kHz，并通过分区最大值提取将频谱压缩为适合显示屏绘制的点数。

4.4 标定换算与 Upp 计算

各频率分量的数字幅度通过二维标定曲线换算为峰值电压，通道相位响应则按绝对频率进行连续插值补偿。标定结果统一采用 50 Ω 负载条件下的电压口径。完成幅度和相位校准后，系统根据各有效分量重建一个基波周期内的波形，并搜索最大值与最小值求得 Upp；Urms 由各正交分量的有效值平方和开方得到。

4.5 串口屏交互逻辑

表 4-2 显示屏按键功能

按键名称	主要功能	显示内容	工作关系
时域测量	启动参数测量与波形采集	基频、Upp、Urms 及时域波形	不改变频域显示
周期切换	选择显示 1 个或 3 个完整周期	仅改变时域波形跨度	不影响频谱显示
频域测量	启动参数测量与频谱分析	各分量频率、幅值及频谱图	不改变时域波形
量程切换	切换辅助显示模式	调整界面显示状态	不影响主要测量流程

时域测量和频域测量采用相互独立的显示路径，执行任一测量不会覆盖另一页面的波形内容。周期切换只改变时域波形的显示跨度，不影响频谱图。电压幅值采用三位小数显示，以便观察标定前后的细微变化。

5 系统测试方案与结果

5.1 测试仪器与连接

测试时由信号发生器输出单通道合成波形，负载模式设为 $50\ \Omega$ ，经 BNC 连接至装置输入端；上位机记录连续测量数据，显示屏用于观察时域波形、频谱图和参数值。多谐波及干扰信号均由信号发生器的谐波合成功能产生，避免外部合路器引入额外的幅相误差。

5.2 功能测试项目

表 5-1 系统测试项目

序号	测试项目	建议测试点	判据
1	频率范围	10、50、100、200、300、400、500 kHz	频率误差满足题目要求
2	幅值范围	50、100、150、200、250 mVpp	分量幅值及 U_{pp} 误差达标
3	单谐波组合	基波与一个谐波，改变阶次和相位	正确识别阶次、幅相
4	双谐波组合	基波与任意两个谐波	三个分量均正确
5	强干扰	叠加 1 MHz/200 mVpp 及 2 MHz 干扰	有效分量和综合值稳定
6	波形显示	1 周期/3 周期、低频/高频	方向正确、平滑、无明显畸变
7	响应时间	参数、时域、频域按钮	总响应时间小于 2 s
8	无信号	输入端无有效信号	正确显示无信号状态

5.3 典型多谐波测试

典型组合测试采用 10.5 kHz、120 mVpp 基波，31.5 kHz、60 mVpp 三次谐波和 42 kHz、40 mVpp 四次谐波。按峰值口径，各分量为 60 mV、30 mV 和 20 mV；理论 U_{rms} 约 49.50 mV，相位重建理论 U_{pp} 约 154.89 mV。

表 5-2 典型多谐波组合测试结果

参数	理论值	实机结果	备注
基波/三次/四次谐波峰值	60/30/20 mV	60/30/20 mV	二维标定口径
U_{pp}	约 154.89 mV	157 mV	实测结果
U_{rms}	约 49.50 mV	50 mV	实测结果
最大频率误差	—	9 Hz	典型组合

参数	理论值	实机结果	备注
参数处理时间	<2 s	约 151 ms	不含人工操作
3 周期波形时间	<2 s	约 291 ms	满足响应要求

5.4 1 MHz 强干扰测试

抗干扰测试设置 100 kHz、120 mVpp 基波，300 kHz、60 mVpp 三次谐波和 400 kHz、40 mVpp 四次谐波，并叠加 1 MHz、200 mVpp 单频干扰。实测得到三个有效分量的峰值分别为 60 mV、30 mV 和 20 mV，Upp 为 154 mV，Urms 为 49 mV，参数处理时间约 151 ms，结果表明 FPGA 抽取低通链对带外强干扰具有明显抑制作用。

1 MHz、200 mVpp 为代表性干扰测试点，系统性能还需结合不同干扰频率、幅度和相位进行综合评价。若强干扰导致模拟前端或 ADC 饱和，数字滤波无法恢复已经失真的有效信号。

5.5 多组综合测量精度

选取不同基波频率、谐波阶次、幅值和相位组合进行综合测试。第 4 组中的 600 kHz 分量和第 5 组中的 1 MHz 分量超出有效测量频带，理论整体参数按滤除带外分量后的有效信号计算。

表 5-3 多组综合测量结果

组别	信号组成（频率/峰值/相位差）	理论 Urms	实测 Urms	理论 Upp	实测 Upp
1	10 kHz/50 mV；二次 20 kHz/25 mV/30°； 十次 100 kHz/25 mV/120°	43.301 mV	43.200 mV	169.348 mV	169.357 mV
2	50 kHz/50 mV；三次 150 kHz/30 mV/60°； 十次 500 kHz/32.5 mV/150°	47.202 mV	47.193 mV	195.974 mV	196.036 mV
3	100 kHz/50 mV；二次 200 kHz/40 mV/90°； 五次 500 kHz/42.5 mV/240°	54.343 mV	54.377 mV	198.516 mV	198.540 mV
4	100 kHz/75 mV；二次 200 kHz/60 mV/78.2°； 600 kHz 带外分量	67.915 mV	67.936 mV	213.632 mV	213.744 mV
5	100 kHz/75 mV；二次 200 kHz/60 mV/78.2°； 1 MHz 带外干扰	67.915 mV	67.932 mV	213.632 mV	213.700 mV

相对误差按实测值与理论值之差的绝对值除以理论值计算，测量准确度取 100%减去相对误差。各组误差与准确度见表 5-4。

表 5-4 综合测量误差与准确度

组别	Urms 绝对误差	Urms 相对误差	Urms 准确度	Upp 绝对误差	Upp 相对误差	Upp 准确度
1	0.101 mV	0.234%	99.766%	0.009 mV	0.005%	99.995%
2	0.009 mV	0.020%	99.980%	0.062 mV	0.031%	99.969%
3	0.034 mV	0.063%	99.937%	0.024 mV	0.012%	99.988%
4	0.021 mV	0.030%	99.970%	0.112 mV	0.052%	99.948%
5	0.017 mV	0.024%	99.976%	0.068 mV	0.032%	99.968%

五组测试中，Urms 平均相对误差为 0.074%，平均准确度为 99.926%；Upp 平均相对误差为 0.027%，平均准确度为 99.973%。全部十项电压结果的平均准确度为 99.950%，最小准确度为 99.766%。最大 Urms 绝对误差为 0.101 mV，最大 Upp 绝对误差为 0.112 mV，均明显小于题目规定的 5 mV 误差限值。

5.6 全量程精度验证方法

为验证题目规定的电压测量误差，应采用独立测试点遍历频率、总幅度、谐波阶次、相位和干扰条件，并记录信号源设定值、理论计算值与装置显示值。测试结果分别统计最大绝对误差、均方根误差、95%分位误差和重复性，避免仅使用标定节点评价系统性能。

表 5-5 全量程测试矩阵

测试维度	取值范围	测试目的
基波频率	10~500 kHz，至少每 10 kHz	覆盖标定节点与节点中点
分量幅值	峰峰值 50~250 mV 范围内多档	包含低幅和满量程边界
谐波阶次	二次、三次、四次及其他有效阶次	总分量数不超过 3
相位	0° ~330°，步进 30° 或随机	验证相位重建极值
干扰	无干扰、1 MHz/200 mVpp、2 MHz 等	检查滤波和混叠路径
复测	每点至少 20 帧	评估中位数、均值和波动

全量程精度按照表 5-5 所列矩阵进行独立测试，并以完整测试记录、误差统计及最坏测试点结果作为性能判定依据。

6 误差来源与改进措施

6.1 模拟与采样误差

- 信号源幅值口径和 $50\ \Omega$ 负载误差：必须确认设置值是峰值、峰峰值还是 High-Z 等效值。
- 输入网络、ADC 驱动及 AD9238 的频率响应、增益误差、偏置、噪声和非线性。
- 时钟抖动在高频分量上的相位噪声，以及电源、地回流和数字串扰。

6.2 数字处理误差

- 非整周期采样产生频谱泄漏，谱峰插值和拟合频率偏差会进一步影响幅相。
- FPGA 抽取滤波和二阶低通滤波中的定点运算截断、饱和及通带幅相响应；扩展定点精度可降低级间舍入误差。
- 谐波阶次错误、强干扰误识别或混叠分量未纳入联合拟合。
- U_{pp} 极值搜索网格过疏会漏过真实极值，应使用局部细化或解析导数求根。

6.3 标定误差

二维幅值表可以补偿稳定、可重复的频率与幅度响应，但无法补偿随温度、电源、连接器和器件批次漂移的误差。相位数据需要先解包，并去除任意线性时延后形成连续响应曲线；若直接记录每次采集的绝对相位，触发时刻变化会使标定失效。标定数据应与系统配置对应，并完整记录标定日期、测试仪器和环境温度。

6.4 后续优化方向

- 在标定节点之间增加独立验证点，避免只验证插值表本身。
- 将 U_{pp} 重建的极值搜索改为“粗扫描+导数求根/抛物线细化”，并使用双精度离线对照。
- 对 1 MHz 及 2 MHz 强干扰建立专门的混叠与前端过载测试，必要时调整模拟低通。
- 增加板温采样，评估温漂后决定是否需要分温区标定。
- 测试过程中同时记录原始测量值和校准后测量值，提高结果可追溯性。

7 结论

本设计经过纯 MCU 高速采样方案预研后，最终形成 AD9238、Cyclone IV FPGA 与 STM32F407 分层处理架构。FPGA 完成实时抽取和低通滤波，STM32 完成频谱分析、任意谐波组合识别、正弦最小二乘幅相估计、二维幅值标定、相位补偿、真 Urms 与相位重建 Upp 计算，并实现时域和频域独立显示及连续数据输出。测试结果验证了 10~500 kHz 分析范围、典型多谐波组合、1 MHz 强干扰抑制和小于 2 s 的响应速度。

系统具备进一步提高测量精度的算法与标定基础。综合性能通过全量程、多相位、多谐波及强干扰条件下的独立测试进行确认，最终结论以完整测试记录和统计结果为依据。

参考文献

- [1] 全国大学生电子设计竞赛组委会. 周期信号测量分析装置 (G 题) [Z].
- [2] Analog Devices. AD9238: Dual 12-Bit, 20/40/65 MSPS ADC Data Sheet[Z].
- [3] STMicroelectronics. STM32F407xx Reference Manual[Z].
- [4] Intel. Cyclone IV Device Handbook[Z].
- [5] Oppenheim A V, Schafer R W. Discrete-Time Signal Processing[M].

附录 A 系统方案演进摘要

表 A-1 系统方案演进

研究方案	主要技术路线	方案结论
纯 MCU 高速采样方案	双 ADC 交错采样、DFT/FFT 分析、多轮幅相拟合、缓存与 DMA 优化	用于前期技术验证，受片内 ADC 精度与交错失配限制，未作为最终方案
FPGA+STM32 分层方案	外部高速 ADC、FPGA 抽取滤波、STM32 幅相估计与二维标定	作为最终系统方案，兼顾测量精度、抗干扰能力和算法扩展性

系统方案的改进重点是将误差控制从单纯依赖后端算法平均，扩展为外部高速 ADC 保证采样基础、FPGA 前置滤波抑制带外干扰、STM32 完成参数估计与二维标定的完整测量链。该架构能够支持基波与任意两个有效谐波的组合，而不局限于固定的谐波阶次。

附录 B 板载扩展电路

采集板同时配置 AD9767 双通道数模转换器及输出调理电路，用于通用信号输出与调试扩展。本装置只使用 AD9238 采样通道，数模转换器在测量过程中保持静止输出，不参与被测信号的产生、测量或参数计算。




图 B-1 AD9767 数模转换及输出调理扩展电路