

周期信号测量分析装置

设计报告（初版）

项目	内容
系统架构	AD9238 + Cyclone IV FPGA + STM32F407
测量范围	10 kHz~500 kHz 周期信号
主要功能	频率、谐波幅值与相位、Upp、Urms、时域波形、频谱显示
文档状态	初版：基于当前代码、Git 演进记录及已有实测资料整理

2026 年 7 月

摘 要

本装置面向 10 kHz~500 kHz 周期信号的测量与分析,采用外部高速模数转换器 AD9238、Cyclone IV FPGA 与 STM32F407 构成分层处理架构。FPGA 完成高速采样、三级 CIC 抽取、Q4 精度扩展、三节 SOS 低通滤波及双速率帧缓存;STM32 基于 CMSIS-DSP 完成 4096 点频谱分析、谱峰插值、基波与谐波识别、正弦最小二乘幅相拟合、二维幅频标定、通道相位响应补偿,并由重建波形求取峰峰值 U_{pp} ,由各正交分量求取真有效值 U_{rms} 。系统同时提供 1 周期/3 周期时域波形、10~500 kHz 频谱、串口屏交互和 USART1 连续遥测。当前工程 FFT 分析采样率为 1.25 MSPS,频率栅格约 305.18 Hz;已有联调资料显示,典型 H1/H3/H4 组合下最大频率误差为 9 Hz,参数处理约 151 ms,三周期波形更新约 291 ms,并能在叠加 1 MHz、200 mV_{pp} 干扰时保持主要分量识别。工程已建立 10~500 kHz、50~250 mV_{pp} 二维幅值标定表与相位补偿表,为进一步实现全量程高精度 U_{pp} 测量提供基础。

关键词: 周期信号; FPGA 数字滤波; 频谱分析; 谐波拟合; 二维标定; 峰峰值重建

目 录

1 系统方案论证与选择.....	5
1.1 任务需求分析.....	5
1.2 方案一：STM32H7 片内双 ADC 高速采样	5
1.3 方案二：外部高速 ADC 与 STM32 直接处理.....	5
1.4 方案三：AD9238、FPGA 与 STM32 分层处理	5
2 理论分析与参数计算.....	7
2.1 周期信号数学模型.....	7
2.2 采样率与频率分辨率.....	7
2.3 频谱泄漏与谱峰插值.....	7
2.4 正弦最小二乘幅相估计.....	7
2.5 真有效值计算.....	7
2.6 峰峰值 U_{pp} 的相位重建算法.....	8
2.7 二维幅值标定.....	8
3 系统硬件设计	9
3.1 总体硬件结构.....	9
3.2 输入与模数转换模块.....	9
3.3 FPGA 模块	9
3.4 STM32F407 与通信接口	9
3.5 电源与抗干扰设计.....	9
4 FPGA 与 STM32 软件设计	10
4.1 FPGA 采集与滤波流程	10
4.2 STM32 测量状态机	10
4.3 频谱分析与谐波识别.....	11
4.4 标定换算与 U_{pp} 计算.....	11
4.5 串口屏交互逻辑.....	11
5 系统测试方案与已有结果.....	12
5.1 测试仪器与连接.....	12
5.2 功能测试项目.....	12
5.3 典型多谐波测试.....	12
5.4 1 MHz 强干扰测试	13
5.5 高精度 U_{pp} 验证计划.....	13
6 误差来源与改进措施.....	14

6.1 模拟与采样误差..... 14

6.2 数字处理误差..... 14

6.3 标定误差..... 14

6.4 后续优化方向..... 14

7 结论 15

参考文献 16

附录 A 当前工程与弃用工程演进摘要 17

附录 B 正式报告待补材料清单 18

1 系统方案论证与选择

1.1 任务需求分析

装置需要对 10 kHz~500 kHz 范围内的周期信号进行分析，在信号由基波和不超过两个谐波分量构成时，给出基波频率、各有效分量幅值与相位、总波形峰峰值 U_{pp} 和真有效值 U_{rms} ，并显示时域波形与频谱。输入端采用 50 Ω 匹配口径，还需考虑高频小信号、非整周期采样、频谱泄漏、通道幅相响应以及 1 MHz 以上强干扰等因素。

1.2 方案一：STM32H7 片内双 ADC 高速采样

早期 new2026 工程采用 STM32H743 的 ADC1/ADC2 交错采样，目标采样率约 8.192 MSa/s、单帧 16384 点，抽取后执行 4096 点 FFT，再使用 500 Hz 网格锁定和 H1/H2/H3 联合最小二乘拟合。该方案集成度高、硬件简单，Git 历史中经历了 DFT、拟合迭代、双 ADC 采样、缓存/DMA 和综合 V_{pp} 等多轮优化。

实测表明，该路线在高频小信号条件下受到片内 ADC 的 INL/DNL、参考电压噪声、输入带宽，以及双 ADC 通道增益、偏置和采样时刻失配的共同限制。交错失配会形成确定性杂散，多帧平均虽可改善随机重复性，却无法消除系统性误差。此外，固定 H1/H2/H3 模型不能完整覆盖 H1/H3/H4 等任意谐波组合。因此该工程作为技术预研保留，未作为最终方案。

1.3 方案二：外部高速 ADC 与 STM32 直接处理

采用独立高速 ADC 可显著改善模拟精度和动态范围，并避免片内双 ADC 交错失配；但若全部高速采样数据直接送入 STM32，接口吞吐、缓存容量、实时数字滤波和干扰抑制压力较大。特别是强带外干扰存在时，仅依赖 MCU 软件后处理容易发生混叠或压缩有效动态范围。

1.4 方案三：AD9238、FPGA 与 STM32 分层处理

最终方案由 AD9238 完成高速采样，Cyclone IV FPGA 执行实时抽取与低通滤波，并分别形成 1.25 MSPS 分析帧和 5 MSPS 波形帧；STM32F407 负责 FFT、谐波参数估计、标定换算、 U_{pp}/U_{rms} 计算和人机交互。该结构把确定性、高吞吐的前端处理放在 FPGA，把复杂且便于迭代的浮点分析放在 MCU，兼顾抗干扰能力、算法灵活性和工程可维护性。

表 1-1 三种总体方案比较

比较项目	STM32H7 双 ADC	外部 ADC 直连 MCU	AD9238+FPGA+STM32
模拟精度	受片内 ADC 与交错失配限制	较高	较高
带外干扰抑制	主要依赖软件	MCU 负担较重	FPGA 实时滤波
任意谐波组合	早期固定 H1/H2/H3	可实现	支持最多 3 个有效分量

比较项目	STM32H7 双 ADC	外部 ADC 直连 MCU	AD9238+FPGA+STM32
数据吞吐压力	高	高	FPGA 抽取后较低
算法迭代	方便	方便	MCU 侧方便
最终选择	预研后弃用	未采用	采用

2 理论分析与参数计算

2.1 周期信号数学模型

设被测信号由基波及至多两个谐波组成，可统一表示为：

$$u(t) = \sum A_k \sin(2\pi k f_0 t + \varphi_k) \quad (2-1)$$

式中， f_0 为基波频率， k 为谐波次数， A_k 为第 k 次分量的峰值幅度， φ_k 为相对于统一正弦基准的相位。系统不预设谐波一定为 2 次或 3 次，而是在 10~500 kHz 有效频带内识别幅值最大的有效分量并匹配到整数谐波阶次，最多保留 3 个分量。

2.2 采样率与频率分辨率

FPGA 输出 4096 点分析帧，分析采样率为 1.25 MSPS，因此 FFT 原始频率间隔为：

$$\Delta f = F_s / N = 1.25 \times 10^6 / 4096 \approx 305.18 \text{ Hz} \quad (2-2)$$

305.18 Hz 小于 500 Hz 最小分辨率要求。进一步通过窗函数抑制泄漏、谱峰插值和正弦拟合对栅格内频率进行细化，使频率测量不局限于整数 FFT 频点。波形显示路径采用 5 MSPS 采样率，以提高 100 kHz 及更高频率信号的相位连续性和显示平滑度。

2.3 频谱泄漏与谱峰插值

实际采样帧通常不包含整数个周期，直接 FFT 会产生谱泄漏。系统对去直流后的数据加窗，再在候选谱峰附近进行亚频点插值，获得更准确的中心频率和初始幅值。基波频率确定后，各候选峰按 $f \approx k f_0$ 进行谐波匹配，避免把 1 MHz 干扰或其他非整数倍杂散误认为有效谐波。

2.4 正弦最小二乘幅相估计

对每个已识别频率，将正弦分量写成线性形式：

$$x[n] = a \sin(\omega n) + b \cos(\omega n) + c \quad (2-3)$$

由最小二乘求得 a 、 b 和直流项 c ，分量峰值 A 及相位 ϕ 分别为：

$$A = \sqrt{a^2 + b^2}, \quad \phi = \text{atan2}(b, a) \quad (2-4)$$

该方法利用整帧样本联合估计，比直接读取单个 FFT 幅值具有更小的栅栏效应。当前代码还保留了面向 0.2 mV 目标的实验路径，用于频率细化和特定混叠干扰联合拟合；其全量程有效性仍需在烧录后通过自动化标定与独立复测确认。

2.5 真有效值计算

不同整数次谐波在整周期内相互正交，去除直流分量后，总信号真有效值为各分量有效值平方和开方：

$$U_{rms}=\sqrt{[(1/2)\Sigma A_k^2]} \quad (2-5)$$

因此 U_{rms} 只与各分量峰值有关，不受初相位影响。若分量幅值为信号源 50 Ω 端口的峰值口径，计算时必须保持相同口径，避免把峰值、峰峰值或 High-Z 显示值混用。

2.6 峰峰值 U_{pp} 的相位重建算法

含谐波波形的正峰值与负峰值通常不会等于各分量峰值的简单代数和。系统使用标定后的幅值和相位重建一个基波周期内的连续波形，并求其最大值与最小值：

$$U_{pp}=\max u(t)-\min u(t) \quad (2-6)$$

为降低离散扫描遗漏极值造成的误差，可先进行高密度相位扫描定位候选极值，再用局部插值或迭代求导数零点。相位校准尤其重要：绝对起始相位随采样触发时刻变化，但满足 $\phi_k-k\phi_1$ 的相对组合相位在相同信号条件下应保持稳定。通道相位补偿应作为绝对频率 f 的连续响应 $P(f)$ 进行解包和插值，而不是为每一种谐波组合单独建表。

2.7 二维幅值标定

模拟前端和数字滤波的增益同时随频率与幅度变化，一维比例系数难以保证全量程精度。当前工程使用二维幅值标定表：频率轴覆盖 10~500 kHz、步进 10 kHz；幅度轴采用 50、100、150、200、250 mVpp 五档。每个标定点采集 20 帧并取中位数，运行时先沿幅度轴分段插值，再沿频率轴插值，直接输出最终 50 Ω 口径的峰值毫伏。

3 系统硬件设计

3.1 总体硬件结构




图 3-1 系统硬件总体框图

3.2 输入与模数转换模块

输入端按 50 Ω 系统口径设计，信号源选择 50 Ω 负载模式。AD9238 对 CH1 输入进行高速采样，FPGA 将 offset-binary 码转换为以零为中心的有符号码。外部 ADC 方案提供了比片内 ADC 更稳定的动态范围，并为小幅度高频信号的二维标定提供硬件基础。

待补充：补入最终模拟输入调理、阻抗匹配、保护电路和 AD9238 接口原理图，并在图中标注关键器件参数。

3.3 FPGA 模块

FPGA 采用 Cyclone IV EP4CE6E22C8。当前顶层仅保留 G 题测量闭环：AD9238 CH1→三级 CIC 十倍抽取→Q4 精度扩展→三节 SOS 低通→双速率帧缓存→SPI。分析模式对滤波输出进一步 4 倍抽取，形成 1.25 MSPS、4096 点分析帧；波形模式直接保存 5 MSPS 滤波结果。两个 2048×16 bit RAM 组成一个 4096×16 bit 逻辑帧，采集与读取跨时钟域通过 toggle 握手完成。

3.4 STM32F407 与通信接口

STM32F407 通过 SPI1 向 FPGA 发送启动分析、启动波形、读取状态和读取样本等 32 位命令。UART4 连接淘晶驰串口屏，USART1 用于连续输出 G_FLOW、G_MEAS、G_PHASE 及标定遥测数据。单片机上电后可自动进入连续采集模式，无需按键即可输出实时数据；屏幕按键用于发起独立的时域或频域测量。

3.5 电源与抗干扰设计

系统采用单路 5 V 输入，各数字与模拟电源由板上稳压电路产生。高速 ADC、FPGA 和 MCU 应采用分区布线、完整地平面对、就近去耦和时钟回流控制；模拟输入走线保持阻抗连续并远离数字时钟。FPGA 低通滤波用于抑制 1 MHz 及以上干扰，但模拟前端仍需保证输入不过载，避免强干扰在 ADC 前端产生非线性互调。

4 FPGA 与 STM32 软件设计

4.1 FPGA 采集与滤波流程



图 4-1 FPGA 数据处理流程

4.2 STM32 测量状态机

STM32 状态机包括空闲、等待分析帧、等待波形帧、等待重启和结果保持等状态。一次分析完成后依次执行频谱分析、标定换算、相位补偿、Upp/Urms 计算及遥测输出；时域按钮还会启动独立的 5 MSPS 波形帧采集。连续串口模式在帧间隔到达后自动开始下一次测量，采集超时上限为 2 s。

表 4-1 STM32 参数处理流程

阶段	主要处理	输出
启动	读取 FPGA ID、初始化屏幕与串口	启动状态
分析采集	获取 1.25 MSPS、4096 点帧	原始分析数据
参数提取	FFT、插值、谐波匹配、最小二乘	频率、码值幅相
标定换算	二维幅值插值、相位响应补偿	mV 与校准相位
综合计算	真 Urms、相位重建 Upp	总参数

阶段	主要处理	输出
显示/遥测	按模式更新屏幕并连续输出串口	时域、频域与日志

4.3 频谱分析与谐波识别

SpectrumAnalyzer_Run() 对固定采样帧执行频谱分析，结果结构包含基波频率、RMS 码值、Vpp 码值、干扰峰以及最多 3 个 SpectrumComponent。每个分量记录谐波阶次、绝对频率、码值幅度和相位。频谱显示仅覆盖 10~500 kHz，并采用最大值池化压缩到屏幕波形控件点数。

4.4 标定换算与 Upp 计算

GMeasurement_Convert() 依据绝对频率和码值幅度查询二维标定表，输出峰值毫伏；相位表按绝对频率线性插值。标定表已直接采用最终 50 Ω 显示口径，使用二维表时不再额外乘 0.5。GMeasurement_QuantizeHalfMv() 为辅助量程功能：仅复制幅值并按 round(2A)/2 量化后重新计算 Upp，原生 H 分量与 Urms 显示仍保持小数值。该辅助模式默认关闭。

当前版本还在辅助量程功能开启时，使用 STM32F407 硬件随机数在最终 Upp 上叠加[0, 0.01 mV) 微小量。此功能不属于测量精度的物理改进，正式竞赛版本建议通过盲测确认其必要性；若无明确统计依据，应关闭或删除，避免对可追溯性造成影响。

4.5 串口屏交互逻辑

表 4-2 串口屏按键功能

按键	屏幕事件帧	功能	影响范围
b0	55 01 00 00 FF FF FF	时域测量，更新 t0/t1/t2/t6 及 s0	只处理时域结果
b1	原有周期切换事件	切换 s0 显示 1 周期或 3 周期	只影响 s0，不影响 s1
b2	55 03 00 00 FF FF FF	频域测量，更新 t3/t4/t5 及 s1	只处理频域结果
b3	55 04 00 00 FF FF FF	量程切换/0.5 mV 辅助量化开关	只改变 Upp 辅助计算

b0 和 b2 使用互不干扰的测量与显示路径：按下 b0 不更新频谱字段和 s1，按下 b2 不更新时域字段和 s0；b1 仅改变 s0 波形的周期跨度。屏幕幅值字段采用小数点后三位格式，以便观察亚毫伏变化。

5 系统测试方案与已有结果

5.1 测试仪器与连接

测试时由网络可控信号发生器输出单通道合成波形，负载模式设为 $50\ \Omega$ ，经 BNC 连接至装置输入端；USART1 连接上位机记录连续遥测，串口屏观察时域、频域和参数显示。多谐波和干扰均由信号发生器 CH1 内部叠加，避免外部合路器引入额外幅相误差。

待补充：补充信号发生器、示波器/频率计、直流电源的具体型号、校准状态和连接照片。

5.2 功能测试项目

表 5-1 系统测试项目

序号	测试项目	建议测试点	判据
1	频率范围	10、50、100、200、300、400、500 kHz	频率误差满足题目要求
2	幅值范围	50、100、150、200、250 mVpp	分量幅值及 U_{pp} 误差达标
3	单谐波组合	H_1+H_n ，改变 n 和相位	正确识别阶次、幅相
4	双谐波组合	H_1 +任意两个谐波	最多 3 个分量均正确
5	强干扰	叠加 1 MHz/200 mVpp 及 2 MHz 干扰	有效分量和综合值稳定
6	波形显示	1 周期/3 周期、低频/高频	方向正确、平滑、无明显畸变
7	响应时间	参数、时域、频域按钮	总响应时间小于 2 s
8	无信号	输入端无有效信号	正确显示无信号状态

5.3 典型多谐波测试

已有无屏联调资料采用 $H_1=10.5\text{ kHz}/120\text{ mVpp}$ 、 $H_3=31.5\text{ kHz}/60\text{ mVpp}$ 、 $H_4=42\text{ kHz}/40\text{ mVpp}$ 的组合。按峰值口径，各分量为 60 mV、30 mV 和 20 mV；理论 U_{rms} 约 49.50 mV，相位重建理论 U_{pp} 约 154.89 mV。

表 5-2 典型 $H_1/H_3/H_4$ 组合测试结果

参数	理论值	实机结果	备注
$H_1/H_3/H_4$ 峰值	60/30/20 mV	资料中与设置一致	二维标定口径
U_{pp}	约 154.89 mV	157 mV	早期联调结果
U_{rms}	约 49.50 mV	50 mV	早期联调结果

参数	理论值	实机结果	备注
最大频率误差	—	9 Hz	典型组合
参数处理时间	<2 s	约 151 ms	不含人工操作
3 周期波形时间	<2 s	约 291 ms	满足响应要求

5.4 1 MHz 强干扰测试

抗干扰测试设置 H1=100 kHz/120 mVpp、H3=300 kHz/60 mVpp、H4=400 kHz/40 mVpp，并叠加 H10=1 MHz/200 mVpp 干扰。已有资料记录实机仍得到 H1/H3/H4 峰值 60/30/20 mV，Upp=154 mV、Urms=49 mV，参数处理时间约 151 ms，说明 FPGA 抽取低通链对带外强干扰具有明显抑制作用。

需要注意：1 MHz/200 mVpp 只是一个代表性点，不能代替对不同干扰频率、幅度和相位的全量程验证。若干扰导致模拟前端或 ADC 饱和，数字滤波无法恢复已经失真的有效信号。

5.5 高精度 Upp 验证计划

0.5 mV 乃至 0.2 mV 精度目标必须通过独立盲测确认，而不能仅以标定点回测作为结论。建议自动遍历频率、总幅度、谐波阶次、相位和干扰条件，将信号发生器配置、原始码值、拟合幅相、标定结果、理论 Upp 与显示 Upp 写入 CSV，分别统计最大绝对误差、均方根误差、95%分位误差和重复性。

表 5-3 Upp 高精度自动化测试矩阵

维度	建议取值	说明
基波频率	10~500 kHz，至少每 10 kHz	覆盖标定节点与节点中点
分量幅值	峰峰值 50~250 mV 范围内多档	包含低幅和满量程边界
谐波阶次	H2、H3、H4 及其他有效阶次	总分量数不超过 3
相位	0° ~330°，步进 30° 或随机	验证相位重建极值
干扰	无干扰、1 MHz/200 mVpp、2 MHz 等	检查滤波和混叠路径
复测	每点至少 20 帧	评估中位数、均值和波动

待补充：烧录当前版本后完成全量程盲测，并把原始 CSV、误差统计图和最坏点波形补入正式报告。当前文档不把“0.2 mV 全范围精度”写成已完成指标。

6 误差来源与改进措施

6.1 模拟与采样误差

- 信号源幅值口径和 $50\ \Omega$ 负载误差：必须确认设置值是峰值、峰峰值还是 High-Z 等效值。
- 输入网络、ADC 驱动及 AD9238 的频率响应、增益误差、偏置、噪声和非线性。
- 时钟抖动在高频分量上的相位噪声，以及电源、地回流和数字串扰。

6.2 数字处理误差

- 非整周期采样产生频谱泄漏，谱峰插值和拟合频率偏差会进一步影响幅相。
- FPGA CIC/SOS 定点量化、饱和和通带幅相响应；Q4 扩展用于降低级间舍入误差。
- 谐波阶次错误、强干扰误识别或混叠分量未纳入联合拟合。
- U_{pp} 极值搜索网格过疏会漏过真实极值，应使用局部细化或解析导数求根。

6.3 标定误差

二维幅值表可以补偿稳定、可重复的频率与幅度响应，但无法补偿随温度、电源、连接器和器件批次漂移的误差。相位表需要先解包，并去除任意线性时延后形成连续 $P(f)$ ；若直接记录每次采集的绝对相位，触发时刻变化会使表失效。标定数据与固件版本必须绑定，正式报告应记录标定日期、仪器和环境温度。

6.4 后续优化方向

- 在标定节点之间增加独立验证点，避免只验证插值表本身。
- 将 U_{pp} 重建的极值搜索改为“粗扫描+导数求根/抛物线细化”，并使用双精度离线对照。
- 对 1 MHz 及 2 MHz 强干扰建立专门的混叠与前端过载测试，必要时调整模拟低通。
- 增加板温采样，评估温漂后决定是否需要分温区标定。
- 保留原始测量值和校准后测量值双通道遥测，提高结果可追溯性。

7 结论

本设计经过纯 MCU 高速采样方案预研后，最终形成 AD9238、Cyclone IV FPGA 与 STM32F407 分层处理架构。FPGA 完成实时抽取和低通滤波，STM32 完成 FFT、任意谐波组合识别、正弦最小二乘幅相估计、二维幅值标定、相位补偿、真 Urms 与相位重建 Upp 计算，并实现时域/频域独立显示及连续串口遥测。已有资料验证了 10~500 kHz 分析框架、典型 H1/H3/H4 组合、1 MHz 强干扰抑制和小于 2 s 的响应速度。

当前工程已经具备进一步提升精度的算法与标定基础，但 0.5 mV 和 0.2 mV 指标仍应通过烧录后的全量程、多相位、多谐波和强干扰盲测确认。正式报告需补齐原理图、整机照片、仪器型号以及自动测试统计数据，再据实给出最终达标结论。

参考文献

- [1] 全国大学生电子设计竞赛组委会. 周期信号测量分析装置 (G 题) [Z].
- [2] Analog Devices. AD9238: Dual 12-Bit, 20/40/65 MSPS ADC Data Sheet[Z].
- [3] STMicroelectronics. STM32F407xx Reference Manual[Z].
- [4] Intel. Cyclone IV Device Handbook[Z].
- [5] ARM. CMSIS-DSP Software Library User Guide[Z].
- [6] Oppenheim A V, Schafer R W. Discrete-Time Signal Processing[M].
- [7] 当前工程 README、G 题无屏联调与标定说明、Git 提交记录及源代码[Z].

附录 A 当前工程与弃用工程演进摘要

表 A-1 两个工程的技术演进

工程	代表性 Git 演进	结论
当前 2026G 工程	初始 FPGA+STM32→数值正常→串口屏周期切换→0.5 mV 路径→0.2 mV 实验→b3 量化→硬件随机数	最终主工程，持续标定和验证
new2026 工程	DFT→DFT V2→多轮拟合→双 ADC→缓存/DMA→综合 Vpp→最终复查	纯 MCU 方案预研，因实机精度与扩展性不足弃用

Git 历史反映的核心思路并非简单更换主控，而是把误差控制从“仅靠后端算法平均”转向“外部高速 ADC 保证模拟基础、FPGA 前置滤波控制带外干扰、MCU 进行可迭代的参数估计与二维标定”。这一演进使系统能够支持题目允许的任意两个谐波，而不局限于固定 H2/H3。

附录 B 正式报告待补材料清单

- 完整系统原理图、PCB 关键布局截图、整机照片和测试连接图。
- 信号发生器、示波器/频率计、电源的型号与计量信息。
- 10~500 kHz、50~250 mVpp 全量程自动测试 CSV 及误差统计。
- 不同谐波阶次、随机相位、1 MHz/2 MHz 干扰的最坏点结果。
- 屏幕时域、频域、1 周期/3 周期显示照片。
- 最终功耗、尺寸和连续运行稳定性测试。