

## طراحی سیستمهای دیجیتال (FPGA,ASIC)

تكليف سرى پنجم

1 - فرض کنید در یک سیستم دیجیتال، درایههای بردار [a0,a1,a2,a3] از طریق یک پورت ورودی ۸ بیتی به ترتیب با هر کلاک یک نمونه وارد می شوند. قرار است این بردار در یک ماتریس \*۳ که هر یک از ستون های آن در یک حافظه ROM جداگانه چهار بایتی ذخیره شده است ضرب شود .

الف) مدار ضرب بردار در ماتریس را به گونه ای طراحی نمایید که حداکثر با استفاده از سه عدد ضرب و جمع کننده تمام محاسبات انجام شود.

ب) قرار است المان های مربوط به بردارهای A,B,C که هر کدام یک بردار \*×۱ هستند از طریق همان پورت ورودی  $\Lambda$  بیتی به صورت مالتی پلکس شده وارد شوند. ترتیب ورود داده ها به گونه ای است که در سه کلاک اول، داده اول بردار ها یعنی a0, b0, c0 وارد می شود. در سه کلاک بعدی نمونه دوم بردارها و در سه کلاک چهارم نمونه چهارم هر یک از بردار ها از طریق پورت ورودی وارد می شود. مدار دریافت ورودیها را طراحی نمایید.

نحوه تحویل: برای هر طراحی دو فایل VHDL آماده نمایید. یک فایل خود طراحی و یک فایل دیگر هم فایل تست طراحی (Test Bench). همچنین یک فایل PDF حداکثر ۱۰ صفحه ای شامل نتایج سنتز و شبیه سازی طراحی ها نیز آماده نمایید. برای این سری ۴ فایل طراحی همراه با یک فایل pdf را در یک فولدر با نامی به فرمت زیر گذاشته و به صورت یک فایل فشرده در سایت درس بارگذاری نمایید.

فرمت نام فولدر: FullName#9123456#EXS3

از گزارش سنتز فقط قسمتی که اعلام میکند چه مداری استخراج شده و همچنین بخشی که بیان میکند چه درصدی از منابع FPGA استفاده شده است را ارسال نمایید. عکسهای نتایج شبیهسازی باید به وضوح درستی کارکرد قطعه را نشان دهد.

تذكر ١: تمام طراحي ها بايد به صورت قابل سنتز باشد.