

Pre-Report

FPGA Lab

Experiment 7



1928
K. N. Toosi
University of Technology
Faculty of Electrical Engineering

Naghiloo 40010093 + Tourigh 40003913

FPGA Lab

Kimia Hadidi

1403/09/02

Designed By:



۱- بله، هر جا کلیدی است که ممکن است بانس بوجود بیاورد، باید دیانسر استفاده شود.

-۲

```

1
2 library IEEE;
3 use IEEE.STD_LOGIC_1164.ALL;
4 use IEEE.STD_LOGIC_ARITH.ALL;
5 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6
7 entity MatrixKey is
8     port ( Column : in  std_logic_vector(1 to 4) := (others => '1');
9           CLK      : in  std_logic;
10          Row      : out std_logic_vector(1 to 4) := (others =>
11          '0');
12          Hit      : out std_logic := ('0');
13          Output    : out std_logic_vector(3 downto 0) := (others =>
14          '0'));
15 end MatrixKey;
16
17 architecture BHV of MatrixKey is
18     type state_t is (Check, Row1, Row2, Row3, Row4);
19     signal State : state_t := Check;
20
21     begin
22         STATE_MEMORY: process(CLK)
23         begin
24             if (CLK'event and CLK='1') then
25                 case State is
26                     when Check =>
27                         if (Column="1111") then
28                             Hit <= '0'; State <= Check;
29                         else
30                             Row <= (1 => '0', others => 'Z'); State <= Row1;
31                         end if;
32                     when Row1 =>
33                         if (Column="1111") then
34                             Row <= (2 => '0', others => 'Z'); State <= Row2;
35                         else
36                             Hit <= '1'; Row <= (others => '0'); State <= Check;
37                             if (Column(1)='0') then Output <= x"0";
38                             elsif (Column(2)='0') then Output <= x"1";
39                             elsif (Column(3)='0') then Output <= x"2";
40                             else Output <= x"3";
41                             end if;
42                         end if;
43                     when Row2 =>
44                         if (Column="1111") then
45                             Row <= (3 => '0', others => 'Z'); State <= Row3;
46                         else
47                             Hit <= '1'; Row <= (others => '0'); State <= Check;
48                             if (Column(1)='0') then Output <= x"4";
49                             elsif (Column(2)='0') then Output <= x"5";
50                             elsif (Column(3)='0') then Output <= x"6";
51                             else Output <= x"7";
52                             end if;
53                         end if;
54                     when Row3 =>
55                         if (Column="1111") then
56                             Row <= (4 => '0', others => 'Z'); State <= Row4;
57                         else
58                             Hit <= '1'; Row <= (others => '0'); State <= Check;
59                             if (Column(1)='0') then Output <= x"8";
60                             elsif (Column(2)='0') then Output <= x"9";
61                             elsif (Column(3)='0') then Output <= x"A";
62                             else Output <= x"B";
63                             end if;
64                         end if;
65                     when Row4 =>
66                         Hit <= '1'; Row <= (others => '0'); State <= Check;
67                         if (Column(1)='0') then Output <= x"C";
68                         elsif (Column(2)='0') then Output <= x"D";
69                         elsif (Column(3)='0') then Output <= x"E";
70                         else Output <= x"F";
71                         end if;
72                     when others => State <= Check;
73                 end case;
74             end if;
75         end process STATE_MEMORY;
76     end architecture BHV;

```

این کد VHDL برای یک سیستم ماتریس کلیدی (Matrix Keypad) نوشته شده است که برای خواندن ورودی‌های یک صفحه کلید ماتریسی طراحی شده است. در اینجا، عملکرد اصلی به این صورت است که با استفاده از یک ماشین حالت (state machine)، خطوط سطر (Row) به ترتیب فعال می‌شوند و وضعیت خطوط ستون (Column) بررسی می‌شود تا کلید فشرده شده شناسایی شود.

توضیح عملکرد:

۱. تعاریف اولیه:

- ورودی‌ها شامل Column (برای خواندن وضعیت ستون‌ها) و CLK (سیگنال کلاک) هستند.
- خروجی‌ها شامل Row (برای فعال‌سازی سطرها)، Hit (برای نشان دادن فشردن یک کلید)، و Output (برای نمایش مقدار کلید فشرده شده به صورت عدد هگزادسیمال) هستند.

2. ماشین حالت (State Machine):

- پنج حالت برای عملکرد سیستم تعریف شده است:
- Check: بررسی می‌کند که آیا هیچ کلیدی فشرده نشده است. (Column = "1111") در صورت عدم فشردن کلید، سیستم در همین حالت باقی می‌ماند.
- Row1, Row2, Row3, Row4: به ترتیب خطوط سطرها را فعال می‌کنند و ستون‌ها را بررسی می‌کنند. اگر کلیدی فشرده شود، مقدار هگزادسیمال مربوطه در خروجی Output قرار می‌گیرد و سیستم به حالت Check بازمی‌گردد.

۳. فرآیند اصلی:

- در هر لبه بالارونده کلاک، حالت فعلی سیستم بررسی می‌شود.
- در هر سطر فعال، اگر مقدار ستون‌ها نشان‌دهنده فشردن یک کلید باشد (یکی از بیت‌های ستون برابر 'ه' باشد)، مقدار کلید شناسایی می‌شود:

- مقادیر هگزادسیمال از 0 تا F بسته به موقعیت سطر و ستون تعیین می‌شوند.
- اگر هیچ کلیدی شناسایی نشود، سطر بعدی فعال می‌شود.

۴. مدیریت خروجی‌ها:

- خروجی Hit زمانی که یک کلید فشرده شود، به 'ا' تغییر می‌کند.
 - خروجی Output مقدار کلید را به صورت هگزادسیمال ذخیره می‌کند.
 - خروجی Row نیز بسته به سطر فعال تغییر می‌کند.
- این کد به طور کارآمد کلید فشرده شده در یک ماتریس کلیدی را شناسایی کرده و مقدار آن را در خروجی ارائه می‌دهد. از ماشین حالت برای ساده‌سازی منطق و کنترل دقیق زمان‌بندی استفاده شده است.

(بقیه موارد صفحه بعد)

۳- نیاز به debouncer و Seven_Segment و Freq_Div داریم که همگی مشابه قبل هستند ولی طراحی Seven_Segment کمی تغییر کرده که کد آن را در زیر مشاهده میکنید:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.std_logic_unsigned.ALL;
4
5  entity Seven_Segment is
6
7      Port(Din : in STD_LOGIC_VECTOR (3 downto 0);
8          CLK, Hit : in STD_LOGIC;
9          COM : buffer STD_LOGIC_VECTOR(1 downto 0) := "01";
10         Dout : out STD_LOGIC_VECTOR (7 downto 0));
11
12 end Seven_Segment;
13
14 architecture BHV of Seven_Segment is
15     signal temp_Byte : STD_LOGIC_VECTOR(7 downto 0);
16     signal temp_Nibble : STD_LOGIC_VECTOR(3 downto 0);
17     signal temp_Dout : STD_LOGIC_VECTOR (7 downto 0);
18
19     type memory1_t is array (0 to 15) of STD_LOGIC_VECTOR(7 downto 0);
20     signal BIN2BCD : memory1_t := (
21         b"0000_0000", -- BCD for 0
22         b"0000_0001", -- BCD for 1
23         b"0000_0010", -- BCD for 2
24         b"0000_0011", -- BCD for 3
25         b"0000_0100", -- BCD for 4
26         b"0000_0101", -- BCD for 5
27         b"0000_0110", -- BCD for 6
28         b"0000_0111", -- BCD for 7
29         b"0000_1000", -- BCD for 8
30         b"0000_1001", -- BCD for 9
31         b"0001_0000", -- BCD for 10
32         b"0001_0001", -- BCD for 11
33         b"0001_0010", -- BCD for 12
34         b"0001_0011", -- BCD for 13
35         b"0001_0100", -- BCD for 14
36         b"0001_0101" -- BCD for 15
37     );
38
39     type memory2_t is array (0 to 9) of STD_LOGIC_VECTOR(7 downto 0);
40     signal BCD2Segments : memory2_t := (
41         "11000000", -- BCD for 0
42         "11111001", -- BCD for 1
43         "10100100", -- BCD for 2
44         "10110000", -- BCD for 3
45         "10011001", -- BCD for 4
46         "10010010", -- BCD for 5
47         "10000010", -- BCD for 6
48         "11111000", -- BCD for 7
49         "10000000", -- BCD for 8
50         "10010000" -- BCD for 9
51     );
52
53 begin
54
55     temp_Byte <= BIN2BCD(conv_integer(Din));
56
57     process(CLK)
58     begin
59         if (CLK'event and CLK = '1') then
60             if (COM = "10" or COM = "00") then
61                 COM <= "01";
62                 temp_Nibble <= temp_Byte(3 downto 0);
63             elsif (COM = "01") then
64                 if (Din > 9) then
65                     COM <= "10";
66                 else
67                     COM <= "00";
68                 end if;
69                 temp_Nibble <= temp_Byte(7 downto 4);
70             end if;
71         end if;
72     end process;
73
74     temp_Dout <= BCD2Segments(conv_integer(temp_Nibble));
75
76     Dout <= "10111111" when Hit='0' else temp_Dout;
77
78 end BHV;


```


```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity main is
5      Port ( CLK : in STD_LOGIC;
6            Column : in STD_LOGIC_VECTOR (1 to 4);
7            Row : out STD_LOGIC_VECTOR (1 to 4);
8            Output : out STD_LOGIC_VECTOR (7 downto 0);
9            COM : out STD_LOGIC_VECTOR (1 downto 0));
10 end main;
11
12 architecture Structural of main is
13     signal C : STD_LOGIC_VECTOR (1 to 4);
14     signal CLK_MK : STD_LOGIC;
15     signal CLK_SS : STD_LOGIC;
16     signal Hit : STD_LOGIC;
17     signal O : STD_LOGIC_VECTOR (3 downto 0);
18
19 begin
20
21     DUT0_0: entity work.debounce port map(CLK, Column(1), C(1));
22     DUT0_1: entity work.debounce port map(CLK, Column(2), C(2));
23     DUT0_2: entity work.debounce port map(CLK, Column(3), C(3));
24     DUT0_3: entity work.debounce port map(CLK, Column(4), C(4));
25
26     DUT1_0: entity work.Freq_Div generic map(12500) port map(CLK, CLK_MK);
27     DUT1_1: entity work.Freq_Div generic map(25*(10**3)) port map(CLK, CLK_SS);
28
29     DUT2: entity work.MatrixKey port map(C, CLK_MK, Row, Hit, O);
30     DUT3: entity work.Seven_Segment port map(O, CLK_SS, Hit, COM, Output);
31
32 end Structural;
33

```

مرحله بعد (تست پنج نویسی):





```

1  NET "CLK" LOC = P80;
2
3  NET "Column[1]" LOC = P19;
4  NET "Column[2]" LOC = P20;
5  NET "Column[3]" LOC = P21;
6  NET "Column[4]" LOC = P22;
7
8  NET "Row[1]" LOC = P18;
9  NET "Row[2]" LOC = P16;
10 NET "Row[3]" LOC = P15;
11 NET "Row[4]" LOC = P13;
12
13 NET "COM[0]" LOC = P125;
14 NET "COM[0]" LOC = P126;
15
16 NET "Output[7]" LOC = P131;
17 NET "Output[6]" LOC = P132;
18 NET "Output[5]" LOC = P133;
19 NET "Output[4]" LOC = P135;
20 NET "Output[3]" LOC = P137;
21 NET "Output[2]" LOC = P138;
22 NET "Output[1]" LOC = P139;
23 NET "Output[0]" LOC = P140;
24
25
26
27
28

```