

يخش اول: مقسم فركانس

مرحله ۱-۱:

۱- با فرض اینکه کلاک ورودی همان اسپلاتور ۵۰ مگاهرتزی برد آزمایشگاه است، برای تولید کلاک ۱ هرتز مقدار Div چه خواهد شد؟

$$\frac{f_{CLK_{in}}}{2 \times Div} = \frac{50 \text{ MHz}}{2 \times Div} = 1 \text{ Hz} \rightarrow Div = 25 \text{ M}$$


۲- کد مربوط به این آزمایش را نوشته و جزئیات آن را توضیح دهید.

```
library IEEE;
                                          يكيج STD_LOGIC_1164 از كتابخانه IEEE به منظور استفاده از تايپ STD_LOGIC
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
                                                               بقیه یکیج ها برای انجام محاسبات
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity experiment_2_1 is
 generic ( n : integer := 25 * (10**6) );
                                                                   سیگنال های ورودی و خروجی
    Port ( CLK_IN : in STD_LOGIC;
           CLK_OUT : inout STD_LOGIC:= '0' );
end experiment_2_1;
architecture Behavioral of experiment_2_1 is
    signal count : INTEGER := 0;
                                                          سیگنال ها و ثابت های واسطه مورد نیاز در بدنه اصلی را
  signal CLK : STD_LOGIC := '0';
                                                                        اينجا تعريف ميكنيم
    constant Div : INTEGER := n;
    process(Clk_in)
    begin
        if rising_edge(Clk_in) then
                                              هر لبه بالارونده کلاک ورودی توسط سیگنال
            count <= count + 1;</pre>
            if count = (Div-1) then
                                              count شمرده میشود و با مقدار (Div-1) مقایسه
                       CLK <= NOT CLK;
            count <= 0:
                                               میشود و درصورت برابری سیگنال CLK ما not
            end if;
                                                               میشود.
        end if;
    end process;
 CLK OUT <= CLK;
end Behavioral;
```

مرحله۱-۲:

با نوشتن یک Test bench در نرمافزار ISE در حالتی که فرکانس کلاک ورودی دلخواه باشد، با انتخاب Div مناسب، کلاک خروجی را با فرکانسی برابر با ۱/۴ فرکانس ورودی تولید کنیم. پاسخ شبیهسازی خود را نمایش دهید

```
-- Instantiate the Unit Under Test (UUT)
uut: entity work.experiment_2_1 generic map ( n => 2 ) PORT MAP ( CLK_IN => CLK_OUT => CLK_OUT);
CLK IN <= not(CLK IN) after CLK IN period/2;</pre>
```



مرحله۱-۳:

نتیجه ی گزارش سنتز را برای این طراحی ارائه دهید و دلیلی برای استفاده شدن این مقدار از منابعFPGA را گزارش کنید.

```
______
                  Advanced HDL Synthesis
______
                                                    یک شمارنده برای شمارش لبه بالارونده (تا ۲۵ میلیون لبه)
Advanced HDL Synthesis Report
Macro Statistics
                                                            برای نگهداری کلاک خروجی تا اتمام شمارش
# Counters
32-bit up counter
                                           : 1 *
# Registers
Flip-Flops
                     Final Report
______
RTL Top Level Output File Name
                           : experiment_2_1.ngr
Top Level Output File Name
                          : experiment 2 1
                           : NGC
Output Format
Optimization Goal
                           : Speed
                                                    تعداد ورودی و خروجی ها (مجموعا)
                           : No
Keep Hierarchy
Design Statistics
# IOs
Cell Usage :
# BELS
                           : 114
     GND
                           : 1
     INV
                           : 2
     LUT1
                           : 31
     LUT4
     MUXCY
                           : 39
     VCC
     XORCY
                           : 32
                                                    یک بافر برای کلاک
# FlipFlops/Latches
                           : 33
     FDE
                           : 1
     FDR
                           : 32
# Clock Buffers
                           : 1 •
     BUFGP
                           : 1
# IO Buffers
                           : 1
     OBUF
```

مرحله۱-۴:

کد UCF این طراحی را جهت پیاده سازی سخت افزاری بر روی برد آزمایشگاه بنویسید.

```
NET "CLK_IN" LOC = p80 ;
NET "CLK_OUT" LOC = p93 ;
```

بخش دوم: راه انداز سون سگمنت

محله۲-۱:

ا- تحقیق کنید تا چه فرکانسی تغییرات آن با چشم قابل تشخیص نمی باشد و دلیل آن را بیان کنید.

تغییرات فرکانس با چشم قابل تشخیص زمانی نیست که فرکانس به حدی بالا باشد که فریمهای تصویر از توانایی پردازش چشـم و مغز انسان فراتر برود. برای بیشتر افراد، این حدود ۶۰ هرتز است. بالاتر از این فرکانس، تصـاویر بـه نظـر پیوسـته میآینـد و تغییـرات بهسختی قابل تشخیص میباشند.

چشم انسان بهطور طبیعی میتواند فرکانسهای پایین تر را تشخیص دهد، اما در فرکانسهای بالاتر، پـردازش اطلاعـات بـا تـأخیر روبهرو میشود و تصاویر مداوم به نظر میرسند.

۲- کد مربوط به این آزمایش را نوشته و جزئیات آن را توضیح دهید.

```
library IEEE;
                                         يكيج STD_LOGIC_1164 از كتابخانه IEEE به منظور استفاده از تايپ STD_LOGIC
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                               بقیه یکیج ها برای انجام محاسبات
entity experiment_2_2 is
    Port ( CLK : in STD_LOGIC;
            DATA_IN : in STD_LOGIC_VECTOR (7 downto 0);
SEG_SEL : out STD_LOGIC_VECTOR (3 downto 0);
                                                                      سیگنال های ورودی و خروجی
            SEG_OUT : out STD_LOGIC_VECTOR (7 downto 0));
end experiment_2_2;
architecture Behavioral of experiment 2 2 is
  signal digit select : STD LOGIC := '0';
                                                                  تعریف سیگنال هایی به منظور جدا کردن یکان و
    signal digit_ones : STD_LOGIC_VECTOR(3 downto 0);
signal digit_tens : STD_LOGIC_VECTOR(3 downto 0);
                                                                     دهگان عدد ورودی و نیزیک سیگنال برای
    signal digit_out : STD_LOGIC_VECTOR(3 downto 0);
                                                                         سوییچ کردن بین دو سون سگمنت
    digit ones <= DATA IN(3 downto 0);</pre>
    digit_tens <= DATA_IN(7 downto 4);</pre>
    process(CLK)
    begin
         if rising_edge(CLK) then
             if digit_select = '0' then
                 SEG_SEL <= "0001";
                                                      با هر لبه کلاک بین نمایش یکان و دهگان عدد
                  digit_out <= digit_ones;</pre>
                  digit select <= '1';</pre>
                                                                 مد نظر سوييچ ميكنيم
             else
                  SEG SEL <= "0010";
                  digit out<= digit tens;</pre>
                  digit select <= '0';</pre>
             end if;
         end if;
    end process;
  WITH digit_out SELECT
  SEG_OUT <= "11000000" WHEN "0000"
                          "11111001" WHEN "0001"
                         "10100100" WHEN "0010"
                         "10110000" WHEN "0011"
                         "10011001" WHEN "0100"
                         "10010010" WHEN "0101"
                         "10000010" WHEN "0110"
                         "11111000" WHEN "0111"
                         "10000000" WHEN "1000"
                                                               این قسمت از کد عینا مشابه آزمایش اول می باشدو
                         "10010000" WHEN "1001"
                         "10001000" WHEN "1010"
                                                                         لذا توضيحی داده نمی شود.
```

```
"10000011" WHEN "1011" ,
"11100110" WHEN "1100" ,
"10100001" WHEN "1101" ,
"1000110" WHEN "1110" ,
"10001110" WHEN "1111" ,
"00000000" WHEN others ;
```

end Behavioral;

مرحله۲-۲:

با نوشتن یک Test bench در نرم افزار SEاپاسخ شبیه سازی را در حالتی که عدد ورودی 11010010 باشد، نمایش دهید.

```
DATA_IN <= "00000000" , "11010001" AFTER 40 ns , "11010010" AFTER 80 ns ;

-- Clock process definitions


CLK_process :process
begin

CLK <= '0';

wait for CLK_period/2;


CLK <= '1';

wait for CLK_period/2;
end process;
```



مرحله۲-۳:

نتیجه ی گزارش سنتز را برای این طراحی ارائه دهید و دلیلی برای استفاده شدن این مقدار از منابع FPGA را گزارش کنید.



مرحله۲-۴:

کد UCFاین طراحی را جهت پیاده سازی سخت افزاری بر روی برد آزمایشگاه بنویسید.

```
NET "CLK" LOC = p181 ;
NET "DATA IN[7]" LOC = p24;
NET "DATA_IN[6]" LOC = p26
NET "DATA_IN[5]" LOC = p27
NET "DATA_IN[4]" LOC = p28
NET "DATA_IN[3]" LOC = p29
NET "DATA_IN[2]" LOC = p31
NET "DATA_IN[1]" LOC = p33
NET "DATA_IN[0]" LOC = p34 ;
NET "SEG_SEL[3]" LOC = p130 ;
NET "SEG_SEL[2]" LOC = p128
NET "SEG_SEL[1]" LOC = p126
NET "SEG_SEL[0]" LOC = p125
NET "SEG_OUT[7]" LOC = p131
NET "SEG_OUT[6]" LOC = p132
NET "SEG_OUT[5]" LOC = p133
NET "SEG_OUT[4]" LOC = p135
NET "SEG_OUT[3]" LOC = p137
NET "SEG_OUT[2]" LOC = p138
NET "SEG_OUT[1]" LOC = p139
NET "SEG_OUT[0]" LOC = p140 ;
```

ىخش سوم: بالا/بايين شمار دورقمي ميناي ۱۶

مرحله ١-١:

با توجه به وروديها چند حالت ممكن پيش بيايد، آنها را ذكر كنيد.

اگر en صفر باشد، شمارشی انجام نمی شود.

اگر en و updown هر دو ۱ باشند، شمارش به سمت بالا انجام می شود.

اگر en یک ولی updown صفر باشد، شمارش به سمت پایین انجام می شود.

۲- کد مربوط به این آزمایش را نوشته و جزئیات آن را توضیح دهید.

```
يكيج STD_LOGIC_1164 از كتابخانه EEE به منظور استفاده از تايپ STD_LOGIC
library IEEE;
use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
                                                               بقیه پکیج ها برای انجام محاسبات
entity experiment_2_3 is
    Port ( CLK : in STD_LOGIC;
           ENABLE : in STD_LOGIC;
UP_DOWN : in STD_LOGIC;
                                                                              سیگنال های ورودی و خروجی
            COUNTER_OUT : out STD_LOGIC_VECTOR (7 downto 0));
end experiment_2_3;
architecture Behavioral of experiment_2_3 is
    signal counter : STD_LOGIC_VECTOR(7 downto 0) := "000000000";
begin
    process(CLK)
    begin
        if rising_edge(CLK) then
if ENABLE = '1' then
                 if UP_DOWN = '1' then counter <= counter + 1;</pre>
                 else counter <= counter - 1;
                 end if;
             end if;
        end if;
    end process;
    COUNTER OUT <= counter:
```

بسیار ساده است، به طوری که با هر لبه کلاک، درصورتی که En فعال باشد، اگر در حالت بالا شمار باشیم، یک واحد افزایش وگرنه یک واحد كاهش ميدهيم.

end Behavioral:

مرحله ۲-۳:

بانوشتن یکTest bench در نرم افزار ISE یاسخ شبیه سازی را با توجه به شرایط زیر نمایش دهید.

به ازای کلاک ورودی با فرکانس دلخواه، ابتدا شمارنده در حالت بالا شمار باشد و از ۱۰۰ هٔ شروع به شمارش کند و سپس با تغییر ورودی Up/Downدر حالت پایین شمار قرار گرفته و تا F0بشمارد.

```
-- Clock process definitions
CLK_process :process
begin
            wait for CLK_period/2;
            CLK <= '1
            wait for CLK_period/2;
end process;
stim_proc: process
begin
     wait for 150 ns;
     UP_DOWN <= '0';
     wait for 150 ns;
     ENABLE <= '0';
     wait for 500 ns;
     ENABLE <= '1';</pre>
     wait;
end process:
```



مرحله۳-۳:

گزارش سنتز با دلیل.



مرحله۳-۴:

کد UCF

```
NET "CLK" LOC = p181;

NET "ENABLE" LOC = p12;

NET "UP_DOWN" LOC = p11;

NET "COUNTER_OUT[7]" LOC = p102;

NET "COUNTER_OUT[6]" LOC = p101;

NET "COUNTER_OUT[5]" LOC = p100;

NET "COUNTER_OUT[4]" LOC = p97;

NET "COUNTER_OUT[3]" LOC = p96;

NET "COUNTER_OUT[2]" LOC = p95;

NET "COUNTER_OUT[1]" LOC = p94;

NET "COUNTER_OUT[0]" LOC = p93;
```