

۱- بله، هر جا کلیدی است که ممکن است بانس بوجود بیاورد، باید دیبانسر استفاده شود.

٦-

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
   port ( Column : in std_logic_vector(1 to 4) := (others => '1');
    CLK : in std_logic;
    Row : out std_logic_vector(1 to 4) := (others =>
                    : out std_logic
                                                              := ('0');
            Output : out std_logic_vector(3 downto 0) := (others =>
'0'));
    signal State : state_t := Check;
    STATE_MEMORY: process(CLK)
         if (CLK'event and CLK='1') then
              case State is
              when Check =>
                  if (Column="1111") then
                       Row <= (1 => '0', others => 'Z'); State <= Row1;
              when Row1 =>
                  if (Column="1111") then
                       Row <= (2 => '0', others => 'Z'); State <= Row2;
                      Hit <= '1'; Row <= (others => '0'); State <= Check;
                       if (Column(1)='0') then Output <= x"0";
elsif (Column(2)='0') then Output <= x"1";</pre>
                       elsif (Column(3)='0') then Output <= x"2";</pre>
                                                      Output <= x"3":
              when Row2 =>
                   if (Column="1111") then
                       Row <= (3 => '0', others => 'Z'); State <= Row3;
                       Hit <= '1'; Row <= (others => '0'); State <= Check;
                       if (Column(1)='0') then Output <= x"4";
elsif (Column(2)='0') then Output <= x"5";</pre>
                       elsif (Column(3)='0') then Output <= x"6";</pre>
                                                      Output <= x"7":
                       end if:
              when Row3 =>
                  if (Column="1111") then
                       Row <= (4 => '0', others => 'Z'); State <= Row4;
                       Hit <= '1'; Row <= (others => '0'); State <= Check;
                       if (Column(1)='0') then Output <= x"8";</pre>
                       elsif (Column(2)='0') then Output <= x"9";</pre>
                       elsif (Column(3)='0') then Output <= x"A";</pre>
                                                      Output <= x"B":
              when Row4 =>
                       if (Column(1)='0') then Output <= x"C"; elsif (Column(2)='0') then Output <= x"D";
                       elsif (Column(3)='0') then Output <= x"E";</pre>
                                                       Output <= x"F";
              when others => State <= Check;
         end if;
    end process STATE_MEMORY;
end architecture BHV:
```

این کد VHDL برای یک سیستم ماتریس کلیدی (Matrix Keypad) نوشته شده است که برای خواندن ورودیهای یک صفحه کلید ماتریسی طراحی شده است. در اینجا، عملکرد اصلی به این صورت است که با استفاده از یک ماشین حالت(state machine) ، خطوط سطر (Row) به ترتیب فعال میشوند و وضعیت خطوط ستون (Column) بررسی میشود تا کلید فشردهشده شناسایی شود.

توضيح عملكرد:

۱. تعاریفاولیه:

- ورودیها شامل Column(برای خواندن وضعیت ستونها) و CLK(سیگنال کلاک) هستند.
- خروجیها شامل) Rowبرای فعالسازی سطرها(، Hit (برای نشان دادن فشردن یک کلید)، و Output (برای نمایش مقدار کلید فشردهشده به صورت عدد هگزادسیمال) هستند.

2. (State Machine):

- م ينج حالت براي عملكرد سيستم تعريف شده است: م
- Check: بررسی می کند که آیا هیچ کلیدی فشرده نشده است. ("Column = "1111") در صورت عدم
 فشردن کلید، سیستم در همین حالت باقی می ماند.
- Row1، Row2، Row3، Row4: به ترتیب خطوط سطرها را فعال میکنند و ستونها را بررسی
 میکنند. اگر کلیدی فشرده شود، مقدار هگزادسیمال مربوطه در خروجی Outputقرار میگیرد و
 سیستم به حالت Check بازمی گردد.

۳. فرآیند اصلی:

- o در هر لبه بالا رونده کلاک، حالت فعلی سیستم بررسی میشود.
- در هر سطر فعال، اگر مقدار ستونها نشان دهنده فشردن یک کلید باشد (یکی از بیتهای ستون برابر 'ه' باشد)، مقدار کلید شناسایی می شود:

- مقادیر هگزادسیمال از 0تا Fبسته به موقعیت سطر و ستون تعیین می شوند.
 - ∞ اگر هیچ کلیدی شناسایی نشود، سطر بعدی فعال میشود.

۴. مدیریت خروجیها:

- ی خروجی Outputمقدار کلید را به صورت هگزادسیمال ذخیره میکند.
 - و خروجی Rowنیز بسته به سطر فعال تغییر میکند.

این کد به طور کارآمد کلید فشرده شده در یک ماتریس کلیدی را شناسایی کرده و مقدار آن را در خروجی ارائه میدهد. از ماشین حالت برای سادهسازی منطق و کنترل دقیق زمانبندی استفاده شده است.

<mark>(بقیه موارد صفحه بعد)</mark>

ييش گزارش V ♦ - - - - - - -


۳- نیاز به debouncer و Seven_Segment و Freq_Div داریم که همگی مشابه قبل هستند ولی طراحی Seven_Segment کمی تغییر کرده که کد آن را در زیر مشاهده میکنید:


```
use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.std_logic_unsigned.ALL;
    entity Seven_Segment is
             CLK, Hit : in STD_LOGIC;
             COM : buffer STD_LOGIC_VECTOR(1 downto 0) := "01";
             Dout : out STD LOGIC VECTOR (7 downto 0));
12 end Seven_Segment;
        signal temp_Byte : STD_LOGIC_VECTOR(7 downto 0);
signal temp_Nibble : STD_LOGIC_VECTOR(3 downto 0);
        signal temp_Dout : STD_LOGIC_VECTOR (7 downto 0);
         signal BIN2BCD : memory1_t := (
        b"0000_0000", -- BCD for 0
b"0000_0001", -- BCD for 1
        b"0000_0010",
                            BCD for 2
        b"0000_0011", -
        b"0000_0100", --
        b"0000_0110",
                            BCD for 6
        b"0000_0111", -
        BCD for 9
        b"0001_0000",
                            BCD for 10
         b"0001_0001", -
                            BCD for 11
         b"0001_0010", --
         b"0001_0011", --
                            BCD for 13
        b"0001_0100", --
b"0001_0101" --
         signal BCD2Segments : memory2_t := (
         "11000000", -- BCD for 0
"11111001", -- BCD for 1
         "10000010", --
          "10010000"
         temp_Byte <= BIN2BCD(conv_integer(Din));</pre>
             if (CLK'event and CLK = '1') then
   if (COM = "10" or COM = "00") then
                       temp_Nibble <= temp_Byte(3 downto 0);</pre>
                          COM <= "10";
                        COM <= "00";
                      temp_Nibble <= temp_Byte(7 downto 4);</pre>
         temp_Dout <= BCD2Segments(conv_integer(temp_Nibble));</pre>
         Dout <= "10111111" when Hit='0' else temp_Dout;
```

پیش *گزار*ش ۷ ♦ - - - - - - - - - - - -

```
-۴
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
    Port ( CLK : in STD_LOGIC;
           Column : in STD_LOGIC_VECTOR (1 to 4);
           Row : out STD_LOGIC_VECTOR (1 to 4);
           Output : out STD_LOGIC_VECTOR (7 downto 0);
           COM : out STD_LOGIC_VECTOR (1 downto 0));
end main;
    signal C : STD_LOGIC_VECTOR (1 to 4);
    signal CLK_MK : STD_LOGIC;
    signal CLK_SS : STD_LOGIC;
    signal Hit : STD_LOGIC;
    signal 0 : STD_LOGIC_VECTOR (3 downto 0);
    DUT0_0: entity work.debounce port map(CLK, Column(1), C(1));
    DUT0_1: entity work.debounce port map(CLK, Column(2), C(2));
    DUT0_2: entity work.debounce port map(CLK, Column(3), C(3));
    DUT0_3: entity work.debounce port map(CLK, Column(4), C(4));
    DUT1 0: entity work.Freq Div generic map(12500) port map(CLK, CLK MK);
    DUT1_1: entity work.Freq_Div generic map(25*(10**3)) port map(CLK, CLK_SS);
    DUT2: entity work.MatrixKey port map(C, CLK_MK, Row, Hit, 0);
    DUT3: entity work.Seven_Segment port map(0, CLK_SS, Hit, COM, Output);
end Structural;
```

مرحله بعد (تست بنج نویسی):





```
NET "CLK" LOC = P80;
   NET "Column[1]" LOC = P19;
   NET "Column[2]" LOC = P20;
   NET "Column[3]" LOC = P21;
   NET "Column[4]" LOC = P22;
   NET "Row[1]" LOC = P18;
   NET "Row[2]" LOC = P16;
   NET "Row[3]" LOC = P15;
   NET "Row[4]" LOC = P13;
   NET "COM[0]" LOC = P125;
   NET "COM[0]" LOC = P126;
16     NET "Output[7]" LOC = P131;
   NET "Output[6]" LOC = P132;
   NET "Output[5]" LOC = P133;
   NET "Output[4]" LOC = P135;
   NET "Output[3]" LOC = P137;
   NET "Output[2]" LOC = P138;
   NET "Output[1]" LOC = P139;
   NET "Output[0]" LOC = P140;
```