

## Indicații de implementare

### Ședința de proiect 1

1. Se va crea proiectul ISE cu numele PIC24.
2. Se va adăuga la proiect un fișier de tip schematic cu numele PIC24. Pașii 1 și 2 sunt asemănători cu pașii [Pasul 1](#) din laboratorul 6 SOC.
3. Copiați în folderul proiectului PIC24 fișierele [ProgCnt.vhd](#), [ProgCnt.sym](#), [PC\\_Update.vhd](#) și [PC\\_Update.sym](#) din proiectul mips.
4. Adăugați la proiectul PIC24 fișierele [ProgCnt.vhd](#) și [PC\\_Update.vhd](#). Automat se vor adăuga la proiect și simbolurile corespunzătoare, astfel încât acestea nu vor mai trebui editate.
5. Modificați cele două fișiere de la pasul 4 pentru PIC24. Lățimea PC va fi conform cerinței din Proiectul cadru. **Atenție:** PC nu se mai incrementează cu 4! Verificați sintaxa iar apoi regenerați simbolurile pentru PC și PC\_update.
6. Plasați aceste două simboluri pe planșa de desenare PIC24.sch și conectați-le. Inspirați-vă din [Pasul 4](#) din laboratorul 6 SOC.
7. Copiați în folderul proiectului PIC24 fișierele [ROM32x32.vhd](#) și [ROM32x32.sym](#) din proiectul mips. Deoarece lățimea instrucțiunii la PIC24 este 24 de biți, schimbați numele acestor fișiere la [ROM32x24.vhd](#) și [ROM32x42.sym](#).
8. Editați fișierul [ROM32x32.vhd](#) și schimbați șirul de caractere ROM32x32 în ROM32x24 ori de câte ori apare .
9. Regenerați simbolul în ROM32x24. Plasați pe planșa de desenare modulul ROM și conectați-l cu PC. Inspirați-vă din [Pasul 5](#) din laboratorul 6 SOC.
10. Simulați! Inspirați-vă din [Pasul 7](#) din laboratorul 6 SOC.

### Ședința de proiect 2

1. Se va crea tabelul opcodurilor pentru instrucțiunile pe care le aveți de implementat. În această tabelă se trec atât instrucțiunile comune cât și instrucțiunile specifice:

tabelul 1

Encoding	2222 3210	1111 9876	1111 5432	11 1098	7654	3210	Flags
ADD	0100	0www	wBqq	qddd	dppp	ssss	N, OV, Z, C
SUB	0101	0www	wBqq	qddd	dppp	ssss	N, OV, Z, C
AND	0110	0www	wBqq	qddd	dppp	ssss	N, -, Z, -
IOR	...	...	...	...	...	...	N, -, Z, -
MOV f, wnd	1000	0fff	ffff	ffff	ffff	dddd	none
MOV wns, f	...	...	...	...	...	...	none
BRA expr	...	...	...	...	...	...	none
....	...	...	...	...	...	...	...

În tabelă se copiază din ISA MIPS codificarea instrucțiunilor. De exemplu, pentru instrucțiunea ADD codificarea din ISA este prezentată în figura următoare:

ADD						
Add Wb to Ws						
Implemented in:	PIC24F	PIC24H	PIC24E	dsPIC30F	dsPIC33F	dsPIC33E
	X	X	X	X	X	X
Syntax:	{label:}	ADD{.B}	Wb,	Ws,	Wd	
				[Ws],	[Wd]	
				[Ws++],	[Wd++]	
				[Ws--],	[Wd--]	
				[++Ws],	[++Wd]	
				[--Ws],	[--Wd]	
Operands:	Wb ∈ [W0 ... W15] Ws ∈ [W0 ... W15] Wd ∈ [W0 ... W15]					
Operation:	(Wb) + (Ws) → Wd					
Status Affected:	DC, N, OV, Z, C					
Encoding:	0100	0www	wBqq	qddd	dppp	ssss
Description:	Add the contents of the source register Ws and the contents of the base					

Codificarea din dreptunghiul roșu și flag-urile afectate se trec în tabelul 1 pe linia ADD. La fel se procedează pentru instrucțiunile SUB, AND și MOV f, wnd.

- Completați tabelul pentru restul de instrucțiuni comune și specifice.
- Analizând tabelul 1 se constată că numărul registrului destinație Wd se află fie pe biții 11:7 pentru instrucțiunile ADD, SUB și AND, fie pe biții 3:0 pentru instrucțiunea MOV f, wnd. De aici rezultă necesitatea unui multiplexor. Acest multiplexor este asemănător cu MUX-ul rt-rd de la MIPS.

După completarea tabelului este posibil să rezulte că multiplexorul pentru Wd are mai mult de două intrări. De asemenea este posibil să apară și alte multiplexoare.

**Descrieți aceste multiplexoare, plasați-le pe planșa PIC24 și conectați-le.**

- Următorul bloc care se va modifica este File\_Regs. Blocul regiștrilor la PIC24 este mai simplu decât cel de la MIPS. Dacă la MIPS registrul zero este întotdeauna zero, la PIC24 nu există această condiție. Alte deosebiri între PIC24 și MIPS se referă la numărul regișrilor și la lățimea acestora.

**Adaptați File\_Regs, plasați-l pe planșa de desenare PIC24.sch și conectați-l. Inspirați-vă din Pasul 8 din laboratorul 7 SOC.**

### Ședința de proiect 3

Se vor implementa blocurile ALU, DataMem și control. Se vor conecta toate blocurile implementate până acum.

Mai întâi se vor trece în revistă, pe scurt, trei modurile de adresare ale memoriei de date. Modul de adresare influențează proiectarea ALU și conexiunile ALU – DataMem.

- Modul fundamental de adresare a memoriei este modul **indirect** via registru. În cazul acestui mod de adresare adresa locației de memorie se află într-unul din registrele generale. ALU nu este implicat în calcularea adresei.

2. Un alt mod de adresare este modul de adresare **direct**. În cazul acestui mod de adresare adresa locației de memorie se află în interiorul instrucțiunii. Nici în acest caz ALU nu este implicat în calcularea adresei.
3. Ultimul mod discutat este **adresarea bazată**. Adresarea bazată este o combinație între adresarea indirectă și cea directă. Acesta este modul de adresare folosit de MIPS. În cazul MIPS adresa se calculează prin **adunarea** unui registru general cu offsetul specificat în instrucțiune, extins ca semn.

Deoarece calculul adresei necesită operația de adunare, implementarea hardware necesită un sumator. Dar nu are sens să adăugăm un sumator pentru calculul adresei iar sumatorul din ALU să nu fie utilizat. Este mai rentabil să folosim sumatorul din ALU plus un multiplexor pentru unul din operanzi. Aceasta este soluția adoptată la MIPS.

În cazul implementării PIC24 din proiect instrucțiunile MOV cu care se accesează memoria folosesc numai modul de adresare direct. Așa cum s-a arătat mai sus, pentru acest mod **ALU nu este folosit la calcularea adresei**.

Observația anterioară simplifică proiectarea ALU și modifică conectare memoriei. În ALU de la PIC24 ne se face extinderea semnului, nu mai există multiplexorul pentru operandul 2 și nici selecția acestuia (ALUSrc).

**Adaptați blocul ALU conform celor precizate mai sus, plasați-l pe planșa de desenare PIC24.sch și conectați-l.**

Spre deosebire de MIPS, procesorul PIC24 este prevăzut cu indicatori de condiție. Indicatorii de condiție se implementează în ALU. Un indicator de condiție este un bit care oferă o informație de tip Da-Nu despre o anumită proprietate a rezultatului operației efectuate de ALU. De exemplu indicatorul N spune dacă rezultatul operației, considerat număr cu semn, este negativ sau nu. Indicatorul Z specifică dacă rezultatul este zero sau nu, C specifică transportul iar OV depășirea formatului de reprezentare (în cazul în care operanzii sunt numere cu semn).

În tabelul 2 s-a centralizat modul în care instrucțiunile ce trebuie implementate afectează indicatorii de condiție:

tabelul 2

Encoding	CE_NF (CE Flag N)	Flags
ADD	1	N, OV, Z, C
SUB	1	N, OV, Z, C
AND	1	N, -, Z, -
IOR	1	N, -, Z, -
MOV f, wnd	0	none
MOV wns, f	0	none
BRA expr	0	none
...	...	...

Analizând tabelul se observă că anumite instrucțiuni nu afectează nici un indicator de condiție iar alte instrucțiuni afectează numai anumiți indicatori. De exemplu, instrucțiunile logice nu afectează transportul (pentru că nu ar avea sens) iar MOV-urile și salturile nu afectează nici un indicator. De aici rezultă că un indicator trebuie să-și păstreze valoarea dacă instrucțiunea curentă nu modifică respectivul indicator. Dacă ceva trebuie să-și păstreze valoarea, acel ceva se implementează cu un bistabil.


Conform observației de mai sus, unele instrucțiuni nu afectează unii indicatorii de condiție. Cum implementarea curentă este de tip o instrucțiune – un impuls Clk, avem nevoie de un bistabil care să poată

ignora anumite impulsuri Clk (și implicit anumite instrucțiuni). Un astfel de bistabil este prevăzut cu încă o intrare numită CE – Clock Enable: dacă frontul activ al lui Clk apare când CE='0' atunci starea bistabilului nu se va schimba.

În VHDL un astfel de bistabil se descrie astfel:

```
Q <= D when rising_edge(Clk) and CE='1';
```

Implementarea de principiu a indicatorului N este prezentată în figura următoare:



CE pentru un indicatorul de condiție N trebuie generat de blocul de control conform coloanei CE\_NF din tabelul 2. Informația care se va memora este bitul de semn al rezultatului, adică bitul 15.

**Atenție!** Bitul 15 al rezultatului nu se poate folosi așa cum îl generează ALU pentru a implementa NF. Vom considera un fragment din implementarea ALU:

```
entity ALU is
  port (
    .....
    Y    : out std_logic_vector(15 downto 0);
    NF   : out std_logic_vector
  )
end;

architecture ALU_arch of ALU is
begin
  Y    <= .....
  NF   <= Y(15) when rising_edge(CLK) .....  ← EROARE!
end;
```

Implementarea de mai sus va genera o eroare deoarece semnalul Y a fost declarat de tip OUT. Semnalele de tip OUT nu pot fi utilizate în expresii.

Semnalul Y trebuie generat în exterior dar în același timp avem nevoie de el pentru operații interne. Un astfel de semnal ar trebui declarat în modul buffer. Deoarece Modelsim nu se descurcă bine cu buffer vom folosi metoda copiei, după cum urmează:

```
entity ALU is
  port (
    .....
    Y    : out std_logic_vector(15 downto 0);
    NF   : out std_logic_vector
  )
end;
```

```

architecture ALU_arch of ALU is
    signal sY:    std_logic_vector(15 downto 0); --Y va fi o copie a lui sY
begin
    Y    <= sY;
    sY   <= .....
    NF   <= sY(15) when rising_edge (CLK) .....    ← OK!
end;

```

**Pentru indicatorul Z** se va adăuga un comparator între Y și zero și se va memora ieșirea comparatorului.  
**Pentru OV** se va adăuga un SLC care se va implementa conform indicațiilor din laboratorul 2 SOC, pasul 4 și se va memora ieșirea acestui SLC.

**Indicatorul C** este cel mai complicat. Pentru C vom considera mai întâi adunarea. O primă soluție este soluția folosită în laboratorul 3. Din păcate această soluție este greu de implementat în VHDL. Chiar dacă am implementa-o, codul rezultat ar fi stufos și greu de înțeles.

Pentru adunare soluția cea mai simplă în VHDL se bazează pe supraîncărcarea operatorului '+', și conduce la un cod mult mai clar. Soluția bazată pe supraîncărcare s-a folosit în laboratorul 5. Din păcate această soluție nu implementează transportul de ieșire de la rangul cel mai semnificativ.

Adunarea plus generarea transportului se poate implementa cu operatorul '+', dacă adăugăm la stânga fiecare operand un bit de '0'.

Pentru a înțelege mai ușor ideea vom considera un sumator pe patru biți. Să presupunem ca operandii sunt A=1100 și B=0101. Adunarea A+B va produce rezultatul:

$$\begin{array}{r} 1100+ \\ 0101 \\ \hline 0001 \end{array}$$

După cum era de așteptat, transportul se pierde. Să vedem ce se întâmplă dacă adăugăm un bit '0' ca cel mai semnificativ bit. Operandul A se devine 01100 iar B devine 00101. Rezultatul adunării noilor operanzi este:

$$\begin{array}{r} 01100+ \\ 00101 \\ \hline 10001 \end{array}$$

Rezultatul va avea la rândul său un bit suplimentar în poziția cea mai semnificativă. Acest bit are valoarea transportului de ieșire de la rangul cel mai semnificativ.

Adăugarea unui bit suplimentar la un vector se face cu ajutorul operatorului de concatenare. Simbolul pentru acest operator este '&'. Concatenarea presupune doi operanzi; oricare din operanzi este fie vector (std\_logic\_vector), fie scalar (std\_logic). Rezultatul este întotdeauna un vector.

În continuare vom considera un modul VHDL care face adunare pe 4 biți. Codul pentru modulul sumator fără generarea transportului este:

```

entity sum is
    port (
        A    : in  std_logic_vector(3 downto 0);
        B    : in  std_logic_vector(3 downto 0);
        R    : out std_logic_vector(3 downto 0)
    )
end;

architecture sum_arch of sum is
begin
    R <= A+B;
end;

```

Implementarea transportului modifică codul după cum după cum urmează:

```
entity sumcy is
  port(
    A    : in  std_logic_vector(3 downto 0);
    B    : in  std_logic_vector(3 downto 0);
    R    : out std_logic_vector(3 downto 0);
    Co   : out std_logic
  )
end;

architecture sumcy_arch of sumcy is
  signal CYR : std_logic_vector(4 downto 0);
begin
  CYR <= (,0' & A) + (,0' & B);
  R    <= CYR(3 downto 0);
  Co   <= R(4);
end;
```

Operanzii sumatorului sunt ,0'&A și ,0'&B. Deoarece lungimea operanzii este de 5 biți și rezultatul va avea tot 5 biți. Bitul 4 este transportul iar biții 3:0 sunt rezultatul adunării.

**Atenție!** Operatorul de concatenare are aceeași prioritate ca adunarea și scăderea și din acest motiv parantezele sunt obligatorii.

Situația este diferită în cazul scăderii. Se știe că de fapt scăderea se implementează prin adunarea complementului. Operatorul ,-' a fost supraîncărcat pentru a face codul mai clar dar a ascuns modul real în care se face scăderea. La fel ca la supraîncărcarea lui ,+', nu se generează împrumutul.

În cazul scăderii NU există o intrare separată pentru împrumut, ci se folosește transportul. Semnificația transportului este diferită: împrumutul are valoarea transportului negat. Pentru a înțelege mai ușor ideea vom considera scăderea cu operanzi pe patru biți. Să presupunem ca operanzii sunt A=5=0101 și B=2=0010. Scăderea A-B se va executa de fapt ca A+not B +1 și va produce rezultatul:

A-B:	0101+	
	1101	Not (0010)=1101
	<u>1</u>	
	10011	

Se observă că această scădere generează transport dar împrumutul este ,0'.

Să efectuăm scăderea B-A ca B+not A +1:

B-A:	0010+	
	1010	Not (0101)=1010
	<u>1</u>	
	01101	

Această scădere NU generează transport dar împrumutul trebuie să fie ,1'.

În concluzie, la scădere transportul negat are semnificația de împrumut.

Ultima întrebare la care trebuie răspuns privește valoarea care trebuie adăugată în față operanților pentru generarea corectă a transportului. Considerăm următoarea implementare:

```

entity difcy is
  port(
    A  : in  std_logic_vector(3 downto 0);
    B  : in  std_logic_vector(3 downto 0);
    R  : out std_logic_vector(3 downto 0);
    Co : out std_logic
  )
end;

architecture difcy_arch of difcy is
  signal CYR : std_logic_vector(4 downto 0);
begin
  CYR <= (X & A) + (Y & B);
  R    <= CYR(3 downto 0);
  C0   <= R(4);
end;

```

Găsiți valoarea constantelor X și Y pentru ca rezultatul să fie corect. Nu uitați că scăderea se face prin adunarea  $A + \text{not}B + 1$ . Considerați exemplele anterioare.

### Memoria de date

Memoria de date la PIC24E are organizarea 32Kx16. 16 biți formează un cuvânt. Memoria poate fi adresată atât pe cuvânt cât și pe octet. Din acest motiv în asamblor se specifică adresa de octet atât pentru octeți cât și pentru cuvinte. Coresponzența între adresa de cuvânt și adresa de octet este detaliată în următorul tabel:

Adresă Cuvânt	Adresa Octet Superior (biții 15..8)	Adresa Octet Inferior (biții 7..0)
0000h	0001h	0000h
0001h	0003h	0002h
0002h	0005h	0004h
...	...	...
7ffe h	fffdh	fffc h
7fffh	ffffh	fffeh

În asamblor adresa unui cuvânt este adresa octetului sau inferior. Pentru exemplificare vom considera instrucțiunea **MOV f,Wnd**:

Syntax:	{label:}      MOV      f,      Wnd								
Operands:	f ∈ [0 ... 65534] Wnd ∈ [W0 ... W15]								
Operation:	(f) → Wnd								
Status Affected:	None								
Encoding:	<table><tr><td>1000</td><td>0</td><td>fff</td><td>ffff</td><td>ffff</td><td>ffff</td><td>ffff</td><td>dddd</td></tr></table>	1000	0	fff	ffff	ffff	ffff	ffff	dddd
1000	0	fff	ffff	ffff	ffff	ffff	dddd		
Description:	Move the word contents of the specified file register to Wnd. The file								

Pentru instrucțiunea MOV 0x1020,W1 asamblorul generează codul mașină următor:

```
000204   808101    MOV 0x1020, W1
```

Se observă că în instrucțiune adresa este 1020h iar in codul mașină generat adresa este 1020h/2=810h.

Blocul de memorie pentru PIC24 este foarte asemănător cu blocul de memorie de la MIPS.

Blocul memoriei de date conține o memorie RAM alcătuită din 16 locații de 16 de biți plus 3 locații speciale. Acest bloc folosește 5 adrese. Adresele A4-A0 generate de procesor (dreptunghiul albastru din figura de mai sus) se conectează pinii Addr(4:0) ai blocului de memorie. Celelalte adrese procesor nu contează. Din acest motiv blocul memoriei de date ocupă multiple spații de adresă procesor.

În asamblare se vor folosi adresele procesor specificate mai jos:

- Cele 16 locații de 16 biți ocupă spațiul de adrese de octet **1000h -101Fh**
- Cuvântul de la adresa de octet **1020h** este de tipul „**Read only**”. **Întotdeauna** data citită din această locație are valoarea marcherului I/O de intrare **INW0**. Această locație este folosită pentru introducerea de date. Scrierea acestei locații nu are efect: data scrisă se va pierde.
- Locația de la adresa **1022h** este de tipul „**Read only**”. **Întotdeauna** data citită din această locație are valoarea marcherului I/O de intrare **INW1**. Această locație este folosită pentru introducerea de date. Scrierea acestei locații nu are efect: data scrisă se va pierde.
- Locația de la adresa **1024h** este de tipul „**Write only**”. Data scrisă în această locație va apare în exteriorul sistemului prin intermediul marcherului I/O de ieșire **OUTW0**. Această locație este folosită pentru extragerea de date. **Întotdeauna** data citită din această locație este nedefinită. Data citită din această locație **NU** coincide cu data scrisă anterior.

Blocul memoriei de date se conectează cu o mică diferență față de MIPS. La MIPS adresa este generată de ALU deoarece adresarea este bazată pe când la PIC24 (pentru proiect) modul de adresare este direct, așa că adresa se ia din instrucțiune

**Plasați Memoria de date pe planșa de desenare și conectați-o.**

### Blocul de control

Se implementează după indicațiile de la MIPS. O primă diferență se referă la opcode: la MIPS codul instrucțiunii se află în câmpul OPCODE pentru instrucțiunile în format I sau în câmpurile OPCODE și FUNCTION pentru instrucțiunile în format R.

La PIC24, pentru majoritatea instrucțiunilor de implementat, opcodul se află pe primii 5 biți ai instrucțiunii. Construiți tabelul următor și verificați că primii 5 biți ai instrucțiunii sunt diferiți pentru instrucțiunile de implementat. Dacă 5 biți nu sunt suficienți, considerați mai mulți biți!

	Opcode	CE_NF	ALUOP	MemWr	Mem2Reg	RegWr	Alte semnale de control...
ADD	01000	1					
SUB	01010	1					
AND	01100	1					
IOR		1					
MOV f, wnd	10000	0					
MOV wns, f		0					
BRA expr		0					
alte instrucțiuni		?					

În tabel se trec toate semnalele de control ce au rezultat din implementarea căii de date. Unele semnale sunt identice ca nume și funcționalitate cu cele de la MIPS, ca de exemplu: ALUOP, MemWR, Mem2Reg și RegWr. Apar semnale de control noi cum ar fi CE\_flag iar alte semnale dispar, cum ar fi ALUSrc.



Scrieți codul VHDL conform indicațiilor, generați simbolul, plasați-l pe planșă și conectați-l.

## Ședința de proiect 4

Se va detalia procedura de obținere a codului mașină pentru PIC24.

Pentru obținere a codului mașină, urmați pașii de mai jos:

1. Instalați mediul de dezvoltare [MPLAB® X IDE](http://www.microchip.com/mplabx-ide-windows-installer). Pentru a obține acest mediu accesați pagina <http://www.microchip.com/mplabx-ide-windows-installer>
2. Instalați compilatorul [MPLAB® XC16 Compiler](http://www.microchip.com/mplabxc16windows). Pentru a obține compilatorul accesați pagina <http://www.microchip.com/mplabxc16windows>
3. Copiați pe calculatorul dumneavoastră folderul **test1.X** în care se găsește proiectul.



4. Lansați în execuție **Mplab** prin intermediul icoanei:
5. Deschideți proiectul test1 selectând **File → Open Project...** Navigați până la folderul **test1.X** (pe care l-ați copiat la pasul 3), selectați-l și apoi apăsați **Open Project**
6. Deschideți fișierul test1.s făcând dublu click pe numele său. Trebuie să obțineți situația din figura următoare:






figura 1

Apoi lansați **Clean And Build** prin intermediul icoanei marcată cu dreptunghi roșu în figură. Această operație este necesară doar o singură dată, după ce ați mutat proiectul pe calculatorul dumneavoastră.


7. Lansați în execuție programul test1.s prin apăsarea săgeții marcate cu cerc roșu în figura 1. Din meniul ca va apare selectați **Debug Project** (vezi marcajul cu dreptunghi albastru în figură). Programul va începe să ruleze în simulator și va apare bara de depanare.




8. Apăsați icoana **Pause** pentru a opri execuția programului:
9. Pentru a obține fișierul cu codul mașină activați fereastra **Disassembly** conform figurii următoare:



Apoi în fereastra Disassembly faceți clic dreapta și din meniul contextual ce va apare selectați **Disassembly Listing File**, ca în figura următoare:



Fișierul listing va apare într-o fereastră separată și va fi stocat în folderul proiectului, în subfolderul **Disassembly**. Acest fișier se numește **listing.disasm**.



Oprii execuția programului cu prin intermediul butonului **Finish...**


Copiați codul mașină în fișierul ROM32x16.vhd după procedura explicată la laborator.

### Execuția programului de test în simulator

În afară de asamblare, IDE-ul MPLAB conține și un simulator. În simulator se pot defini breakpoint-uri, se poate face execuție pas cu pas, se pot vizualiza memoria, registrele și indicatorii de condiție, etc. În principiu toate opțiunile de depanare din mediile IDE pe care deja le-ați utilizat sunt disponibile în MPLAB.

Pentru a executa pas cu pas programul **test1**, procedați după cum urmează:

- I. Se presupune că ați executat pașii necesari pentru obținerea listingului ce conține codul mașină. Aceasta este a doua rulare a programului.
- II. Lansați în execuție **Mplab**. Proiectul test1 ar trebui să se deschidă automat. Dacă nu, procedați ca la pasul 5.
- III. Dacă este necesar modificați sursa și apoi executați **Build**
- IV. Lansați simulatorul (Debug) conform indicațiilor anterioare.
- V. Apăsați icoana **Pause** pentru a opri execuția programului.
- VI. Pentru a vizualiza registrele și memoria de date deschideți ferestrele **SFRs** și **File Registers**, conform figurii următoare:



- VII. Inițializați simulatorul prin apăsarea butonului **Reset**, marcat cu 1 în figura următoare:





figura 2

- VIII.** Faceți scroll în fereastra **File register** până când adresa ajunge la valoarea 0x1000. Apoi modificați conținutul locațiilor 0x1020 (INW0) și 0x1022 (INW1) ca în figura 2, marcat 3.
- IX.** Pentru a executa programul pas cu pas folosiți butonul **Step Into**, marcat cu 2 în figura 2.
- X.** Pentru a vedea conținutul registrelor W0-W15 folosiți cealaltă fereastră **SFRs**. După executarea primelor 4 instrucțiuni se obține situația din figura următoare:



Simulatorul afișează și starea flag-urilor în zona încadrată de dreptunghiul roșu din figura de mai sus. Dacă un flag este ,0' este scris cu litere mici iar dacă este ,1' este scris cu litere mari. În figură flagul **zero** este ,0' iar **Carry** este ,1'.

Dacă modificați fișierul sursă opriți execuția cu butonul **Finish**, modificați sursa, faceți **Build** și apoi **Debug**.