سوال ١-الف

از Design Summary (فايل Q1_1SR.pdf و فايل Design Summary) دريافت مي شود:

- حدود ۱ درصد از registerها (۹ عدد) استفاده شده است.
 - حدود ۱ درصد از LUTها (۱۰ عدد) استفاده شده است.
- حدود ۱ درصد occupied Slices (۳ عدد) به کار رفته است.
 - حدود ۹ درصد bonded IOBs (۲۳ عدد) به کار رفته است.
- حدود ۶ درصد BUFG/BUFGMUXs (۱ عدد) به کار رفته است.
- از قسمت Synthesis Report ماکسیمم فرکانس کلاک برابر ۴۶۰.۴۶۰ به دست می آید.

Timing Summary:
----Speed Grade: -3

Minimum period: 1.507ns (Maximum Frequency: 663.460MHz) Minimum input arrival time before clock: 3.663ns Maximum output required time after clock: 3.668ns Maximum combinational path delay: No path found

• سایر موارد به طور کامل در فایل های پیوست هستند.

سوال ۱-ب

از Design Summary (فایل $Q1_2SR.pdf$ و فایل Design Summary) دریافت می شود:

- حدود ۱۲ درصد از registerها (۲۳۰۴ عدد) استفاده شده است.
 - حدود ۵۲ درصد از LUTها (۴۷۵۴ عدد) استفاده شده است.
- حدود ۷۵ درصد ۱۷۲۰) occupied Slices عدد) به کار رفته است.
 - حدود ۳۴ درصد bonded IOBs (۲۹ عدد) به کار رفته است.

- حدود ۶ درصد BUFG/BUFGMUXS (۱ عدد) به کار رفته است.
- از قسمت Synthesis Report ماکسیمم فرکانس کلاک برابر MHz ۴۳۵.۶۳۵ به دست
 می آید.

Timing Summary:
----Speed Grade: -3

Minimum period: 2.296ns (Maximum Frequency: 435.635MHz) Minimum input arrival time before clock: 9.590ns Maximum output required time after clock: 7.851ns Maximum combinational path delay: 13.725ns

• سایر موارد به طور کامل در فایل های پیوست هستند.

سوال ۲

از Design Summary (فایل Q2SR.pdf و فایل Q2SR.pdf) دریافت می شود:

- حدود ۱ درصد از registerها (۲۷ عدد) استفاده شده است.
 - حدود ۱ درصد از LUTها (۳۵ عدد) استفاده شده است.
- حدود ۱ درصد Occupied Slices عدد) به کار رفته است.
 - حدود ۱ درصد MUXCYs عدد) به کار رفته است.
 - حدود ۲۱ درصد bonded IOBs (۴۹ عدد) به کار رفته است.
- از قسمت Synthesis Report ماکسیمم فرکانس کلاک برابر ۳۰۹.۸۲۳ به دست می آید.

Timing Summary:

Speed Grade: -3

Minimum period: 3.228ns (Maximum Frequency: 309.823MHz)

Minimum input arrival time before clock: 3.671ns
Maximum output required time after clock: 15.598ns

Maximum combinational path delay: 6.742ns

Timing Details:

All values displayed in nanoseconds (ns)

•

• سایر موارد به طور کامل در فایل های پیوست هستند.

سوال ۳

از Design Summary (فایل Q3SR.pdf و فایل Design Summary) دریافت می شود:

- حدود ۱ درصد از registerها (۲۲ عدد) استفاده شده است.
 - حدود ۱ درصد از LUTها (۳۶ عدد) استفاده شده است.
- حدود ۱ درصد Occupied Slices عدد) به کار رفته است.
 - حدود ۱ درصد MUXCYs (۱۶ عدد) به کار رفته است.
- از قسمت Synthesis Report ماکسیمم فرکانس کلاک برابر ۳۱۱.۴۶۸ به دست می آید.

Timing Summary:

Speed Grade: -3

Minimum period: 3.211ns (Maximum Frequency: 311.468MHz)

Minimum input arrival time before clock: 3.966ns
Maximum output required time after clock: 3.762ns
Maximum combinational path delay: No path found

0

• سایر موارد به طور کامل در فایل های پیوست هستند.

سوال ۴

از Design Summary (فايل Q4SR.pdf و فايل Q4SR.pdf) دريافت مي شود:

- حدود ۱ درصد از registerها (۴ عدد) استفاده شده است.
 - حدود ۱ درصد از LUTها (۴ عدد) استفاده شده است.
- حدود ۱ درصد Occupied Slices (۲ عدد) به کار رفته است.
 - حدود ۳ درصد bonded IOBs (۷ عدد) به کار رفته است.
- از قسمت Synthesis Report ماکسیمم فرکانس کلاک برابر MHz ۵۸۳.۴۳۱ به دست می آید.

Timing Summary:

Speed Grade: -3

Minimum period: 1.714ns (Maximum Frequency: 583.431MHz)

Minimum input arrival time before clock: 2.555ns
Maximum output required time after clock: 3.732ns
Maximum combinational path delay: No path found

0

• سایر موارد به طور کامل در فایل های پیوست هستند.