## به نام خدا

# تکلیف سری دوم درس زبانهای توصیف سختافزار و مدارات

## برای ارسال تکالیف، حتما به نکات زیر توجه کنید:

- برای هر سوال در نرم افزار ModelSim ، فایل جداگانهای ایجاد کنید.
- تمامی سوالات میبایست شبیه سازی شوند؛ بنابراین لازم است برای هر سوال Test Bench مناسب نوشته و آن را ضمیمه کنید.
- علاوه بر ارسال فایل جواب سوال و فایل شبیه سازی، میبایست از شکل موجهای موجود در شبیه سازی Screenshot گرفته و آنها را با کیفیت مناسب (به طوری که اسامی سیگنالها و شکل موجها واضح باشند) ارسال کنید.
  - لازم نیست تمامی فایلهای موجود در پوشه پروژه را ارسال کنید!! تنها فایل ۷. جواب، فایل ۷. شبیه سازی و تصاویر شکل موجهای شبیه سازی شده را ارسال کنید.
  - در صورت برخی سوالات قید شده است که برای سوال، گزارش کوتاهی بنویسید؛ این گزارش را به صورت مختصر و در فرمت pdf به همراه بقیه فایلهایی که در مورد قبل اشاره شد، ارسال کنید.
    - حتى الامكان اسامي سيگنالها و متغيرها را با مسمّى انتخاب كنيد و همچنين با نظم و ترتيب برنامه بنويسيد.
      - توجه کنید که برنامهها باید تماما قابل سنتز باشند.
      - برای نامگذاری فایلهای ارسالی به شکل زیر عمل کنید:
      - فرض کنید میخواهید فایلهای سوال دوم و قسمت (ج) آن را نامگذاری کنید.

فایل اصلی جواب: Q2\_3.v

فایل TestQ2\_3.v :Test Bench

تصاوير شكل موجهاي شبيه سازي: ... ScrQ2\_3\_1.jpg, ScrQ2\_3\_2.jpg, ScrQ2\_3\_3.jpg, ...

فایل گزارش (در صورت لزوم) : ReportQ\_2\_3.pdf

- · تمامی فایلهای خود را در یک فایل zip قرار دهید. نام این پوشه باید به فرمت Hwx\_Student ID.zip باشد. برای مثال : Hw2\_9595959.zip
  - در نهایت این فایل را در قسمت مربوطه در سامانه Yekta آپلود کنید.

#### سوال اول:

الف) یک رجیستر ۸ بیتی با مدهای عملکرد شیفت به چپ و شیفت به راست و با امکان بار موازی (PL) طراحی کرده و برای آن تست بنچی بنویسید. ورودی های کنترلی از نوع active high هستند. همچنین رجیستر با لبه بالارونده کلاک کار می شوند. کند به این صورت که همه سیگنال های کنترلی ورودی از جمله reset به صورت سنکرون با لبه مثبت کلاک اعمال می شوند. توجه کنید که اگر بیش از یک سیگنال کنترلی ورودی در لبه بالارونده سیگنال پالس ساعت فعال باشد اولویت به این ترتیب shift left (\* shift right (\* load (\* reset() است: ۱) است: ۱)


module myReg(clk, reset, pdata, qdata, load, shift\_right, shift\_left, serial\_in, serial\_out);

input clk, reset, load, serial\_in, shift\_right, shift\_left; input [7:0] pdata; output [7:0] qdata; output serial\_out;

//module body...

#### Endmodule

ب) فقط با استفاده از نمونه گیری از تعدادی ماژول طراحی شده در قسمت الف یک بانک رجیستری شامل ۶۴ عدد رجیستر ۳۲ بیتی طراحی کنید. ورودی و خروجی های این ماژول در شکل زیر نمایش داده شده اند




توجه کنید که اگر سیگنال output\_enable صفر باشد خروجی data\_out باید به صورت امپدانس بالا باشد ولی عملکرد رجیستر در مقابل سایر ورودی های کنترلی به طور معمول انجام می شود. سیگنال ورودی reg\_select رجیستر مورد نظر از بین ۶۴ رجیستر ۳۲ بیتی موجود را برای اعمال فرمان انتخاب می کند. مثلا فعال بودن سیگنال teset در لبه بالارونده کلاک باعث صفر شدن محتوای رجیستر انتخاب شده می شود. سیگنال ورودی flush مقدار همه رجیستر های موجود در بانک رجیستری را به یکباره صفر می کند.

#### طراحي دوم:

فرض می کنیم که قرار است یک دستگاه پول شمار با امکان شمارش سه نوع اسکناس طراحی شود. این اسکناسها مبالغ فرض می کنیم که قرار است یک دستگاه مشخص ۱۰۰۰ و ۵۰۰۰ تومانی را شامل می شوند. شمارش هر اسکناس با تولید یک لبه پالس بالارونده برای دستگاه مشخص می شود. ماژول مورد نظر برای طراحی این دستگاه به شکل زیر است که علاوه بر سیگنالهای ورودی مختص هر نوع اسکناس Pulse 2000، Pulse 2000)، شامل سیگنالی است که مبلغ مورد نظر برای شمارش را مشخص می کند. این سیگنال تحت عنوان count\_m نامگذاری شده است.

فرض کنید که ماژول دارای یک ورودی ریست آسنکرون و Active low باشد که با فعال شدن آن، خروجی و تمامی رجیسترهای داخلی مدار، مقدار صفر خواهند گرفت. ماژول مورد نظر دارای یک کلاک با فرکانسی بسیار بالاتر از نرخ تغییرات سایر سیگنال های ورودی است. توجه کنید که تنها سیگنال پالس ساعت طرح شما فقط سیگنال های ورودی نباید به عنوان پالس ساعت مورد استفاده قرار بگیرد.




کد وریلاگی برای این مدار نوشته و عملکرد آن را با یک تست بنچ مناسبی بررسی کنید.

#### طراحي سوم:

مطابق شکل زیر یک ماژول sequence detector درسطح Behavioral تعریف کنید. عملکرد ورودی ها و خروجی های این ماژول به شرح زیر است:

- input\_se: این ورودی تک بیتی در واقع رشته ای از ۰ و ۱ هاست که به صورت سریال و با هر لبه پایین رونده پالس ساعت clk وارد ماژول میشود.
- lookfor\_seq! این ورودی ۲ بیتی یکی از رشته های ۱۰۱۰۱، ۱۰۱۰۰، ۱۰۱۰۱ و یا ۱۰۱۰۰ را برای جستجو انتخاب می کند به این معنی که مثلا اگر seq\_select=2 باشد، ماژول به دنبال رشته ۱۰۱۰۰ در رشته اعداد ورودی میگردد.
  - seq\_detected: این پایه یک بیتی پس از هر بار شناسایی رشته مورد نظر برای یک پالس ساعت یک میشود و سپس مجددا صفر می شود.
- seq\_count: این خروجی ۱۶ بیتی تعداد رشته های تشخیص داده شده را نشان میدهد. با تغییر ورودی lookfor\_seq



### طراحی چهارم:

ماژولی برای محاسبه باقیمانده تقسیم رشته باینری ورودی بر 7 و تعیین بخش پذیری آن طراحی کنید. به عنوان مثال باقیمانده رشته 10101 – که معادل عدد 21 دسیمال است – بر 7، برابر 0 است.

فرض کنید که قبل از شروع به کار ماژول، باقیمانده برابر 0 است.

پورتهای ماژول عبارتاند از:

ورودی تک بیتی String که رشته ورودی را میسازد و باقیمانده آن بر 7 محاسبه میشود. (در هر پالس ساعت، یک بیت به سمت راست رشته اضافه میشود. به عنوان مثال اگر دو پالس ساعت بیت 1 و پس از آن یک پالس ساعت بیت 0 خوانده شود، رشته 110 حاصل میشود.)

- ست. ماژول است.  $\checkmark$
- ✓ ورودی تک بیتی Reset که به صورت Synchronous عمل می کند.
- $\checkmark$  خروجی سه بیتی Remainder که در هر لحظه باقیمانده تقسیم رشته ورودی بر 7 را مشخص می کند.

خروجی تک بیتی Divisible که هنگامی که رشته ورودی بر 7 بخشپذیر باشد به مدت یک پالس ساعت 1 می شود. (اگر با پالس ساعت بعدی باقی مانده تغییر کرد و 0 نماند، این بیت باید 0 شود.)

