پروژه پایانی درس طراحی کامپیوتری سیستم های دیجیتال


موعد تحویل: سه شنبه ۱۴۰۰/۴/۲۹

۱. مقدمه

هدف از انجام این پروژه، آشنایی کامل با چگونگی طراحی و پیاده سازی یک سیستم دیجیتال با استفاده از زبان توصیف سخت افزاری VHDL می باشد. سیستم پایه ای که برای این پروژه در نظر گرفته شده است، یک جمع کننده صدای دیجیتال می باشد. در این سیستم دو ورودی دیجیتال صدا به صورت مجزا و با فرمت μ -Law وارد سیستم می شود. پس از آنکه صداها با یکدیگر جمع شدند، به فرمت μ -Law تبدیل شده و به خروجی دیجیتال ارسال می گردند.

۲. آشنایی با باس ST-BUS

صدای آنالوگ از طریق IC به نام CODEC به فرم دیجیتال تبدیل می شود. CODEC با فرکانس RKHz از صدای انالوگ نمونه برداری می کند. هر نمونه، یک داده ۸ بیتی می باشد که CODEC آنرا به صورت سریالی(بیت به بیت)، بر روی باس سنکرون (Synchronous) استانداردی به نام ST-BUS، به بیرون ارسال می کند. در هر Frame این باس، ۳۲ داده ۸ بیتی (مجموعاً ۲۵۶ بیت داده) به صورت سریالی دریافت ارسال می گردد. بنابراین با یک باس FT-BUS به طور همزمان می توان ۳۲ صدای دیجیتال متفاوت را ارسال/دریافت نمود. اصطلاحاً گفته می شود که ST-BUS دارای ۳۲ عدد Time-Slot می باشد و هر Time-Slot شامل ۸ بیت داده می باشد. شماره های Time-Slot دارای ۲۳ عدد BCLK می باشد. BCLK می شود. این باس استاندارد دارای چهار سیگنال مهم به اطلاعات می باشد. و کالاک برابر BT مخفف BCLK می باشد. FS مخفف Frame Synchronization می باشد و کالاک باس ST-BUS مخفف Frame Synchronization یک بار فعال اطلاعات می باشد و از آن برای مشخص نمودن ابتدای Frame ها استفاده می شود. این سیگنال هر RD و یک بار فعال شده و به مدت یک کلاک فعال باقی می ماند. بعد از فعال شدن سیگنال هر FS، اولین Time-Slot یک بار فعال شده و داده های دریافتی نیز از طریق Time-Slot راسال شده و داده های دریافتی نیز از طریق Time-Slot با استفاده از این باس در شکل ۱ نشان داده شده است.



شكل ۱: فرمت باس ST-BUS


همانطور که در شکل ۱ مشخص است ارسال داده از طریق DX روی لبه های بالارونده BCLK انجام می شود اما دریافت داده از طریق DR روی لبه پایین رونده BCLK انجام می شود.

معمولاً باس ST-BUS بین چند منبع مختلف به اشتراک گذاشته می شود و به هر منبع یک یا چند ST-BUS بید از اختصاص داده می شود. بدیهی است که هر منبع، هم برای ارسال اطلاعات و هم برای دریافت اطلاعات، فقط باید از Time-slot های مختص به خودش استفاده نماید. به همین منظور هر منبع پس از آنکه داده های ارسالی اش را بر روی Time-Slot مربوط به خودش روی باس DX قرار داد، باید باس DX را برای سایر Time-Slot ها در حالت ل Time-Slot مربوط به خودش روی باس کان وجود دارد که منبع دیگری آن Time-Slot را Drive نماید.

۳. تعریف پروژه

DR معرد نظر در این پروژه به یک باس ST-BUS متصل می باشد. در روی دو Time-Slot مغتلف ورودی ماجول ماجول مورد نظر در این پروژه به یک باس ST-BUS متصل متفاوت قرار داده شده است. این صداها به فرمت A-Law می باشند. ماجول مورد نظر باید صداهای ورودی را از حالت A-Law به شکل Linear تبدیل نموده و با هم جمع نماید. سپس نتیجه حاصله را به فرمت μ -Law تبدیل نموده و آنرا بر روی یکی از time-Slot های BDX قرار دهد. شماره μ -Law خروجی، به عنوان سه ورودی مجزا به ماجول مورد نظر داده می شود. μ -Linear های ورودی و همچمین شماره μ -Slot خروجی، به عنوان سه ورودی مجزا به ماجول مورد نظر داده می شود. μ -Linear های و برای سایر μ -Linear ها در حالت μ -Linear قرار داده شود.

علاوه بر موارد فوق، ماجول مورد نظر دارای یک ورودی Enable نیز می باشد. هر زمان که Enable یک باشد، ماجول فعال بوده و عملیات مورد نظر را انجام می دهد و هر زمان که این سیگنال ورودی صفر باشد، عملیات متوقف شده و باس خروجی High-Impedance می گردد. در شکل شماره Black-Box ۲ ماجول مورد نظر نشان داده شده است.



شكل شماره Black-Box : ۲ ماجول

کد Entity ماجول توصیف شده فوق، در شکل شماره ۳ نشان داده شده است.

شکل شماره ۳: کد Entity ماجول

۴. نحوه تحویل پروژه

در تحویل پروژه لازم است گزارشی از نحوه طراحی و پیاده سازی ماجول مورد نظر، تاپپ شده تحویل داده شود. در این گزارش تمامی Data-path و Controller های ماجول ترسیم شده و لازم است به طور دقیق شرح داده شوند. در این پروژه نیازی به سنتز کد نوشته شده نیست و شبیه سازی کد ها کفایت می کند.