
برای FSM نشان داده شده در شکل زیر :



الف) مدار FSM را درسطح گیت طراحی کنید.

ب) کد Verilog برای مدار قسمت الف بنویسید و با نوشتن testbench صحت عملکرد مدار را بررسی کنید.

ج) حداكثر فركانس clock را با توجه به جدول زير مشخص كنيد:

زمان	پارامتر
100ps	TcktoQ
100ps	Tsetup
(n) (50ps+n*50ps) (تعداد وروديها)	تاخیر هر گیت

د) تاخیرهای بالا را در کد قسمت ب وارد کرده و نتایج را بررسی کنید.

ه) برای FSM بالا کد Verilog در سطح RTL را بنویسید و با اعمال FSM قسمت ب صحت عملکرد مدار را را بررسی کنید.

و) کد بالا را به کمک نرم افزار ISE سنتز کرده و مدار خروجی سنتز را نمایش دهید.

ز) کد بالا را طوری تغییر دهید که مدار به صورت pipeline پیاده سازی شود. مرحله و را تکرار کنید. ح) برای کاهش AREA در کد قسمت ز چه تغییراتی می توان اعمال کرد؟

اختیاری ط) کد قسمت ه را بر روی برد FPGA پیاده سازی کرده و نتایج واقعی را گزارش کنید.