

گزارش کار اول

استاد:

مريم محبتي

گروه کلاس:


08

گروه انجام دهنده:

عليرضا اسلامي خواه ، فرزان رحماني ، ريحانه هاشم زاده

بررسی D FlipFlop :

در این فلیپ فلاپ d که با استفاده از کلاک پالس داده میشود اگر 1 باشد فلیپ فلاپ روی set و اگر 0 باشد روی clear تغییر حالت میدهد. ابتدا به بررسی مداری آن میپردازیم:



سپس جدول صحت آن را نگاه میکنیم:

D Flipflop truth table

Q	D	Q(T+1)
0	0	0
0	1	1
1	0	0
1	1	1


و در انتها هم به بررسی کد آن میپردازیم:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity D_flip_flop is
    Port ( d : in STD_LOGIC;
        reset : in STD LOGIC;
        clk : in STD_LOGIC;
        q : out STD_LOGIC);
end D_flip_flop;
architecture Behavioral of D_flip_flop is
begin
    process(reset, clk)
    begin
        if (reset = '1') then
            q <= '0';
        else if (clk'event and clk='0') then
            q <= d;
        end if;
        end if;
    end process;
end Behavioral;
```

بررسی JK Flipflop :

در این فلیپ فلاپ ورودی های \mathbf{j} و \mathbf{k} مانند دکمه های set و این فلیپ فلاپ عمل میکنند.

شماتیک jk flipflop:



و جدول صحت آن:

Q	J	К	Q(T+1)
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

بررسی کد پیاده سازی:


که در این کد به ترتیب k, clk, rst ورودی های ما و q,qbar خروجی های ما میباشند.

```
architecture Behavioral of JK_flip_flop is
begin
    process(clk, rst)
        variable qn : std_logic;
        begin
        if(rst = '1')then
            qn := '0';
        elsif(clk'event and clk = '1')then
        if(J='0') and K='0')then
            qn := qn;
        elsif(J='0' and K='1')then
            qn := '0';
        elsif(J='1' and K='0')then
            an := '1';
        elsif(J='1' and K='1')then
            qn := not qn;
        else
            null;
        end if;
        else
            null;
        end if;
        Q \le qn;
        Qbar <= not qn;
    end process;
end Behavioral;
```

بررسی T FlipFlop :

این فلیپ فلاپ یک نسخه تک ورودی از فلیپ فلاپ jk میباشد. خروجی این فلیپ فلاپ با هر پالس کلاک toggle میکند.

بررسی شماتیک این فلیپ فلاپ:



بررسی جدول صحت:

T Flipflop truth table

Q	T	Q(T+1)
0	0	0
0	1	1
1	0	1
1	1	0

بررسى كد اين فليپ فلاپ:

```
library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
     entity T FLIPFLOP is
         Port ( T : in STD LOGIC;
             CLK : in STD_LOGIC;
             RES : in STD LOGIC;
             TEMP : in STD_LOGIC;
             Q : out STD_LOGIC;
             QB : out STD_LOGIC);
     end T_FLIPFLOP;
     architecture Behavioral of T_FLIPFLOP is
     begin
     PROCESS(T,CLK,RES)
     VARIABLE TEMP:STD LOGIC:='0';
     BEGIN
     IF(RES='1')THEN
     TEMP:='0';
     ELSIF(RISING_EDGE(CLK))THEN
     IF(T='1')THEN
     TEMP:= NOT TEMP;
     END IF;
     END IF;
     Q<= NOT TEMP;
     QB <= TEMP;
25
     END PROCESS;
     end Behavioral;
```

همانطور که مشاهده میشود این فلیپ فلاپ حساس به لبه بالا رونده میباشد. حال نوبت به تست کردن مدار های مربوطه میباشد. که به ترتیب برای تست کردن d flipflop کد زیر را با استفاده از نرم افزار زایلینیکس پیاده سازی کردیم.

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
ENTITY D_flip_flop_test IS
END D_flip_flop_test;
ARCHITECTURE behavior OF D_flip_flop_test IS
   COMPONENT D_flip_flop
   PORT(
         d : IN std logic;
         reset : IN std_logic;
         clk : IN std_logic;
         q : OUT std logic
      );
   END COMPONENT;
   --Inputs
   signal d : std logic := '0';
   signal reset : std_logic := '0';
   signal clk : std_logic := '0';
   --Outputs
   signal q : std logic;
   -- Clock period definitions
   constant clk period : time := 10 ns;
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: D flip flop PORT MAP (
         d \Rightarrow d
         reset => reset,
         clk => clk,
         q \Rightarrow q
```

```
-- Clock process definitions

clk_process :process

begin

clk <= '0';

wait for clk_period/2;

clk <= '1';

wait for clk_period/2;

end process;

d <= '1', 'X' after 22 ns, '1' after 24 ns, 'U' after 35ns, '1' after 40 ns;

reset <= '1' after 50 ns, '0' after 60 ns;

END;
```

: jk flip flop تست

```
LIBRARY ieee;
     USE ieee.std_logic_1164.ALL;
     ENTITY JK_FF_testbench IS
     END JK_FF_testbench;

✓ ARCHITECTURE behavior OF JK_FF_testbench IS

        COMPONENT JK_flip_flop
        PORT(
              J : IN std_logic;
              K : IN std_logic;
              clk : IN std_logic;
              rst : IN std_logic;
              Q : OUT std_logic;
              Qbar : OUT std_logic
           );
        END COMPONENT;
        --Inputs
        signal J : std_logic := '0';
        signal K : std_logic := '0';
        signal clk : std_logic := '0';
        signal rst : std_logic := '0';
        --Outputs
        signal Q : std_logic;
        signal Qbar : std_logic;
        -- Clock period definitions
        constant clk_period : time := 10 ns;
26
27 V BEGIN
        uut: JK flip flop PORT MAP (
```

```
uut: JK_flip_flop PORT MAP (
      J => J,
      K \Rightarrow K
      clk => clk,
      rst => rst,
      Q \Rightarrow Q
      Qbar => Qbar
   );
-- Clock process definitions
clk_process :process
begin
   clk <= '0';
  wait for clk_period/2;
   clk <= '1';
   wait for clk_period/2;
end process;
Force: process
begin
   J <= '0';
   K <= '0';
   rst <= '0';
   wait for 20 ns;
   J <= '0';
   K <= '1';
   rst <= '0';
   wait for 20 ns;
   J <= '1';
```


```
J <= '1';
      K <= '0';
      rst <= '0';
      wait for 20 ns;
      J <= '1';
      rst <= '0';
      wait for 20 ns;
      J <= '1';
      K <= '1';
      rst <= '0';
      wait for 20 ns;
      J <= '0';
      K <= '0';
      rst <= '0';
      wait for 20 ns;
     J <= '0';
      K <= '0';
      rst <= '1';
      wait for 20 ns;
   end process;
END;
```


: t flipflop


```
LIBRARY ieee;
     USE ieee.std_logic_1164.ALL;
     ENTITY TFF_testbench IS
     END TFF testbench;
     ARCHITECTURE behavior OF TFF_testbench IS
         -- Component Declaration for the Unit Under Test (UUT)
         COMPONENT T_FLIPFLOP
         PORT(
              T : IN std_logic;
              CLK : IN std_logic;
              RES : IN std_logic;
              TEMP : IN std_logic;
              Q : OUT std_logic;
              QB : OUT std_logic
             );
        END COMPONENT;
        --Inputs
        signal T : std_logic := '0';
        signal CLK : std_logic := '0';
        signal RES : std logic := '0';
        signal TEMP : std_logic := '0';
        --Outputs
        signal Q : std_logic;
24
        signal QB : std_logic;
        -- Clock period definitions
        constant CLK period : time := 10 ns;
     BEGIN
        -- Instantiate the Unit Under Test (UUT)
```

```
BEGIN
   uut: T_FLIPFLOP PORT MAP (
         T \Rightarrow T
         CLK => CLK,
         RES => RES,
         TEMP => TEMP,
         Q \Rightarrow Q
         QB => QB
     );
   -- Clock process definitions
   CLK_process :process
   begin
     CLK <= '0';
     wait for CLK_period/2;
      CLK <= '1';
      wait for CLK_period/2;
   end process;
   stim: process
   begin
   RES <= '0';
  T <= '0';
  wait for 20 ns;
  T <= '1';
  wait for 20 ns;
   end process;
END;
```


در ادامه تصاویری از شماتیک کلی فلیپ فلاپ ها و نتایج ران کردن آنها در زایلینکس ارائه میدهیم.










شکل 1 1 برای مدار d flip flop




شكل 1 2 تست dflip flop










jk flip flop براى 3 1 شكل 3 1




jk flipflop تسك 4 1 تست







t flip flop براى 5 براى



t flip flop تست 6 1 شکل