

گزارش کار چهارم

عنوان گزارش:

یک شمارنده باالشمار دهدهی آسنکرون با استفاده از هر فلیپ فالپ دلخواه یک شمارنده پایین شمار دو دویی 4 بیتی با استفاده از هر فلیپ فالپ استفاده از هر فلیپ فالپ استاد:

مريم محبتي

گروه کلاس:

80

گروه انجام دهنده:

عليرضا اسلامي خواه ، فرزان رحماني ، ريحانه هاشم زاده

در ابتدا برای اینکه این شمارنده ها را پیاده سازی کنیم نیاز به فلیپ فلاپی داریم که از آن در شمارنده ها استفاده کنیم.

پس از یک T-flipflop ای استفاده میکنیم که پیاده سازی آن بدین شرح است:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity T FF is
port(
    T, reset, clk: in std_logic;
Q: inout std_logic
);
end entity T_FF;
architecture Behavioral of T FF is
process (reset, clk) is begin
 if reset = '1' then
      Q <= '0';
    elsif(rising_edge(clk)) then
       Q <= Q xor T;
     end if;
 end process;
end Behavioral;
```

سپس به شرح یک شمارنده تصاعدی میپردازیم.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity ascending_counter is
   Tin: in std_logic;
    clock: in std_logic;
    rst: in std_logic;
   output: out std_logic_vector(3 downto 0)
end ascending counter;
architecture Behavioral of ascending counter is
    component T FF is
   port(
   T, reset, clk: in std_logic;
   Q: inout std logic
    end component T_FF;
    signal Q0, Q1, Q2, Q3: std_logic;
   signal not_clk, not_Q0, not_Q1, not_Q2, not_Q3 : std_logic;
begin
   T0: T FF port map(T => Tin, reset => rst, clk => clock, Q => Q0);
   not_Q0 <= not Q0;</pre>
   T1: T_FF port map(T => Tin, reset => rst, clk => not Q0, Q => Q1);
   not Q1 <= not Q1;
   T2: T_FF port map(T => Tin, reset => rst, clk => not_Q1, Q => Q2);
    not Q2 <= not Q2;
    T3: T_FF port map(T => Tin, reset => rst, clk => not_Q2, Q => Q3);
   not_Q3 <= not Q3;
    output(0) <= Q0;
    output(1) <= Q1;
    output(2) <= Q2;
    output(3) <= Q3;
end Behavioral;
```

در اینجا ascending_counter که ما داریم سه پارامتر Tin و clock و rst را گرفته و یک وکتور 4 بیتی برمیگرداند.

سپس با توجه به تصویر از خط 22 به بعد 4 فلیپ فلاپ را که برای این کار لازم داریم با استفاده از portmap مقدار دهی میکنیم.

سپس از خط 30 به بعد خروجی های فلیپ فلاپ ها رو به وکتوری که برای خروجی تعریف کرده بودیم مقدار دهی میکنیم.

شمارنده نزولى:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity descending counter is
    port(
    Tin: in std logic;
    clock: in std logic;
    rst: in std logic;
    output: out std logic vector(3 downto 0)
    );
end descending counter;
architecture Behavioral of descending counter is
    component T FF is
    port(
    T, reset, clk: in std logic;
    Q: inout std logic
    );
    end component T FF;
    signal Q0, Q1, Q2, Q3: std logic;
    signal not clk, not Q0, not Q1, not Q2 : std logic;
begin
    T0: T FF port map(T => Tin, reset => rst, clk => clock, Q => Q0);
    not Q0 <= not Q0;
    T1: T FF port map(T \Rightarrow Tin, reset \Rightarrow rst, clk \Rightarrow Q0, Q \Rightarrow Q1);
    not Q1 <= not Q1;
    T2: T_FF port map(T => Tin, reset => rst, clk => Q1, Q => Q2);
    not Q2 <= not Q2;
    T3: T_FF port map(T => Tin, reset => rst, clk \Rightarrow Q2, Q \Rightarrow Q3);
    output(0) <= Q0;
    output(1) <= Q1;
    output(2) <= Q2;
    output(3) <= Q3;
end Behavioral;
```

در اینجا هم مشابه بالا عمل کردیم فقط با این تفاوت که در clk فلیپ فلاپ ها به جای not کلاک قبلی خود کلاک را میگذاشتیم.

سپس به بررسی تست بنچ ها میپردازیم:

```
begin
    UUT : ascending counter
        port map (
            Tin => Tin,
            clock => clock,
            rst => rst,
            output => output
    begin
        Tin <= '1';
        rst <= '1';
        wait for clk_prd/2;
        rst <= '0';
        clock <= '1';
        wait for clk prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
        wait for clk_prd/2;
        clock <= '0';
        wait for clk_prd/2;
        clock <= '1';
        wait for clk prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
        wait for clk_prd/2;
        clock <= '0';
        wait for clk_prd/2;
        clock <= '1';
        wait for clk_prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
       wait for clk prd/2;
```

```
port map (
        clock => clock,
        output => output
begin
    Tin <= '1';
    rst <= '1';
   wait for clk_prd/2;
    rst <= '0';
    clock <= '1';
   wait for clk_prd/2;
   wait for clk_prd/2;
   wait for clk_prd/2;
    clock <= '0';
   wait for clk prd/2;
   wait for clk_prd/2;
    clock <= '0';
   wait for clk_prd/2;
    clock <= '1';
   wait for clk prd/2;
   wait for clk_prd/2;
   wait for clk_prd/2;
   wait for clk_prd/2;
   wait for clk_prd/2;
```

```
begin
        port map (
            Tin => Tin,
            clock => clock,
            rst => rst,
            output => output
        );
    process is
    begin
        Tin <= '1';
        rst <= '1';
        clock <= '0';
        wait for clk prd/2;
        rst <= '0';
        clock <= '1';
        wait for clk prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
        wait for clk prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
        wait for clk prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
        wait for clk prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
        wait for clk prd/2;
        clock <= '0';
        wait for clk prd/2;
        clock <= '1';
        wait for clk_prd/2;
```

جزئیات بیشتر تست بنچ ها در فایل های الصاق شده درون فایل زیپ قابل مشاهده است.

و در آخر خروجی بدست امده از شمارنده آسنکرون:

0000]1111	(1110	(1101	11100	1011)1010	(1001
0000				1111)1110	(1101	11100	1011)1010	(1001
0000				1111			0011	11101	0101	(1001