

پروژه ششم: طراحی پردازنده با معماری دوحالت و راه اندازی امن

مقدمه

یکی از مهم‌ترین چالش‌های سامانه‌های امروزی، اطمینان از صحت نرم‌افزار پیش از اجرای آن است. در بسیاری از سامانه‌های تعبیه‌شده و اینترنت اشیا، پردازنده باید پیش از اجرای برنامه اصلی، از معتبر بودن آن اطمینان حاصل کند. به همین منظور، پردازنده‌های مدرن از مکانیزم‌هایی مانند سطوح دسترسی مختلف، حافظه‌های محافظت‌شده و فرآیند راه‌اندازی امن^{۴۲} استفاده می‌کنند.

در این پروژه هدف طراحی و پیاده‌سازی یک پردازنده مبتنی بر معماری MIPS است که از دو سطح دسترسی مستقل پشتیبانی می‌کند. این پردازنده در زمان روشن شدن سیستم، برنامه‌ای را از حافظه اصلی دریافت کرده، صحت آن را با استفاده از یک واحد سخت‌افزاری تولید هش بررسی می‌کند و تنها در صورت معتبر بودن، اجرای برنامه را آغاز می‌نماید. این پروژه با هدف آشنایی دانشجویان با مفاهیم سطوح دسترسی، طراحی واحدهای جانبی مبتنی بر Memory-Mapped I/O و توسعه مجموعه دستورات پردازنده تعریف شده است.

اهداف

۱. آشنایی با مفهوم سطوح دسترسی در پردازنده‌ها.
۲. توسعه معماری MIPS از طریق افزودن دستور جدید به ISA.
۳. طراحی و پیاده‌سازی واحدهای جانبی مبتنی بر MMIO.
۴. آشنایی با مکانیزم راه‌اندازی امن.
۵. طراحی یک شتاب‌دهنده سخت‌افزاری^{۴۳} ساده برای محاسبه هش.
۶. پیاده‌سازی کنترل دسترسی در سطح سخت‌افزار.

مشخصات کلی سیستم

پردازنده باید مبتنی بر معماری MIPS بوده و حداقل از مجموعه دستورات زیر پشتیبانی کند:

- دستورات نوع R: add, sub, and, or, xor, slt
- دستورات نوع I: addi, ori, xori, lw, sw
- دستورات کنترلی: beq, bne, j

علاوه بر دستورات فوق، باید یک دستور اختصاصی جدید با نام زیر به مجموعه دستورات اضافه شود:

DROP_PRIV

این دستور تنها در حالت امن قابل اجرا بوده و وظیفه آن انتقال پردازنده از حالت امن به حالت کاربر است.

^{۴۲}Secure Boot

^{۴۳}Hardware Accelerator

معماری دو حالت

پردازنده باید دارای یک ثبات داخلی یک‌بیتی به نام Mode_Bit باشد.

مقدار	حالت پردازنده
۱	Secure Mode
۰	User Mode

پس از روشن شدن سیستم، مقدار اولیه این ثبات باید برابر ۱ باشد و پردازنده در حالت Secure Mode قرار گیرد.

فضای آدرس‌دهی حافظه

برای جلوگیری از تفاوت زیاد میان طراحی‌ها، فضای حافظه سیستم باید مطابق جدول زیر تعریف شود:

بازه آدرس	کاربرد
0x0000 – 0x0FFF	Boot ROM
0x1000 – 0x1FFF	User RAM
0x2000 – 0x20FF	Crypto Accelerator Registers

محدودیت‌های دسترسی

در حالت Secure Mode:

- واکنشی دستور از Boot ROM مجاز است.
- دسترسی به RAM مجاز است.
- دسترسی به رجیسترهای واحد هش مجاز است.
- اجرای دستور DROP_PRIV مجاز است.

در حالت User Mode:

- واکنشی دستور از Boot ROM ممنوع است.
- دسترسی به رجیسترهای واحد هش ممنوع است.
- تنها دسترسی به فضای RAM مجاز است.

این محدودیت‌ها باید توسط سخت‌افزار اعمال شوند و نباید به نرم‌افزار وابسته باشند.

گام‌های پروژه

گام اول: توسعه پردازنده

پردازنده MIPS را توسعه داده و ثبات Mode_Bit و دستور DROP_PRIV را به آن اضافه کنید. این دستور باید تنها در حالت Secure قابل اجرا باشد.

گام دوم: طراحی Memory Router

ماژولی طراحی کنید که براساس آدرس مقصد و مقدار Mode_Bit، دسترسی‌های حافظه را کنترل نماید. این ماژول باید:

- درخواست‌های مجاز را عبور دهد.
- درخواست‌های غیرمجاز را مسدود کند.

گام سوم: طراحی شتاب‌دهنده هش

یک واحد سخت‌افزاری تولید هش طراحی کنید.
برای جلوگیری از پیچیدگی بیش از حد پروژه، استفاده از یکی از روش‌های زیر کافی است:

• CRC32

• XOR Accumulator

این واحد باید از طریق رجیسترهای MMIO کنترل شود.

گام چهارم: توسعه برنامه راه‌انداز

برنامه‌ای در Boot ROM قرار دهید که مراحل زیر را انجام دهد:

۱. خواندن برنامه کاربر از RAM
۲. ارسال داده‌ها به واحد هش
۳. دریافت مقدار نهایی هش
۴. مقایسه با مقدار مرجع
۵. اجرای DROP_PRIV در صورت معتبر بودن برنامه
۶. انتقال کنترل به برنامه کاربر

سناریوهای آزمون

تست‌بنچ باید حداقل دو سناریوی زیر را بررسی کند.
سناریوی اول: بوت موفق

۱. برنامه معتبر در RAM قرار می‌گیرد.
۲. مقدار هش با مقدار مرجع یکسان است.
۳. دستور DROP_PRIV اجرا می‌شود.
۴. پردازنده وارد User Mode می‌شود.
۵. برنامه کاربر اجرا می‌شود.

سناریوی دوم: برنامه دستکاری‌شده

۱. برنامه موجود در RAM تغییر داده می‌شود.
۲. مقدار هش با مقدار مرجع متفاوت است.
۳. پردازنده در حالت Secure باقی می‌ماند.
۴. برنامه کاربر اجرا نمی‌شود.

دانشجویان می‌توانند سناریوهای تکمیلی دیگری نیز طراحی و آزمایش نمایند.

قسمت امتیازی: Hardware Execution Watchdog

برای افزایش امنیت سیستم، یک ماژول مستقل طراحی کنید که به سیگنال‌های PC و Mode_Bit متصل باشد. این ماژول باید رفتار پردازنده را در حالت Secure Mode پایش کند. در صورتی که هنگام فعال بودن Secure Mode، شمارنده برنامه به صورت غیرمجاز وارد محدوده آدرس‌های RAM شود، ماژول باید بدون دخالت پردازنده، سیگنال Reset کل سیستم را فعال نماید. این بخش باید به صورت کاملاً سخت‌افزاری و مستقل از نرم‌افزار پیاده‌سازی شود.

نحوه تحویل

تمامی موارد زیر باید در یک فایل فشرده تحویل داده شوند:

۱. تمامی فایل‌های Verilog
۲. تمامی فایل‌های Testbench
۳. برنامه راه‌انداز موجود در ROM
۴. برنامه کاربر مورد استفاده در آزمایش‌ها
۵. فایل راهنمای اجرا (README)
۶. گزارش پروژه شامل:
 - معماری سیستم
 - نحوه پیاده‌سازی Mode_Bit
 - طراحی Router Memory
 - طراحی واحد هش
 - نتایج آزمایش‌ها
 - چالش‌ها و مشکلات پروژه