

Acelerador Digital para Monitoramento Inteligente de Máquinas Industriais

Disciplina: Circuitos Digitais IV

Tema: Descrição e projeto de arquiteturas digitais para processamento de sinais e inteligência artificial

1. Contextualização

Uma indústria de manufatura deseja implantar um sistema embarcado para monitorar continuamente motores elétricos utilizados em sua linha de produção. Esses motores estão sujeitos a desalinhamentos, desgaste de rolamentos, vibrações excessivas e falhas mecânicas que podem causar interrupções inesperadas na produção.

Atualmente, os dados dos sensores são enviados para um computador externo, que realiza todo o processamento. Entretanto, essa abordagem apresenta alta latência, elevado consumo de energia e dependência da comunicação com a rede.

A empresa pretende desenvolver um protótipo de sistema baseado em FPGA capaz de realizar localmente a aquisição e o processamento dos sinais dos sensores. O sistema deverá analisar sinais de vibração, corrente elétrica e temperatura, identificar padrões relacionados a falhas e atualizar determinados parâmetros de classificação durante a operação.

O desafio consiste em propor uma arquitetura digital integrada que combine processamento numérico, processamento de sinais e técnicas de Machine Learning.

2. Problema central

Sua equipe foi contratada para projetar a arquitetura de um acelerador digital denominado **Smart Machine Monitoring Accelerator – SMMA**.

O sistema deverá receber dados provenientes de sensores instalados em um motor elétrico e executar as seguintes operações:

1. Pré-processar e organizar as amostras recebidas.
2. Identificar componentes periódicas e harmônicas nos sinais de vibração.
3. Estimar parâmetros relacionados ao comportamento do motor.
4. Atualizar adaptativamente os parâmetros de um filtro digital.
5. Classificar o estado do equipamento.
6. Analisar representações bidimensionais dos sinais utilizando uma CNN.
7. Informar se o motor está operando normalmente ou apresenta indícios de falha.

A solução deverá ser descrita como uma arquitetura de hardware implementável em FPGA, empregando uma linguagem de descrição de hardware, como Verilog, SystemVerilog ou VHDL.

3. Fluxo de processamento solicitado

O acelerador deverá contemplar os seguintes módulos.

3.1 Módulo de Máximo Divisor Comum – MDC

Módulo de identificação da frequência fundamental por MDC

O sistema de monitoramento deverá identificar componentes harmônicas presentes no sinal de vibração do motor. Após o processamento da FFT, um detector de picos fornecerá os índices dos três principais bins espectrais acima de um limiar configurável.

Em máquinas rotativas, falhas como desbalanceamento e desalinhamento produzem componentes localizadas em múltiplos inteiros da frequência fundamental de rotação. Entretanto, a componente fundamental pode apresentar magnitude inferior à de seus harmônicos. Por essa razão, o sistema deverá utilizar um módulo de cálculo do Máximo Divisor Comum para estimar o bin fundamental a partir dos índices dos picos detectados.

Cabe observar que defeitos em rolamentos geram componentes em frequências características (BPFO, BPFI, BSF) que, em geral, correspondem a múltiplos não inteiros da frequência de rotação. Portanto, o método baseado em MDC aplica-se à identificação de falhas de natureza harmônica; a detecção de desgaste de rolamentos será tratada pelo classificador a partir de outras características espectrais extraídas da FFT.

Considere, por exemplo, que os principais picos estejam localizados nos bins 12, 18 e 30. O sistema deverá calcular:

$$k_0 = \text{MDC}(12, 18, 30) = 6$$

O valor (k_0) será utilizado para estimar a frequência fundamental:

$$f_0 = k_0 \frac{f_s}{N}$$

em que (f_s) representa a frequência de amostragem e (N) corresponde ao número de pontos da FFT.

A equipe deverá:

- selecionar o algoritmo de Euclides;

- mapear o algoritmo para uma arquitetura formada por datapath e unidade de controle;
- receber sequencialmente os índices dos picos detectados;
- calcular o MDC entre pelo menos três valores;
- apresentar os registradores, comparadores, subtratores, multiplexadores e demais unidades necessárias;
- elaborar a máquina de estados do módulo;
- indicar a latência máxima ou estimada;
- apresentar o protocolo de comunicação com o detector de picos;
- disponibilizar o bin fundamental e um sinal de resultado válido;
- tratar entradas iguais a zero e resultados abaixo de um valor mínimo configurável.

Para simplificar a implementação, considere que as frequências utilizadas nos testes estão centralizadas nos bins da FFT. Como extensão, a equipe poderá propor um mecanismo de tolerância para picos deslocados em até um bin.

A frequência fundamental estimada deverá ser encaminhada ao classificador de Machine Learning como uma das características utilizadas para diagnosticar o estado do motor.

3.2 Módulo FFT

Os sinais de vibração deverão ser transformados do domínio do tempo para o domínio da frequência. O sistema deverá utilizar uma FFT para identificar componentes espectrais associadas a desalinhamento, desbalanceamento e desgaste mecânico.

Considere, para o protótipo, uma FFT de **64 pontos**.

A equipe deverá:

- definir o algoritmo de FFT utilizado;
- representar o fluxo de dados da transformação;
- identificar as operações butterfly;
- indicar a quantidade de multiplicadores, somadores, registradores e memórias;
- explicar o armazenamento dos fatores de rotação;
- definir o formato numérico utilizado;
- avaliar alternativas de paralelismo e reutilização de hardware.

A arquitetura poderá ser totalmente paralela, pipeline, iterativa ou baseada em reutilização de uma ou mais unidades butterfly.

3.3 Módulo de inversão de matriz

O sistema deverá estimar parâmetros do motor a partir de um conjunto de equações lineares obtidas com os dados dos sensores. Para isso, será necessária a inversão de uma matriz de dimensão máxima **4 × 4**.

A equipe deverá propor uma arquitetura baseada em um método como:

- eliminação de Gauss-Jordan;

- decomposição LU;
- decomposição QR;
- método baseado em cofatores, caso seja tecnicamente justificado.

A proposta deverá apresentar:

- organização dos elementos da matriz em registradores ou memória;
- sequência de operações;
- unidade de controle;
- datapath aritmético;
- método de escolha ou tratamento do pivô;
- mecanismo para evitar divisão por zero;
- número aproximado de ciclos;
- efeitos do uso de ponto fixo sobre a precisão.

Não será necessário apresentar o código completo de todo o inversor, mas a arquitetura deverá ser suficientemente detalhada para demonstrar sua possibilidade de implementação.

3.4 Filtro adaptativo LMS

Os sinais adquiridos podem conter ruídos causados por interferências elétricas e vibrações externas. O sistema deverá utilizar um filtro adaptativo LMS para reduzir o ruído antes da etapa de classificação.

Considere inicialmente um filtro de **8 coeficientes**.

A arquitetura deverá calcular:

$$y(n) = \sum_{i=0}^7 w_i(n)x(n-i)$$

$$e(n) = d(n) - y(n)$$

$$w_i(n+1) = w_i(n) + \mu e(n)x(n-i)$$

A equipe deverá:

- propor o datapath do algoritmo LMS;
- indicar como serão armazenadas as amostras e os coeficientes;
- definir se os multiplicadores serão paralelos ou compartilhados;
- explicar a atualização dos coeficientes;
- definir uma estratégia para representar o parâmetro de passo de adaptação (μ);

- analisar a influência do formato numérico sobre estabilidade e convergência;
- apresentar a máquina de estados ou o pipeline de controle.

3.5 Arquitetura para Machine Learning

Após a extração das características, um modelo de Machine Learning deverá classificar o estado do motor nas seguintes categorias:

- operação normal;
- desbalanceamento;
- desalinhamento;
- desgaste de rolamento.

A equipe deverá propor uma arquitetura de hardware para um classificador baseado, por exemplo, em:

- perceptron multicamadas;
- máquina de vetores de suporte;
- árvore de decisão;
- rede neural totalmente conectada.

O classificador deverá receber como entradas características extraídas da FFT, do filtro LMS e da etapa de estimação matricial.

A proposta deverá informar:

- quantidade de entradas e saídas;
- organização dos pesos;
- operações aritméticas necessárias;
- estratégia de execução das camadas;
- função de ativação;
- método de decisão da classe;
- latência estimada;
- utilização de DSPs, LUTs, registradores e memórias internas.

A equipe deverá justificar por que o modelo escolhido é adequado para uma implementação em FPGA.

3.6 Arquitetura de hardware para CNN

Além do classificador baseado em características numéricas, a empresa deseja investigar uma CNN capaz de processar espectrogramas dos sinais de vibração.

Para o protótipo, considere uma imagem de entrada com dimensão:

[32 X 32 X 1]

A primeira camada convolucional utiliza:

- 8 filtros;

- kernels de (3 X 3);
- stride igual a 1;
- padding igual a 1;
- ativação ReLU.

A arquitetura deverá contemplar pelo menos:

1. uma camada convolucional;
2. uma função de ativação ReLU;
3. uma operação de pooling;
4. uma camada de classificação.

A equipe deverá apresentar:

- organização dos pixels e dos pesos;
- estratégia para geração das janelas (3 X 3);
- uso de line buffers;
- arquitetura da unidade Multiply-Accumulate;
- nível de paralelismo;
- reutilização de unidades MAC;
- armazenamento dos mapas de características;
- representação dos pesos e ativações;
- cálculo das dimensões de saída;
- estimativa do número de multiplicações;
- identificação dos principais gargalos.

4. Requisitos gerais da arquitetura

A solução deverá ser tratada como um único sistema digital. Portanto, a equipe deverá apresentar uma arquitetura geral contendo:

- interface de entrada dos sensores;
- memória ou buffers de amostras;
- módulo MDC;
- módulo FFT;
- módulo de inversão de matriz;
- módulo LMS;
- acelerador de Machine Learning;
- acelerador CNN;
- unidade de controle global;
- mecanismo de comunicação entre os módulos;
- interface de saída da classificação.

A equipe deverá definir se os módulos funcionarão:

- sequencialmente;
- em pipeline;
- parcialmente em paralelo;

- sob demanda, utilizando unidades aritméticas compartilhadas.

A arquitetura deverá utilizar sinais de controle como:

- start;
- busy;
- done;
- valid;
- ready;
- enable;
- reset.

Deverá ser explicado como o protocolo de handshaking evita perda ou sobrescrita de dados.

5. Restrições do projeto

Considere as seguintes limitações para o protótipo:

- frequência de operação desejada: **50 MHz**;
- representação numérica preferencial: ponto fixo;
- quantidade limitada de multiplicadores DSP;
- uso máximo de duas memórias internas para armazenamento dos dados da FFT;
- processamento de uma nova janela de amostras a cada 10 ms;
- tolerância a pequenas perdas de precisão, desde que não comprometam a classificação;
- todos os módulos devem ser sintetizáveis;
- não é permitido utilizar estruturas de software não sintetizáveis;
- laços em HDL devem possuir limites determináveis em tempo de síntese;
- a arquitetura deve possuir reset e sinalização de término das operações.

A equipe não precisa implementar integralmente todos os módulos, mas deverá implementar e simular pelo menos um módulo de processamento numérico e um módulo relacionado a Machine Learning.

6. Entregáveis

As equipes farão a apresentação do trabalho no dia **28/08** contendo os seguintes entregáveis:

6.1 Diagrama geral da arquitetura

O diagrama deverá mostrar todos os módulos, memórias, barramentos, sinais de controle e fluxo de dados.

6.2 Mapeamento algoritmo-arquitetura

Para cada algoritmo, deverá ser apresentado:

- pseudocódigo;
- grafo ou fluxo de dados;
- datapath;
- unidade de controle;
- operações executadas por ciclo;
- quantidade estimada de ciclos;
- recursos principais.

6.3 Máquina de estados

Deverá ser apresentada pelo menos uma máquina de estados detalhada para um dos seguintes módulos:

- MDC;
- inversão de matriz;
- LMS;
- controlador global do sistema.

6.4 Definição do formato numérico

A equipe deverá apresentar uma proposta de representação em ponto fixo para:

- amostras dos sensores;
- coeficientes da FFT;
- elementos das matrizes;
- coeficientes do LMS;
- pesos da rede neural;
- resultados das multiplicações e acumulações.

A proposta deverá informar o número de bits destinados à parte inteira e à parte fracionária.

6.5 Código HDL

A equipe deverá apresentar trechos sintetizáveis ou a implementação completa de pelo menos:

- um módulo entre MDC, FFT, inversão de matriz ou LMS;
- um módulo relacionado ao acelerador ML ou CNN.

O código deverá conter interface, sinais de controle, lógica sequencial e lógica combinacional.

6.6 Simulação

Deverão ser apresentados:

- testbench;

- formas de onda;
- entradas utilizadas;
- resultados esperados;
- resultados obtidos;
- análise de eventuais diferenças numéricas.

6.7 Implementação em FPGA

A equipe deverá apresentar o projeto devidamente sintetizado, implementado e gravado na placa FPGA disponibilizada para a atividade. Durante a apresentação, deverá ser realizada uma demonstração prática do funcionamento da arquitetura, utilizando sinais de entrada e saída que permitam verificar o processamento desenvolvido.

6.8 Decisão de projeto

Ao final, a equipe deverá indicar:

- quais módulos serão paralelos;
- quais recursos serão compartilhados;
- qual módulo representa o maior gargalo;
- qual arquitetura apresenta maior consumo;
- como o sistema poderá ser otimizado;
- se o requisito de uma janela processada a cada 10 ms pode ser atendido.

7. Perguntas que a equipe deverá estar preparada para responder

1. Qual seria o impacto de aumentar a FFT de 64 para 256 pontos?
2. Como a inversão da matriz será tratada quando o pivô for igual ou próximo de zero?
3. O formato de ponto fixo escolhido pode provocar overflow ou perda significativa de precisão?
4. Quantos ciclos são necessários para atualizar todos os coeficientes do LMS?
5. O LMS consegue processar uma nova amostra antes da chegada da amostra seguinte?
6. Qual é a diferença entre executar a CNN de maneira totalmente paralela e reutilizar uma única unidade MAC?
7. Como os line buffers reduzem o número de acessos à memória durante a convolução?
8. Qual módulo apresenta o maior consumo de multiplicadores?
9. É mais eficiente compartilhar multiplicadores entre FFT, LMS e CNN ou utilizar unidades independentes?
10. Como o sistema identifica que um dado de saída de um módulo está válido?
11. O sistema consegue cumprir o requisito temporal de processamento?

8. Critérios de avaliação

A avaliação deste projeto busca mensurar, não apenas a entrega do produto final, mas também a trajetória do aprendizado e a clareza na comunicação técnica. A nota final será composta pela soma de três notas, distribuídas da seguinte forma: Apresentação do Trabalho (AT), Implementação do Projeto (IP) e Desempenho Individual (DI). Além do DI, o critério AT também terá nota individual. O critério AT avalia a capacidade do estudante de comunicar suas escolhas de projeto e demonstrar domínio sobre a arquitetura estudada e implementada. A nota final será calculada da seguinte forma:

$$\text{Nota Final} = \text{IP} \cdot (0,3) + \text{AT} \cdot (0,4) + \text{DI} \cdot (0,3)$$

$$\text{DI} = \text{Avaliação do Tutor} \cdot 0,8 + \text{Autoavaliação} \cdot 0,2$$

8.1 Avaliação da Implementação do Projeto

Na Tabela 1 estão elencados os critérios de avaliação para a **Implementação do Projeto**:

Tabela 1: Critérios de IP

Critério	Peso
Qualidade da arquitetura geral	25%
Mapeamento do MDC, FFT e inversão de matriz	20%
Arquitetura do algoritmo LMS	10%
Arquitetura do classificador de Machine Learning	10%
Arquitetura de hardware para CNN	15%
Qualidade e sintetizabilidade do código HDL	10%
Simulação e análise dos resultados	10%

8.2 AVALIAÇÃO DE DESEMPENHO NAS SESSÕES TUTORIAIS

A sessão tutorial é o momento em que a equipe analisa o problema proposto, identifica os conhecimentos necessários, levanta hipóteses, distribui tarefas e discute possíveis soluções. Nesse encontro, o professor atua como mediador,

orientando o processo de aprendizagem sem fornecer diretamente as respostas. A Tabela 2 mostra os papéis dos estudantes na sessão e os critérios avaliativos. Ratifica-se que a nota de desempenho da sessão tutorial é individual.

Coordenador	Secretário de mesa	Membro do grupo
Liderar a sessão tutorial	Registrar pontos relevantes apontados pelo grupo no relatório de mesa	Acompanhar todas as etapas do processo
Encorajar a participação de todos	Ajudar o grupo a ordenar o raciocínio	Ouvir e respeitar a opinião dos colegas
Manter a dinâmica da sessão tutorial	Registrar as fontes de pesquisa utilizadas pelo grupo no relatório de mesa	Fazer questionamentos
Controlar o tempo	Participar das discussões	Procurar alcançar os objetivos de aprendizagem
Assegurar que o secretário possa anotar adequadamente os pontos de vista do grupo		Compartilhar as informações obtidas
Garantir que o grupo foque na tarefa e alcance os objetivos de aprendizagem		Participar das discussões
Contrato social	Abertura	Fechamento
Assiduidade	Identifica as lacunas do conhecimento	Compartilha o conhecimento adquirido
Pontualidade	Levanta os problemas	Demonstra capacidade de síntese
Relacionamento interpessoal	Participa do brainstorm	Alcança os objetivos de aprendizagem
Participação ativa e focada na sessão tutorial	Elabora os objetivos de aprendizagem	Adota postura crítica ante às informações compartilhadas

Discente	Papel na sessão	Obrigações como membro	Contrato social	Abertura	Fechamento	Autoavaliação

Fonte: BORGES et al modificado, 2014; WOOD modificado, 2003; IAMADA, 2018.

8.3 RELATÓRIO DE MESA (é referente à sessão):

O relatório de mesa é o documento usado pela equipe para organizar as discussões da sessão tutorial. Nele, devem ser registradas as **Ideias**, que são as primeiras possibilidades de solução; os **Fatos**, que correspondem às informações apresentadas no problema; as **Questões**, que indicam o que o grupo ainda precisa compreender; e as **Metas**, que definem o que será pesquisado e aprendido para solucionar o problema.

Obs.: Os itens **Ideias** e **Fatos** são opcionais; entretanto, o relatório deve apresentar pelo menos um deles.

A cada sessão tutorial, a equipe deverá anexar, em uma pasta no Google Drive compartilhada com os professores, o relatório de mesa até **23:59h do da sessão**.

A seguir coloca-se à disposição um exemplo de relatório da sessão tutorial.

- Link para template do relatório: <https://github.com/uefs/pbl-sec-report>
- O template acima é uma sugestão, não é obrigatório que utilizem esse modelo.

9. Diferencial técnico

O grupo foi ao escritório da empresa perguntar por mais informações, mas a gerente falou que estava ocupada e não podia passar mais orientações. Ela passou mais algumas informações, mas olhando para o lado, o grupo diz que mais parece um dialeto do Cazaquistão. Sem ainda ter certeza de onde o grupo se meteu, vocês resolvem de uma vez: “Quem tá na chuva é pra se molhar. Vamos encarar essa parada!”

Ah, mas espera aí...o grupo ouviu a gerente falar que se a equipe entregar mais um diferencial técnico vão receber uma bonificação extra. Será que compensa? - refletiu o grupo.

Será considerado diferencial a equipe que apresentar pelo menos um dos seguintes elementos:

- comparação entre duas arquiteturas para a FFT;
- análise de erro entre ponto fixo e ponto flutuante;
- estimativa de ocupação de LUTs, flip-flops, BRAMs e DSPs;
- resultado de síntese ou implementação em FPGA;
- parametrização dos módulos em HDL;
- uso de pipeline;
- exploração de quantização dos pesos da CNN;
- comparação entre redes com pesos de 16, 8 ou 4 bits;
- análise do tempo crítico;
- proposta de clock gating ou redução do consumo dinâmico;
- integração completa dos módulos por meio de handshaking.

10. Produto final esperado

Ao final do PBL, a equipe deverá demonstrar que é capaz de transformar algoritmos originalmente descritos de forma sequencial ou matemática em arquiteturas digitais compostas por datapath, unidade de controle, memórias, registradores e unidades aritméticas.

A solução não será avaliada apenas pelo funcionamento matemático dos algoritmos, mas principalmente pela qualidade do mapeamento para hardware, pela sintetizabilidade da descrição, pela organização da arquitetura e pela justificativa das decisões de projeto.