

SMMA — Resumo de latência do sistema

Simulação RTL com precisão de ciclo (Icarus Verilog 12.0) do SMMA_Top completo, testbench RTL/latencia_tb.v, janela 3 do dataset (0Nm_BPFO_10). Projeto síncrono a 50 MHz com slack de setup positivo no Quartus (2,234 ns): cada ciclo simulado vale 20 ns na placa.

Resumo

Métrica	Ciclos	Tempo
Botão KEY[1] → resultado (LEDR[9]), uma decisão completa	≈ 16.616.330	≈ 332,3 ms
dos quais: aquisição do sinal (8.503 amostras a 25,6 kHz)	16.606.360	332,13 ms (99,94%)
dos quais: processamento após a última amostra	9.966	199 μs
Processamento de um quadro de 64 amostras (FFT)	570	11,4 μs
Orçamento por quadro (novo quadro a cada 32 amostras = 10 ms)	500.000	10 ms
Ocupação do orçamento de 10 ms por quadro		0,11%
Janela inteira processada do zero (fonte sem espera, modo rápido)	83.880	1,68 ms

1. Latência do topo (SMMA_Top, na placa)

Trecho	Ciclos	Tempo
KEY[1] → disparo interno (2 flip-flops de sincronização + detecção de borda)	3	60 ns
Disparo → 1ª amostra sai da ROM (Sample_Source aguarda 1 período de amostragem)	1.954	39 μs
Disparo → última amostra (8.503 × 1.953 ciclos)	16.606.360	332,13 ms
Última amostra → resultado no painel	9.966	199 μs
Total: botão → resultado	≈ 16.616.330	≈ 332,3 ms

O processamento após a última amostra foi idêntico (9.966 ciclos) em três execuções com ritmos de fonte diferentes (DIV_TAXA = 100, 200 e modo rápido): não depende da taxa de chegada, logo vale para a placa (DIV_TAXA = 1.953).

2. Latência dos submódulos (medida dentro do sistema)

Bloco	Medida	Ciclos	Tempo
FIR_Decimator	última amostra do grupo → amostra decimada	63	1,26 μs
Frame_Builder + FFT_Top	última amostra do quadro → bin 31 entregue	570	11,4 μs
FFT_Top	start → done (carga 64 + cálculo + descarga 64 bins)	636	12,7 μs
FFT_Log2_Compress	magnitude → pixel	1	20 ns
Feature_Temporal	ocupado por amostra (LMS + autocorrelação)	23-24	0,47 μs
Feature_Temporal	última amostra → 1ª feature (4 divisões)	97	1,9 μs
Feature_Spectral	último bin → 1ª feature (7 divisões)	159	3,2 μs
ML_Tree_Classifier	12ª feature → classe (pior caso ≈ 20, profundidade 9)	5	0,1 μs
Caminho da árvore	último bin → classe	175	3,5 μs
Spectrogram_Buffer	último bin → 1º pixel para a CNN	3	60 ns
CNN_Top	leitura dos 1.024 pixels (≈ 9 ciclos/pixel)	8.968	179 μs
CNN_Top	último pixel → classe (conv, pooling, GAP, densa)	361	7,2 μs
Caminho da CNN	último bin → classe	9.332	186,6 μs
Painel	última classe → LEDR[9]	1	20 ns

Composição dos 9.966 ciclos após a última amostra: FIR (63) + último quadro (570) + caminho da CNN (9.332) + painel. A árvore termina 3,5 μs após o último bin e aguarda a CNN.

3. Uma janela de 64 amostras (um quadro da FFT)

Item	Valor
Tempo de chegada do sinal (64 amostras decimadas a 3,2 kHz)	20 ms
Intervalo entre quadros (salto de 32 amostras)	10 ms = 500.000 ciclos
Carga das 64 amostras na FFT	≈ 64 ciclos
Cálculo (192 butterflies × 2 ciclos + esvaziamento do pipeline)	≈ 440 ciclos
Descarga dos 32 bins úteis (2 ciclos/bin)	≈ 64 ciclos
Total: última amostra disponível → 32 bins entregues	570 ciclos = 11,4 μs
Folga em relação ao orçamento de 10 ms	≈ 877×

4. Requisitos e perguntas do enunciado

Pergunta	Resposta
Uma janela processada a cada 10 ms pode ser atendida?	Sim. Quadro de 64 amostras em 11,4 μs; mesmo uma janela inteira processada do zero leva 1,68 ms.
Qual módulo é o maior gargalo?	Em tempo real, a aquisição do sinal. Em computação, a CNN (187 μs por decisão). Com a fonte sem espera, o FIR limita a entrada (63 ciclos por amostra decimada, 1 multiplicador).
O LMS processa uma amostra antes da chegada da seguinte?	Sim: 23-24 ciclos por amostra contra 15.625 ciclos entre amostras decimadas (ocupação de 0,15%).
Quanto ciclos para atualizar todos os coeficientes do LMS?	8 ciclos (1 por peso) no Feature_Temporal. No LMS_Filter_Top: ciclos 13-25 da janela de 26 (8 de emissão + 5 de pipeline), pelo escalonamento da FSM.

Observação

Após o bin 31 do último quadro, a FFT não descarrega os bins 32-63 (descartados de qualquer forma) até a próxima janela começar, pois o SMMA_Top avalia o índice do bin quando ainda não há saída válida. Não altera o resultado (o tb_SMMA_Top passa com 12 janelas seguidas); o efeito é haver 31 pulsos de done por janela e ≈ 70 ciclos extras no início da janela seguinte.

Reprodução: RTL/latencia_tb.v (módulo tb_latencia; parâmetros FAST e DIV) — Icarus Verilog ou ModelSim (do sim_latencia.do na pasta RTL).