

SMMA -- arquitetura final (diagrama do grupo + blocos obrigatorios)

Cada caixa e uma instancia do SMMA_Top (nome do bloco / modulo Verilog). DE0-CV, Cyclone V, 50 MHz.

