§ 3.2 TTL 集成门电路

§ 3.2.1 TTL 与制门 TTL NAND Gates

TTL——Transistor Transistor Logic 晶体管晶体管逻辑

74: 经典系列

74H:高速系列

74S:肖特基系列

74LS: 低功耗、 自特基

TTL 系列典型值

高电平 1: 2.8~3.6 V


低电平 0: 0~0.3 V


1. 工作原理

$$F = \overline{AB}$$

T1: 两发射极 (多发射极), 两个be结

A、B任意接低电平,必有一个发射结导通





输入部分: 丁与门

倒柜级: T₂、R₂、R₃

输出级:R₄、T₄、D₃、T₅

与非门真值表

A B	
0 0	1
0 1	A 或 B 或二者为低, F 为高电平
1 0	
1 10	$0 \rightarrow A$ 和 B 都为高电平时, F 为低电平

1) 入端有低 (either or both)

 A / B / 二者接地, T1


 导通, 电流从 +5 V 电源

 经 R1 和 T1 到地。

$$I_{\rm i} = \frac{5 - 0.7}{4 \times 10^3} = 1.1 \text{ mA}$$


$$V_{b1} = 0.7 \text{ V}$$

$$V_{c1} = V_{b2} = 0.3 \text{ V}$$




0.3 V 不足以使 T2_{be} 正向导通

∴T2 截止,T5 截止



输入端有低电平,输出为高电平 关门状态

2) 入都为高 (A 和 B 都为高电平) 3.6 V



A和B都是3.6V,

T1 导通,

 $V_{\rm bl}$ 钳位 4.3 V (=3.6 + 0.7),


妇 钳位 3.9 V (=3.6 + 0.3)

3.9 V 足以正向导通 T2_{be} 和 T5_{be} 结。

∴ T2, T5 导通

电流从平5 V电源, 经 T1,T2 和 T5 流向地.

等效电路:



输入全高,输出低 开门状态

实现与非功能

$$F = \overline{AB}$$

T2 和 T5导逐

$$V_{b4} = V_{be5} + V_{ce2}$$

= 0.7 +0.3 = 1.0 V

V_{b4} 不足以同时 正向导通T4_{be} 和 D3

T4, D3 截止

输出

$$F = V_{ce5} = 0.1 \sim 0.3 \text{ V} \text{ (ft)}$$


T5 饱和压降

§ 3.2.2 TTL 与非门的电气特性


Electrical Properties of TTL NAND Gates

1. 电压传输特性


将与非门输入连在一起,相当天非门



研究当输入 $V_{o}(A)$ 从低到高时,输出 $V_{o}(F)$ 如何从高到低



电压传输特性



TTL 系列典型值

高电平 1: 2.8~3.6 V

低电平 0: 0~0.3 V


Threshold voltage 通常取1.4V

Input
$$V_i$$

$$\begin{cases} V_i < 1.4V & \text{logic } 0 \\ V_i > 1.4V & \text{logic } 1 \end{cases}$$

2. 输入负载特性

理想的TTL与非门电压传输特性是:



 R_i 小, V_{Ri} 低 \Longrightarrow 输入低电平

 $R_{\rm i}$ 大、 $V_{R{\rm i}}$ 高 \Longrightarrow 输入高电平

$$V_{Ri} = \frac{R_i}{4 \times 10^3 + R_i} (5 - 0.7)$$
=1.4 V (V_T)

 $=1.4 \text{ V} \qquad (V_{\text{T}})$ $=1.4 \text{ Prince of the prince$

R_T:门坎电阻


$$R_{\rm i} < R_{\rm T}$$
,等效于输入低电平 (0)

$$R_i > R_T$$
,等效于输入高电平 (1)


$$R_{\rm i} < R_{\rm T}$$
,等效于输入低电平 (0) $R_{\rm i} > R_{\rm T}$,等效于输入高电平 (1) $R_{\rm i}$ 对地悬空 (∞) 逻辑高电平 (1)

根据上述特性,使用TTL门电路应注意以下两点:

- (1) 悬空相当于接高电平;
- (2) 当输出端通过一个电阻接到下级输入时,当这个电阻R≥2kΩ时,低电平可能无法传送到下级电路。




例: TTL 逻辑门




3. 输出特性 (带负载能力 - 同类门)

1) 输出低 - 灌流负载



当 *F* = 0, 电流从5 V 电源 经 T1, T2 和 T5 流向地. 负载门: 输入低电平



每个负载门有电流 I 灌入、灌电流

$$I_i = \frac{5 - 0.7}{4 \times 10^3} = 1.1 \text{ mA}$$

灌入驱动门,这时的负载为灌流负载

$$I_{\text{max}} = 1.6 \text{ mA}$$


如果驱动门从每一个负载门接收 1.1 mA (1.6 mA) 灌电流, I_{cs5} 就要升高,饱和就会变浅,输出脱离标准低电平。

因此, TTL 不能带过多负载门。驱动门的最大容许灌电流 16 mA.

扇出系数 (Fan-out)


一个输出所能驱动的同类门的最大数目。

2) 输出高 - 拉流负载



从 F 松出的电流是负载门 T1 管的反向漏电流。

- · 驱动门输出高电平时,要承受各负载门的拉电流
- · 拉电流越大,驱动门中 R4 上压降越大。 F 非高非低,脱离标准逻辑高电平



每负载门的拉电流为40µA,驱动门最大允许拉电流400µA

扇出系数与灌电流时相同: $\frac{100 \mu \Pi}{40 \mu A} = 10$


手册规定: *N*≤8

4. 集电极开路与非门 (OC门, Open Collector)

• "线与"连接


当需要下面运算时

$$F = F_1 \cdot F_2 = \overline{AB} \cdot \overline{CD}$$



普通TTL门电路禁止这种连接方法

原因:




如果 G1 输出高,而 G2 输出 低,会形成一个很大电流 I 从 G1 T4 流向 G2 T5


导致:

∫ G2 T5 烧毁 输出 F 脱离标准逻辑电平

非1非0,逻辑错误

OCI'J:






集电极开路与非门法掉了T4 和 D3, 用一个上拉电阻 R_L 替代

选择适当 V_C 和 R_L 值,就可以实现高电平和线与。





$$F = F_1 \bullet F_2 = \overline{AB} \bullet \overline{CD} = \overline{AB + CD}$$


§3.3 MOS 逻辑电路 MOS Logic Circuits


· MOS 逻辑电路的基本单元为MOSFET

金属氧化物半导体场效应晶体管 (Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET)

• MOS管: NMOS PMOS

1.NMOS管的结构和符号






- · 取一块P型半导体作为衬底,用B表示
- · 用氧化工艺生成一层SiO2 薄膜绝缘层
- 用光刻工艺腐蚀出两个孔
- · 扩散两个高掺杂的N型区,从而形成 两个PN结
- · 从N型区引出电极,一个是漏极D,一 个是源极S
- · 在源极和漏极之间的绝缘层上镀一层 金属铝作为栅极G


2. MOS管的工作原理

(1) 当 ν_{GS} =0V时

当 ν_{GS} =0V时,漏极D和源极S之间为两个PN结,两端加上电压总有一个PN结反偏,因此,无电流流过, i_D =0。管子处于截止状态。




2.MOS管的工作原理





v_{GS}>0将在绝缘层产生电场, 该电场将SiO2绝缘层下方的空穴推走, 同时将衬底的电子吸引到下方, 形成导电沟道。

3.NMOS管和PMOS管的通断条件



PMOS
$$G \rightarrow B$$
 $G \rightarrow B$ $G \rightarrow B$


$$V_T = 2 \text{ V} \sim 2.5 \text{ V}$$
 $E_D = 5 \text{ V} \sim 15 \text{ V}$

4. MOSFET 开关特性

当 $V_i = V_{GS} < V_T$, NMOS 截止

电阻 R_{OFF}

$$R_{\rm OFF} \geq 10^{10} \Omega$$



 $R_{\mathrm{OFF}} \geq 10^{10} \Omega$ MOSFET的 *D-S* 结等效于断开

 $_{\mathrm{F}}$, 输出为高电平: $V_{\mathrm{OH}} pprox E_{\mathrm{D}}$

NMOS 开关电路


当 $V_i > V_T$, NMOS处于恒流

区, NMOS的导通电阻:

 $R_{\rm ON} \sim 1 {\rm k}\Omega$

只要 $R_{\rm D} >> R_{\rm ON}$,输出为低皂平:

 $V_{\rm OL} \approx 0$




MOSFET的 D-S 結相当于 短路

输入低电平, MOS 截止, 输出高电平输入高电平, MOS 导通, 输出低电平

§ 3.3.1 NMOS 门电路 NMOS Gate Circuits

1. NMOS 其门

NMOS 非门含有两个 N-沟 FETs:



T. 负载管

忆: 驱动管,接输入 *A*

负载管 T_1 栅极接 E_D , 总是导通: 负载电阻 (有源 负载省面积)

输入
$$A = 0 \text{ V (logic 0)}$$
,


$$V_{\rm GS2} < V_{\rm T}$$

T₂ 截止,

$$R_{\rm off} \geq 10^{10} \Omega$$

输出:
$$F = \frac{10^{10}}{10^5 + 10^{10}} \times E_D \approx E_D$$

$$F = E_{\rm D}$$
 (logic 1)



输入
$$A = 5 \text{ V (logic 1)}$$
,

$$V_{GS} > V_{T}$$
, T_2 导通,

$$\mathbf{R_{on2}} = \mathbf{1} \ \mathbf{k} \mathbf{\Omega}$$

$$F = \frac{R_{ON2}}{R} E_D = \frac{1k}{1000} E_D \approx 0.01E$$

$$F = \frac{R_{ON2}}{R_{ON1} + R_{ON2}} E_D = \frac{1k}{100k + 1k} E_D \approx 0.01 E_D$$


$$\therefore F = 0 \text{ (logic 0)}$$

$$F = \overline{A}$$



对MOS逻辑门,根据MOS管导通和截止状态电阻, 玉法来分析输出逻辑电平的高低

2. NMOS 与非门




两个驱动管 T_2 和 T_3 串联,输入分别为 A 和 B

输入、输出列于真值表:

AB	T_1	T_2 T	$_3$ F
0 0	on	off of	f 1
0 1	on	off on	1
10	on	on of	f 1
11	on	on on	0

两个NMOS驱动管 串联,实现与非关系

3. NMOS 或非门




两个驱动管 T₂ 和 T₃ 并联、输入分别 为 *4* 和 *B*

AB_{\bullet}	T_1 T_2 T_3	F
0.6	on off off	1
61	op off on	0
10	on on off	0
11	on on on	0

$$\therefore F = \overline{A + B}$$

两个NMOS驱动管 并联,实现或非关系。

3. NMOS 或非门



两个驱动管 T₂ 和 T₃ 并联,输入分别 为 A 和 B.

AB	T_1 T_2 T_3	F
0.6	on off off	1
61	op off on	0
10	on on off	0
11	on on on	0


$$\therefore F = \overline{A + B}$$

两个NMOS驱动管 并联,实现或非关系。

§ 3.3.2 CMOS 门电路 CMOS Gate Circuits

互补型MOS (CMOS: Complementary) 逻辑门在一个电路中同时包含PMOS和NMOS。

1. CMOS 详门



PMOS: 负载

NMOS: 驱动

$$E_{D} = 10 \text{ V}$$

$$E_{D} > (V_{TN} + |V_{TP}|)$$

$$V_{TN} = |V_{TP}|$$

大于两门坎电压代数和

A=0, $T_{\rm N}$ 截止, $T_{\rm P}$ 导通

$$\begin{split} &V_{\rm GSN} < V_{\rm TN}, \\ &V_{\rm GSP} = 0 - E_{\rm D} = -E_{\rm D} \\ &|V_{\rm GSP}| > |V_{\rm TP}| \end{split}$$


$$F = E_{\rm D} = 1$$

A=1, $T_{\rm N}$ 导通, $T_{\rm P}$ 截止

$$V_{\rm GSP} = E_{\rm D} - E_{\rm D} = 0$$

$$< |V_{\rm TP}|$$

$$F = 0$$




\boldsymbol{A}	$T_{\rm P}$ $T_{ m N}$	\boldsymbol{F}
0	on off	1
1	off on	0

$$F = \overline{A}$$


带缓冲器的门电路

缓冲器 (buffer)是具有一个输入和一个输出的门电路, 分正相缓冲器和反相缓冲器。




2. CMOS 与非门

A B	$T_{N1} \ T_{N2} \ T_{P1} \ T_{P2}$	$oldsymbol{F}$
0 0	off off on on	1
0 1	off on on off	1
10	on off off on	10
11	on on off off	Û



两个驱动管 T_{N1} 和 T_{N2} 串联 两个负载管 T_{P1} 和 T_{P2} 并联

$$F = \overline{AB}$$



3. CMOS 或氧了


AB	$T_{N1} T_{N2} T_{P1} T_{P2}$	$oxed{F}$
	off on on	1
0 1	off on off	0
1 0	on off off on	0
10	on on off off	0

功能: 或非

两 NMOS 并联作为驱动管 两 PMOS 串联作为负载管

$$F = \overline{A + B}$$

思考: CMOS门电路结构上有什么规律?




- (1) 下拉网络由NMOS管构成,上拉网络由PMOS管构成
- (2) 上拉网络和下拉网络相互对偶
- (3) 每个输入端同时加到一个NMOS管和一个PMOS管的栅极
- (4) NMOS管串联可实现与,并联可实现或,其输出是该操作的反

输入负载特性

MOS电路输入电阻 $R_{GS} > 10^{10} \Omega$, 所以无论外接电

阻多大,都是:接地 $\rightarrow 0$, $E_{\rm c} \rightarrow 1$




CMOS 电路不用的输入端一定不能悬空 (静电保护) 悬空时入端无电流,高输入阻抗 (>10¹⁰ Ω) 会使沟道 被静电击穿


CMOS漏极开路门

门电路的推拉式输出结构

什么是推拉式输出?输出级的两只管子轮流导通。




推拉式输出门电路不能线与 (wire-AND)



当 L_1 输出高电平, L_2 输出低电平时,自 $V_{DD} \rightarrow G_1$ 的 $T_P \rightarrow C_2$ 的 $T_N \rightarrow$ 地形成低阻通路。造成功耗过大,输出电平错误

CMOS漏极开路门(Open-Drain,OD))



本章总结

- ·理解TTL与非门工作原理,掌握TTL与非门的电气特性
- ·掌握NMOS、CMOS门电路工作原理
- ・掌握不同类型门电路对悬空端的处理方式