
2. 显示译码器

要显示0-9十个数字,需要用译码器来驱动

显示译码器/驱动器 7448

输入 4 线 4 位二进制数 / 8421 BCD 码

输出 7线 ----- 驱动 7-段数码管




输出高有效, 驱动共阴极管

不一定只有一个输出端高(或低)有效


7448的逻辑功能

- (1) 正常译码显示。*LT*=1, *BI/RBO*=1时, 对输入为 十进制数1~15的二进制码(0001~1111)进行译码 ,产生对应的七段显示码
- (2) 灭零。当LT=1,而输入为0的二进制码0000时,只有当RBI=1时,才产生0的七段显示码;如果此时RBI=0,则译码器的 $a\sim g$ 输出全0,使显示器全灭;所以RBI称为灭零输入端



- (3) 试灯。当LT=0时,无论输入怎样, $a \sim g$ 输出全1,数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。
- (4) 特殊控制端BI/RBO。BI/RBO可以作输入端,也可以作输出端。
- 作输入使用时,如果BI=0时,不管其他输入端为何值, $a \sim g$ 均输出0,显示器全灭。因此BI称为<mark>灭灯输入端</mark>
- 作输出端使用时,受控于RBI。当RBI=0,输入为0的二进制码0000时,RBO=0,用以指示该片正处于灭零状态。所以,RBO 又称为灭零输出端

显示译码 器内部电 路设计




A	В	C	D	abcdefg
0	0	0	0	1111110
0	0	0	1	0110000
0	0	1	0	1101101
0	0	1	1	1111001
0	1	0	0	0110011
0	1	0	1	1011011
0	1	1	0	0011111
0	1	1	1	1110000
1	0	0	0	111111
1	0	0	1	1110011


Display




分别做7个卡诺图



$$Y_a = A + \overline{B} \cdot \overline{D} + BD + CD$$
$$= A + CD + \overline{B \oplus D}$$






§ 4.5 多路 (数据) 选择器 MUX

Multiplexers (Data Selectors)

MUX 功能: 在多路输入数据中选择一路进行输出

1. 4线-1线 MUX

相当于4个数据 D₀, D₁, D₂, D₃中选一个, 由开关A B控制。




AB: 控制输入(地址输入)

n 位地址线可以控制 2" 个数据输入

真值表 $(AB \times D_i)$ (i=0...3) 当作输入, F为输出)

\boldsymbol{A}	В	$D_{\rm i}$	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

$$\mathbf{F} = \overline{ABD_0} + \overline{ABD_1} + A\overline{BD_2} + ABD_3$$




控制码是几,就把第几号数据送到唯一的输出端

AB任取一值时,最多只有一个与门输出1(D),其他为0,取或之后为F

Decoder + Data lines + OR gate

MSI 4 - 1 MUX 74153 (一芯片上有 2 个 4 - 1 MUX)


符号



ST Select Transform 选通端,低电平有效


A₁A₀: 地址线 (控制输入)

双4选1数据选择器——74LS153



2. 8线-1线 MUX 74151 (MSI)

位地址线: $A_2A_1A_0$; 8 条数据线: D_0 - D_7



3. MUX实现逻辑函数

例 1: 用MUX 实现函数

$$F(A,B,C) = \overline{ABC} + B\overline{C} + A\overline{BC}$$

解: 3变量


选择 74151 (8-1 MUX)

F AB

C 00 01 11 10

0 1 1 1

1 1 1




一个 MUX 只能实现一个逻辑函数

例 2: 用双4选1 MUX 74153 实现下列函数

$$F_1(X,Y) = X(\overline{X} + Y) = XY = m_3$$
$$F_2(X,Y) = \prod (0,2)$$

解:

标准形式




例 3: 用一片 74151 实现下列函数


$$F(A,B,C,D) = ABCD + A\overline{B}C\overline{D} + \overline{A}BCD + \overline{A}\ \overline{B}\ \overline{C} + ABC\overline{D}$$

解:

74151 3变量

$$D \rightarrow VEM$$







例 4. 用一片4-1 MUX实现

$$F(A,B,C,D) = \overline{A}BCD + AB + \overline{A} \cdot \overline{B} \cdot \overline{C} + A\overline{B} \cdot \overline{D}$$


解:

- 4-1 MUX 2 变量
- 2 变量 C、 $D \rightarrow VEM$





数据分配器 Demultiplexers (DEMUX) (Data Distributors)



\overline{A}	В	Y_0	<i>Y</i> ₁	Y_2	$\overline{Y_3}$
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	\boldsymbol{D}	0
1	1	0	0	0	D

控制数码是几,就把输入数据送到第几路输出端

1-4 DEMUX 1-8 DEMUX 1-16 DEMUX

Decoder +Data 常用译码器实现数据分配

例: 将3-8译码器74138改装成1-8DEMUX


一个使能端S。作为数据输入

 $A_2 A_1 A_0$ 作为地址输入

如A₂A₁A₀=110, Y₆为输出端

$$\overline{S}_c = D = 0$$
, 译码器工作, $\overline{Y}_6 = 0$


$$\overline{S}_c = D = 1$$
, 译码器被锁住, $Y_6 = 1$



MUX 应用


- 1) 实现逻辑函数
- 2) 多路数字开关

路由选择,将 MUX 和 DEMUX 结合使用,实现时分多路数据通信。




3) 数据并行/串行转换

MUX 和计数器



计数器从 $000 \sim 111$ 循环,使MUX 依次选择 $D_0 \sim D_7$ 输出。

智能压力传感器框图



§ 4.6 比较器 Comparators

基本功能: 比较两个二进制数的大小

§ 4.6.1 一位比较器 One Bit Comparator

输入: A, B

输出: 比较结果

高有效 Yes 1 No 0

真值表


\boldsymbol{A}	В	L	S	E
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

$$\begin{cases}
L = A\overline{B} \\
S = \overline{A}B
\end{cases}$$

$$E = AB + \overline{A} \cdot \overline{B}$$

$$= A \odot B$$

Circuit



§ 4.6.2 四位比较器 Four Bits Comparator

8 输入
$$\begin{cases} A: A_3A_2A_1A_0 \\ B: B_3B_2B_1B_0 \end{cases}$$
 3 输出
$$\begin{cases} E(A>B) \\ E(A=B) \end{cases}$$

从最高位开始比较

中规模4位比较器芯片 7485

$$3$$
个级联输入端
$$\begin{cases} l(A>B) \\ s(A 来自低位的比较结果$$

真值表


比较输入	红红	联输	λ		输出	
$A_3 B_3 A_2 B_2 A_1 B_1 A_0 B_0$	l(A>B)	$s(A \leq B)$	e(A=B)	L(A>B)	$S(A \leq B)$	E(A=B)
$A_3 > B_3 \mathbf{X} \mathbf{X}$	X	X	X	1	0	0
$A_3 < B_3 X X X$	X	X	X	0	1	0
$A_3 = B_3 A_2 > B_2 X X$	X	X	X	1	0	0
E_3 $A_2 < B_2$ X X	X	X	X	0	1	0
$E_3 A_2 = B_2 A_1 > B_1 X$	X	X	X	1	0	0
E_3 E_2 $A_1 < B_1$ X	X	X	X	0	1	0
E_3 E_2 $A_1 = B_1$ $A_0 > B_0$	X	X	X	1	0	0
E_3 E_2 E_1 $A_0 < B_0$	X	X	X	0	1	0
E_3 E_2 E_1 $A_0=B_0$	1	0	0	1	0	0
E_3 E_2 E_1 E_0	0	1	0	0	1	0
E_3 E_2 E_1 E_0	0	0	1	0	0	1 69

输出:

$$\begin{cases} E = E_3 E_2 E_1 E_0 e \\ L = L_3 + E_3 L_2 + E_3 E_2 L_1 + E_3 E_2 E_1 L_0 + E_3 E_2 E_1 E_0 l \\ S = S_3 + E_3 S_2 + E_3 E_2 S_1 + E_3 E_2 E_1 S_0 + E_3 E_2 E_1 E_0 s \end{cases}$$

7485 符号:


LEEE



§ 4.6.3 比较器级联扩展

Cascading Comparators

2片7485 连成一个8位数值比较器




- 先用高位片,若高位片比出结果 (A>B or A<B),则与级联输入状态无关
- ・ 若高位片相等(A=B), 再看级联输入, 即看低位片比较结果 lse
- ・ 若低位仍相等,则A=B

$$\begin{cases} A = 1 \ 1 \ 0 \ 1 \ 0 \ 1 \ 1 \\ B = 1 \ 0 \ 1 \ 1 \ 0 \ 0 \ 1 \ 0 \end{cases}$$

输出 (S,E,L)=(0,0,1)

$$\begin{cases} A = 0 \ 1 \ 0 \ 0 \ 0 \ 1 \ 1 \ 1 \\ B = 0 \ 1 \ 0 \ 0 \ 1 \ 0 \ 1 \ 0 \end{cases}$$

$$\begin{cases} A = 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 \\ B = 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 \end{cases}$$



§ 4.7 加法器 Adders

Adders are important not only in computer, but in many types of digital systems in which numerical data are processed.

§ 4.7.1 半加器 Half Adder

功能: 实现两个一位二进制数相加

2输入: A, B 2输出: S (sum) C_0 (carry out)

$$A$$
 $+ B$
 $C_0 S$


\boldsymbol{A}	В	S	C_{0}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A \oplus B$$
$$C_0 = AB$$

$$S = A \oplus B$$

 $C_{O} = AB$

电路



符号:

$$\begin{array}{c|c} A & & & & S \\ B & & & & C_{0} \end{array}$$

EEE

$$\begin{array}{c|c} A - \sum & - S \\ B - CO - C_C \end{array}$$

§ 4.7.2 全加器 Full Adder

- 3 输入: A, B, C_i (来自低位的进位)
- 2 输出: S, C_{i+1} (向高位的进位)


$$S = A \oplus B \oplus C_i$$
 奇数个1,本位和为1


$$C_{i+1} = AB + AC_i + BC_i$$

任何两个数为1,进位

AI	BC_{i}	S	C_{i+1}
0	0 0	0	0
0	0 1	1	0
0	1 0	1	0
0	1 1	0	1
1	0 0	1	0
1	0 1	0	1
1	1 0	0	1
1	1 1	1	1

符号





§ 4.7.3 并行加法器 Parallel Adder

多位二进制数相加时,每位一个全加器,加法器并行

并行加法器中进位方式

串行(脉冲)进位 超前进位

串行进位 (Ripple carry)

并行输入,串行进位: 结构简单, 速度慢

为提高运算速度,采用超前进位方法

超前进位 (Carry look-ahead)

分析

全加器输出:

$$S_{i} = A_{i} \oplus B_{i} \oplus C_{i}$$

$$C_{i+1} = \overline{A}_{i}B_{i}C_{i} + A_{i}\overline{B}_{i}C_{i} + A_{i}B_{i}\overline{C}_{i} + A_{i}B_{i}C_{i}$$

$$= A_{i}B_{i} + (A_{i} \oplus B_{i})C_{i}$$

定义

$$\begin{cases} G_i = A_i B_i & \textbf{产生变量 (Carry generation)} \\ P_i = A_i \oplus B_i & \textbf{传输变量 (Carry propagation)} \end{cases}$$

输出写成
$$\begin{cases} S_i = P_i \oplus C_i \\ C_{i+1} = G_i + P_i C \end{cases}$$

进位:

$$C_1 = G_0 + P_0 C_0$$

$$\begin{cases} G_i = A_i B_i \\ P_i = A_i \oplus B_i \end{cases}$$

$$C_{i+1} = G_i + P_i C_i$$


$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2C_2 = G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_0$$

 $: C_0 = 0, C_i$ 只与G, P 有关,即只与A, B 有关,可以并行产生

相当于四个全加器同时计算,而不是第一个做完,得到 C_1 后,第二个再做。提高速度。

超前进位加法器74283:



惯用符号

国际标准符号

§ 4.8 组合逻辑电路的竞争冒险

Race-Hazard of Combinational Logic

前面讨论电路是输入输出处于稳定的逻辑电平的情况。为了保证工作的可靠性,要考虑输入信号逻辑电平发生变化的瞬间电路的工作情况。

由门电路的传输延时引起的问题

竞争:从输入到输出的途径不同,延时时间不同, 到达输出端的时间不同,这种现象为竞争。

冒险: 竞争结果导致逻辑电路产生错误输出,称为 冒险或险象。

§ 4.8.1 竞争冒险的分类与判别

$$F = AB + \overline{A}C$$

A到达终点的途径不同


当
$$B = C = 1$$
 $F = A + A = 1$


$$F = A + A = 1$$

F应该总是高电平

传播延时 F- 窄的负脉冲

(hazard)





(glitch)

$$G = (A+B)(\overline{A}+C)$$

当
$$B=C=0$$


$$G = A \cdot \overline{A} = 0$$


G应该总是低电平

传播延时

G-窄的正脉冲

"1"型冒险







§ 4.8.2 竞争冒险消除方法

1. 接入滤波电容

竞争冒险引起的脉冲一般很窄(几十纳秒), 在输出端并接一个滤波电容, 将其滤掉。


2. 引入取样脉冲





在输出端接取样脉冲,仅在输出处于稳定值时出现。取样脉冲为0期间,输出端信息无效。

3. 修改设计方案



引入冗余项,可以消除冒险

两个圈相切, 存在冒险

$$F = AB + \overline{AC}$$

$$F = AB + AC + BC$$

$$F = AB + AC + BC$$

作业

4.2

4.21

4.5

4.6

4.30

4.14 4.18