Spring,2020





1090140071

FPGA设计及应用

ModelSim软件操作简介

大连理工大学 电信学部 夏书峰

ModelSim仿真软件

■ Model *Sim*是MentorGraphics公司开发的行业内最通用的FPGA仿真器之一, 着重编译和仿真工作




- 支持Verilog HDL、VHDL、SystemVerilog、SystemC等主流HDL语言的编译和仿真
- ModelSim的部分产品

http://www.model.com/


- ◆ ModelSim OEM 给Altera的版本是ModelSim AE,给Xilinx的版本是ModelSim XE
- ModelSim ModelSim PE (Personal Edition)
 基础功能版本,可混合仿真Verilog 和 VHDL
- ModelSim ModelSim DE (Deluxe Edition)
 PSL & System Verilog assertions, Code Coverage, Enhanced Dataflow,
 Waveform Compare, and support for Xilinx SecureIP as standard
- ModelSim ModelSim SE (System Edition)
 适合仿真非常大的设计,高性能高容量,支持代码覆盖和debug,ASIC gate-level sign-off

ModelSim SE与OEM版本的区别

• 技术差异 单一语言支持 混合语言支持 Xilinx库支持 其它库支持




· 调试功能差异
基本图形用户界面
SingnalSpy
代码覆盖率检查
性能分析
数据流与X跟踪
数形比较
检查点复原
混合语言调试
Debug Detective



• 以ModelSim XE版本为例,对于代码少于40000行的设计,ModelSim SE比XE要快近10倍。对于代码超过40000行的设计,SE要比XE快近40倍。

从Model网站可以申请PE版21天试用许可证




http://www.model.com/ 或


https://www.mentor.com/products/fpga/model/

用系统环境变量指定License文件


手工添加MGLS LICENSE FILE或LM LICENSE FILE向系统环境 变量,Mentor软件启动后会自动寻找该变量指向的license文件。



新建工程








ModelSim的工程管理基于工程(Project),


- 启动图1所示界面后在主菜单File-New-Project...新建一个空项目
- 弹出图2所示的对话框,在第一行输入工程名,并在第二行指定一个目录单独 存放设计文件,第三行是当前工作库,默认work,不必改变
- 在图3所示的对话框里可以新建文件,也可以添加现有的文件,建立新目录是 为了在项目视图里方便项目的层次管理,并不在磁盘上物理的建立目录。这 个对话框可以先关闭,下一步用鼠标右键菜单可以执行同样功能。

6

新建设计文件



- 项目建立完毕,在工作库标签 里已经出现空的work工作库
- 若没有出现刚才默认的work库, 可以关闭工程再重新打开
- 或从File>ChangeDirectory... 菜单找到刚建立的weight文件 夹(里面有个work目录,但不 要进到work目录里面去)




选择新建文件的目录层次, TopLevel是Workspace的根目录, 若此前在workspace里建了子目 录,可在列表里选择

添加已有的设计文件

除了如前所述新建程序文件外,还可以向工程中添加已有的设计文件,可以通过如下两种方式弹出添加文件对话框:

- 在前面建立工程后弹出的那个 "Add Items to the Project"对话框中按 "Add Existing File"按钮
- 在空白工作区击鼠标右键,弹出菜单选Add To Project —> Existing File...

浏览找到文件,可一次选择多个添加



Reference from current location是从文件原来位置引用文件,Copy to project directory是将设计文件拷贝到当前工程的目录。为避免引用的文件被改动,建议copy文件到工程目录。



编写程序


Create Clock Wizard


this module will be used.


语言模板列表

语言模板快捷开关

双击workspace里的文件名称 将弹出支持语法着色的代码编 辑器, 带有右图所示的语言模 板。双击语言模板里的Module 项,就会在当前光标处添加一 个module-endmodule结构, 方便程序编写。此外还有其他 许多模板,如生成时钟的模板








时钟模板生成的 测试时钟代码段

录入代码、编译

• 从多个地方都可以编译当前的代码文件





ModelSim主控窗口编译:


主菜单的Compile菜单中可对程序进行编译,也可设定编译顺序,弹出图4对话框,可上下移动代码排序



10

编译错误定位

双击这条红色的错误信息将弹出图**3**代 码编辑窗口并定位错误所在行




这里出现一条错误,双击这条红色的错误信息将弹出图**2**所示的对话框,说明具体错误情况

2 compiles, 1 failed with 1 error.

|ModelSim>

错误改正完毕并重新 编译通过,就可准备 下一步进行仿真工作



仿真和测试


- 一个被动模块若没有输入信号则不会对仿真过程产生变化的响应,因此若要测试一个模块,需要提供输入信号
- Model Sim 没有提供像Quartus II的波形编辑器那样的仿真波形生成工具,因此需要手工编写测试向量(这是主流)
- ModelSim的测试信号可用Verilog语言编写,也可在vsim提示符下输入 "force clock 1 50, 0 100 –repeat 100"这样的命令控制某个信号在某时刻状态,还可以在signal窗口选中信号,然后Edit-> Clock...分别设定各条信号的变化行为。


本例中weight.v是被测模块,而tst_weight.v则是生成测试输入信号a b c的test bench,如图1所示。




|Project : weight | <No Design Loaded>

Simulate仿真按钮,也可从主菜






仿真主窗口和按钮功能



这些按钮在主菜单Simulate-> Run的子菜单中都有对应项:

- Restart: 重新加载程序并重新运行代码,相当于复位。当仿真中源程序被改动后,要重新编译,编译完后按该按钮可自动重载程序并重新开始运行;
- RunLength:运行指定时间长度,可由前面的微调框设定,默认每次运行100nS:
- Continue: 被Break按钮停止后可按此按钮再次开始继续运行;
- Run all: 连续运行程序,直到按下Break按钮或者遇到\$stop或\$finish指令才停下;
- Step Into和Step Over: 进入或者运行跳过某个函数等等。
- Break: 用于中断正在运行的程序回到命令交互界面。






Extended mode enabled

Keep

1 t_weight/a



观察、验证仿真结果



• 以上是行为仿真,没有引入延时等信息,还看不到以前提到的竞争和冒险等现象; 延时信息的仿真可以通过综合器生成的*.sdf文件以"反向标注"等方式实现。

17