
§5.2 脉冲触发的触发器

§5.2.1 主从RS-FF (Master-Slave RS-FF)

克服 FF 的空翻,希望其状态在每个时钟周期 只变化一次

在时钟RS触发器基础上设计了主从RS触发器

(Master-Slave RS Flip-Flop)



两个相同的同步RS-FF相连

两个*CLK*之间加一个非门 (一个 FF 工作, 另一个停止)

主触发器的状态为Q'

人触发器的状态 Q 为整个触发器的状态


 $\frac{CLK=0}{CLK}=1$,从FF开门 $\left\{\begin{array}{c} CLK=0\\ \end{array}\right\}$: Q'保持 : Q'保持 : Q'保持

 $\frac{CLK=1}{CLK}=0$,从 FF 关门 $\stackrel{\cdot}{\sim} Q$ 保持


∴在 CLK=0 和 CLK=1期间, Q 保持

在 CLK 从 1 到 0 的时刻, 主FF内的信息传送到 Q


∴主从结构 RS-FF 是在CLK 下降沿 触发的FF



Q 是CLK 下降沿到达之的Q'的最后信息



§ 5.2.2 主从 JK-FF



在主从RS-FF上引出两条反馈 线构成主从 JK-FF

主从 JK-FF 是合格产品,无空翻,无状态不定

功能描述

主从JK-FF在 CLK 下降沿触发。CLK 下降沿到来之前:

若
$$J=K=0$$

$$Q^{n+1} = Q^n$$

若
$$J \neq K$$

$$Q^{n+1} = J$$


若
$$J=K=1$$

$$Q^{n+1} = \overline{Q}^n$$


不用四Q'

 Q^n 为有效边沿前的最后信息

练习



§ 5.2.3 触发器的直接输入



高接醫位输入
(Set 1)
$$\overline{S}_D$$
强制 直接复位输入
(Set 0) \overline{R}_D

$$\overline{R}_D = 0$$
, $\overline{S}_D = 1$, $Q = 0$
 $\overline{S}_D = 0$, $\overline{R}_D = 1$, $Q = 1$

异步输入强制触发器的状态,绝对优先。与 J, K, CLK 等信号无关


$\overline{S}_D \overline{R}_D$	$CLK J K Q^n$	Q^{n+1}		
0 0		不允许		
0 1	φφφφ	1 SD直接置1	_	作大
1 0	φφφφ	0 \overline{R}_D 真接置 0 (清 0)	5	低有效
1 1		FF T		

$$\begin{cases}
Q^{n+1} = JQ^n + KQ^n \\
\overline{S}_D = \overline{R}_D = 1
\end{cases}$$

$$\overline{S}_D \longrightarrow \overline{R}_D$$


$$J CLK K$$

$$\overline{Q}, K, \overline{R}_D \longrightarrow \overline{R}_D$$



§ 5.2.4 主从 D-FF

主从 JK-FF 加一个非门




特征方程

$$\begin{cases} Q^{n+1} = D \\ \overline{S}_D = \overline{R}_D = 1 \end{cases}$$

D-FF 是 JK-FF 中*J≠K* 的部分,是JK-FF 的特例

在 CLK 下降沿到达之前,若D=0 (D=1),当CLK 下降沿到达时, $Q^{n+1}=0$ ($Q^{n+1}=1$)。



§ 5.2.5 主从 T-FF

$$J = K = T$$

$$Q$$

$$Q$$

$$\overline{Q}$$

$$\overline{Q}$$

$$\overline{R}_{D}$$

$$T$$

$$CLK$$

T-FF特征方程:

$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n = T \oplus Q^n$$

$$\overline{S}_D = \overline{R}_D = 1$$

$$T=0, \qquad Q^{n+1}=Q^n$$

$$T=1, \qquad Q^{n+1}=\overline{Q^n}$$


Toggle - FF

T-FF 是 JK-FF 中J=K 的部分,是JK-FF 的特例

§ 5.2.6 主从结构 FF的问题

主从JK触发器的一次变化问题

- ・ 例如, $\underline{CLK=1}$, 当 Q=0时,门G8被封锁,若J=0,则主触发器Q'保持0
- · 若J由0变为1,则主触发器Q'也由0变为1,而且只变化一次



CLK=1 期间,输入信号(J、K、D、T)的变化会导致触发器出现 "一次变化" 现象,使触发器输出状态不能反映 CLK 在从 1 到 0 前瞬间 J、K 端的状态,破坏了逻辑关系。


主从FF 只能用在CXX 信号很窄的场合

§5.3 边沿触发器

- · 为了解决*CLK*=1期间输入控制电平不许改变的限制,可采用边沿触发方式。
- · 特点: 触发器只在时钟跳转时发生翻转, 而在 *CLK*=1或*CLK*=0期间, 输入端的任何变化都不影响输出

如果翻转发生在上升沿就叫"上升沿触发"或 "正边沿触发"。如果翻转发生在下降沿就叫"下降 沿触发"或"负边缘触发"。

1.维持-阻塞D触发器(TTL正边沿D触发器)



G₁, G₂: 基本RS-FF

 $G_3\sim G_0$: D的输入通道

工作原理

$$c(\overline{S}_D = \overline{R}_D = 1)$$

CLK=0, $G_3=G_4=1$, Q 保持

D过 G₆、G₅ 等在 G₃、G₄入口


当CLX 上升沿到达 CLK

若
$$D=0$$
, $G_6=1$, $G_5=0$, $G_3=1$, $G_4=0$, $Q=0$

若
$$D=1$$
, $G_6=0$, $G_5=1$, $G_3=0$, $G_4=1$, $Q=1$

$$Q^{n+1} = D$$

维持 - 阻塞FF在CLK 上升沿触发 CLK上升沿前 D的数据为CLK上升沿到时 Q^{n+1} 的状态



边沿触发方式,正边沿到达时触发,其他时间输出不变,抗干扰能力强

① 直接输入 \overline{R}_D \overline{S}_D


- 画波形步骤:
- ② CLK 有效边沿

$$Q^{n+1} = D$$

$$Q^{n+1} = J\overline{Q}^{n} + \overline{K}Q^{n}$$


$$Q^{n+1} = T \oplus Q^{n}$$

例: 画出上升边沿触发的D-FS波形



2. **正边沿触发** JK-FF

符号




$$\begin{cases} Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n \\ \overline{S}_D = \overline{K}_D = 1 \end{cases}$$

除了上升沿触发外, 与主从JK-FF相同。

3. 正边沿触发 T-FF

符号:




6 种合格产品:

负边沿触发 JK-FF, D-FF, T-FF

正边沿触发 JK-FF, D-FF, T-FF

§5.6 触发器应用 Applications of FF


例1. 根据下图中触发器及 CLK, \overline{R}_D , T 波形,对应 画出 Q 波形。



用D触发器将一个时钟进行2分频

D触发器功能

CLK 时,Q=D



 R_D 、 S_D 不见时,悬空或通过4.7k Ω 的电阻接高电平

频率
$$f_Q = f_{CLK}/2$$