进阶-3-频率计


3.1 章节导读

本实验将基于实验平台设计并实现一个简易频率计,用于测量输入信号的频率值,并通过数码管进行实时显示。实验核心是掌握ADC模块的使用方法,被测信号频率的获取方法及其在数字系统中的处理流程。

3.2 理论学习

3.2.1 ADC模块

实验平台有一块8bit高速ADDA模块,其中ADC模块使用AD9280芯片,支持最高32MSPS的速率,模拟电压输入范围为-5~+5V,ADC模块可以根据输入电压的大小将其转换为0~255(2的8次方)的数值。模块有一个clk管脚和8个data管脚,data的输入速率和驱动时钟有关,给clk管脚的驱动时钟越快,采样率越高,data的输入速率越高。



3.2.2 数码管模块

数码管模块在前面基础实验3已经介绍过,这里不再赘述。


3.3 实战演练

3.3.1实验目标

能够驱动板载ADC模块,对ADC模块的输入数据进行测试,计算输入信号的频率值,并在数码管模块中显示。

3.3.2硬件资源

实验所需的信号源来自我们的实验平台,实验平台集成一个以FPGA为基础的dds信号发生器,该dds信号发生器可以输出频率可调的方波,正弦波,三角波,锯齿波等,用户可以在web平台使用并且改变输出波形和频率。



用户接收到信号源之后需自行设计逻辑处理数据并显示。

3.3.3程序设计

pulse_gen.v

首先用户接收到的是8bit波形数据,要直接利用波形数据计算频率不是很方便,计算频率数据,我们只需要计算其脉冲的个数即可,所以我们设计一个模块,通过设计一个脉冲阈值trig_level,高于阈值的就计算为一次脉冲,输出一个周期的高电平方便后续模块计数,模块代码如下:

```
module pulse_gen(
  input
             rstn, //系统复位,低电平有效
  input [7:0] trig_level,
  input
             ad_clk, //AD9280驱动时钟
  input [7:0] ad_data, //AD输入数据
  output ad_pulse //输出的脉冲信号
);
//因为可能会有抖动,设置一个范围值避免反复触发
parameter THR_DATA = 3;
//reg define
         pulse;
         pulse_delay;
//***************
//**
                main code
//**********************
assign ad_pulse = pulse & pulse_delay;
```

```
//根据触发电平,将输入的AD采样值转换成高低电平
always @ (posedge ad_clk or negedge rstn)begin
    if(!rstn)
        pulse <= 1'b0;</pre>
    else begin
        if((trig_level >= THR_DATA) && (ad_data < trig_level - THR_DATA))</pre>
            pulse <= 1'b0;</pre>
        else if(ad_data > trig_level + THR_DATA)
            pulse <= 1'b1;</pre>
    end
end
//延时一个时钟周期,用于消除抖动
always @ (posedge ad_clk or negedge rstn)begin
   if(!rstn)
        pulse_delay <= 1'b0;</pre>
    else
        pulse_delay <= pulse;</pre>
end
endmodule
```

cymometer.v

下面根据pulse_gen信号生成的脉冲数据进行计数,计算其频率。我们这里采用门控时钟法,用c1k_fs(参考时钟)作为时间基准,测量c1k_fx(被测信号)的频率。

门控时钟法的原理很简单,也就是在一个**固定时间窗内**(即门控时间 GATE_TIME),**计数被测时钟** clk_fx 的上升沿次数,再结合参考时钟 clk_fs 的计数值,就可以算出频率:

频率 =
$$\frac{$$
被测脉冲数量 $}{$ 门控时间(秒) = $\frac{fx_cnt}{fs_cnt/\text{CLK_FS}} = \frac{\text{CLK_FS} \times fx_cnt}{fs_cnt}$

步骤	描述
1	使用 clk_fx 作为计数时钟,控制一个门控时间 gate 信号
2	当 gate 为高电平时,fx_cnt_temp 开始统计 clk_fx 的脉冲个数
3	同时将 gate 同步到参考时钟 clk_fs ,并计数 fs_cnt_temp ,记录 gate 高电平持续期间 clk_fs 的个数
4	一旦 gate 下降沿到来 (通过打拍检测) ,将计数值冻结到 fx_cnt 和 fs_cnt 中
5	最后用上述表达式计算频率输出。

代码设计如下:

```
//cymometer interface
                        clk_fx , // 被测时钟信号
data_fx // 被测时钟频率输出
      input
      output reg [19:0] data_fx
);
//parameter define
localparam MAX = 30;
                          // 定义fs_cnt、fx_cnt的最大位宽
localparam GATE_TIME = 16'd2_000;
                                  // 门控时间设置
//reg define
               gate ;
reg
                                  // 门控信号
             gate_fs ;
gate_fs_r ;
gate_fs_d0 ;
                                  // 同步到基准时钟的门控信号
reg
                                  // 用于同步gate信号的寄存器
reg
                                 // 用于采集基准时钟下gate下降沿
reg
             gate_fs_d1 ;
                                  //
reg
                                 // 用于采集被测时钟下gate下降沿
             gate_fx_d0 ;
reg
              gate_fx_d1 ;
                                  //
reg
reg [ 58:0] data_fx_t ;
                                 //
// 门控计数
reg [ 15:0] gate_cnt ;
                                  // 门控时间内基准时钟的计数值
reg [MAX-1:0] fs_cnt ;
reg [MAX-1:0] fs_cnt_temp;
                                 // fs_cnt 临时值
reg [MAX-1:0] fx_cnt ;
                                  // 门控时间内被测时钟的计数值
reg [MAX-1:0] fx_cnt_temp;
                                  // fx_cnt 临时值
//wire define
              neg_gate_fs; // 基准时钟下门控信号下降沿
wire
                                  // 被测时钟下门控信号下降沿
wire
              neg_gate_fx;
//**************
                  main code
//**************
//边沿检测,捕获信号下降沿
assign neg_gate_fs = gate_fs_d1 & (~gate_fs_d0);
assign neg_gate_fx = gate_fx_d1 & (~gate_fx_d0);
//门控信号计数器,使用被测时钟计数
always @(posedge clk_fx or negedge rstn) begin
   if(!rstn)
      gate_cnt <= 16'd0;</pre>
   else if(gate_cnt == GATE_TIME + 5'd20)
      gate_cnt <= 16'd0;</pre>
   else
      gate_cnt <= gate_cnt + 1'b1;</pre>
end
//门控信号,拉高时间为GATE_TIME个实测时钟周期
always @(posedge clk_fx or negedge rstn) begin
   if(!rstn)
      gate <= 1'b0;
   else if(gate_cnt < 4'd10)
      gate <= 1'b0;
   else if(gate_cnt < GATE_TIME + 4'd10)</pre>
      gate <= 1'b1;
   else if(gate_cnt <= GATE_TIME + 5'd20)</pre>
```

```
gate <= 1'b0;
    else
        gate <= 1'b0;
end
//将门控信号同步到基准时钟下
always @(posedge clk_fs or negedge rstn) begin
    if(!rstn) begin
        gate_fs_r <= 1'b0;</pre>
        gate_fs <= 1'b0;</pre>
    end
    else begin
        gate_fs_r <= gate;</pre>
        gate_fs <= gate_fs_r;</pre>
    end
end
//打拍采门控信号的下降沿(被测时钟下)
always @(posedge clk_fx or negedge rstn) begin
    if(!rstn) begin
        gate_fx_d0 \ll 1'b0;
        gate_fx_d1 \ll 1'b0;
    end
    else begin
        gate_fx_d0 <= gate;</pre>
        gate_fx_d1 <= gate_fx_d0;</pre>
    end
end
//打拍采门控信号的下降沿(基准时钟下)
always @(posedge clk_fs or negedge rstn) begin
    if(!rstn) begin
        gate_fs_d0 \ll 1'b0;
        gate_fs_d1 \leftarrow 1'b0;
    end
    else begin
        gate_fs_d0 <= gate_fs;</pre>
        gate_fs_d1 <= gate_fs_d0;</pre>
    end
end
//门控时间内对被测时钟计数
always @(posedge clk_fx or negedge rstn) begin
    if(!rstn) begin
        fx_cnt_temp <= 32'd0;</pre>
        fx_cnt \ll 32'd0;
    end
    else if(gate)
        fx_cnt_temp <= fx_cnt_temp + 1'b1;</pre>
    else if(neg_gate_fx) begin
        fx_cnt_temp <= 32'd0;</pre>
        fx_cnt <= fx_cnt_temp;</pre>
    end
end
```

```
//门控时间内对基准时钟计数
always @(posedge clk_fs or negedge rstn) begin
    if(!rstn) begin
        fs_cnt_temp <= 32'd0;
        fs_cnt <= 32'd0;
    end
    else if(gate_fs)
        fs_cnt_temp <= fs_cnt_temp + 1'b1;</pre>
    else if(neg_gate_fs) begin
        fs_cnt_temp <= 32'd0;
        fs_cnt <= fs_cnt_temp;</pre>
    end
end
//计算被测信号频率
always @(posedge clk_fs or negedge rstn) begin
   if(!rstn) begin
        data_fx_t <= 1'b0;
    end
    else if(gate_fs == 1'b0)
        data_fx_t <= CLK_FS * fx_cnt ;</pre>
end
always @(posedge clk_fs or negedge rstn) begin
   if(!rstn) begin
        data_fx \ll 20'd0;
    else if(gate_fs == 1'b0)
        data_fx <= data_fx_t / fs_cnt ;</pre>
end
endmodule
```

frequency_meter.v

由于之前基础实验设计过数码管显示模块,本次实验不在赘述,但因为数码管模块是输入ascii码进行显示的,而现在输出频率数据是一个20bit的二进制数,所以我们应该先想办法将二进制转成ascii码再连接数码管模块进行显示。BCD转ascii码通过查表的方式即可完成。但二进制转BCD码的算法不是特别简单,之后会在基础实验部分讲解。

顶层模块代码如下:

```
module frequency_meter(
   input
             clk,
                         // 复位信号
   input
              rstn,
   output ad_clk,
                          // AD时钟
   input [7:0] ad_data, // AD输入数据
   output [7:0] led_display_seg,
   output wire [7:0] led_display_sel
);
wire ad_pulse;
wire [19:0] data_fx;
wire [25:0] bcd;
wire [31:0] data_bcd;
wire [63:0] asciidata;
```

```
assign data_bcd = {6'b00,bcd};
//生成ad驱动时钟,由于使用杜邦线连接,ad_clk不要超过10M
PLL PLLinst(
   .clkout0(ad_clk), // output 10M
   .lock(),
   .clkin1(clk) // input
);
pulse_gen pulse_gen_inst (
   .rstn(rstn),
   .trig_level(8'd128),
   .ad_clk(ad_clk),
   .ad_data(ad_data),
   .ad_pulse(ad_pulse)
 );
cymometer # (
   .CLK_FS(32'd27_000_000)
 cymometer_inst (
   .clk_fs(clk),
   .rstn(rstn),
   .clk_fx(ad_pulse),
   .data_fx(data_fx)
 );
//二进制转bcd码模块
bin2bcd # (
   .W(20)
 bin2bcd_inst (
   .bin(data_fx),
   .bcd(bcd)
 );
//4位BCD码转ascii模块,例化8次使8个bcd同时输出ascii
genvar i;
generate
 for (i = 0; i < 8; i = i + 1) begin : generate_module
   bcd2ascii bcd2ascii_inst (
       .bcd(data_bcd[i*4 +:4]),
       .asciidata(asciidata[i*8 +: 8])
     );
 end
endgenerate
//数码管显示模块
led_display_driver led_display_driver_inst (
   .clk(clk),
   .rstn(rstn),
   .assic_seg(asciidata),
   .seg_point(8'b00000000),
   .led_display_seg(led_display_seg),
   .led_display_sel(led_display_sel)
 );
endmodule
```

3.3.4仿真验证

仿真代码如下所示:

```
`timescale 1ns /1ns
module frequency_meter_tb;
 // Parameters
 //Ports
  reg clk;
 reg rstn;
 wire ad_clk;
 reg [7:0] ad_data;
 wire [7:0] led_display_seg;
 wire [7:0] led_display_sel;
  frequency_meter frequency_meter_inst (
    .clk(clk),
    .rstn(rstn),
   .ad_clk(ad_clk),
    .ad_data(ad_data),
    .led_display_seg(led_display_seg),
    .led_display_sel(led_display_sel)
 );
  initial begin
   c1k = 0;
   rstn = 1;
   #10
   rstn = 0;
   #50
   rstn = 1;
  end
always \#(500/27) clk = \sim clk;
//正弦波生成器
real freq = 1e6; // 1x10^6 所以是1Mhz
real amp = 127.0; // 8bit满振幅值+-127
real phase = 0.0; // 初始相位0°
initial begin
   // Generate continuous waveform
    forever begin
       gen_sine_wave(ad_data, freq, amp, phase);
       #10ns; // 每隔10ns生成一个波形数据,所以是100MHz采样率 100MHz sampling rate
    end
end
task automatic gen_sine_wave(
   output reg [7:0] wave_out, // 8-bit waveform output
   input real
                     freq,
                              // Frequency in Hz
                       amplitude, // Amplitude (0-127)
   input real
   input real
                       phase_deg // Phase in degrees
);
    // Internal variables
                                  // Phase in radians
   real phase_rad;
```

```
real abs_amplitude; // Constrained amplitude
    real current_time;
                                 // Current simulation time
    real time_offset;
                                 // Elapsed time since first call
   real phase_total;
                                // Total accumulated phase
    real sin_val;
                                // Sine calculation result
    integer offset_val;  // Scaled sine value
   // Static variables maintain state between calls
    static real start_time = 0;  // First call timestamp
    static real prev_phase = 0;  // Previous phase accumulation
   // Initialize start time on first call
   if (start_time == 0) start_time = $realtime;
   // Calculate elapsed time (in seconds)
    current_time = $realtime;
    time_offset = (current_time - start_time) * 1e-9; // Convert ns to seconds
   // Constrain amplitude to prevent overflow
    abs_amplitude = (amplitude > 127.0) ? 127.0 : amplitude;
   // Convert phase to radians
    phase_rad = phase_deg * (3.1415926535 / 180.0);
   // Calculate total phase (continuous accumulation)
    phase_total = 2 * 3.1415926535 * freq * time_offset + phase_rad;
   // Calculate sine value
   sin_val = $sin(phase_total);
   // Scale to 8-bit range (128 ± amplitude)
   offset_val = $rtoi(abs_amplitude * sin_val);
   wave_out = 8'($signed(128 + offset_val));
   // Overflow protection (shouldn't trigger with proper amplitude)
   if (wave_out > 255) wave_out = 255;
   else if (wave_out < 0) wave_out = 0;</pre>
endtask
/////// 联合仿真要加
reg grs_n;
GTP_GRS GRS_INST(.GRS_N (grs_n));
initial begin
grs_n = 1'b0;
\#5 grs_n = 1'b1;
end
endmodule
```

在pds界面,sim文件下右键tb文件选择行为级仿真即可进行仿真验证。

仿真波形如下所示:



图3.仿真波形




图4.仿真波形

3.3.5上板验证

可以将生成的sbit文件直接在web端上传至实验平台,可以通过数字孪生界面观察数码管的显示, 也可以通过摄像头进行观察,在dds界面可以更换波形频率,观察实验现象。

3.4 章末总结

本实验通过信号源和频率计模块的配合,实现了对时钟频率的测量。 cymometer 模块采用门控时间法,能灵活适配不同输入频率,具有广泛的应用价值。通过该实验,进一步巩固了跨时钟域采样、边沿检测与频率计算等核心知识点,并实现了工程化的数码管显示接口。