2.光纤通信

2.1 章节导读

在现代高速通信系统中,光纤通信作为一种重要的信息传输手段,广泛应用于数据中心、城域网、广域网以及各种嵌入式高 速数据传输场景中。相比传统电缆传输,光纤具有带宽高、传输距离远、抗电磁干扰能力强、保密性好等显著优势,是实现高 速、高可靠性通信的关键技术。

随着FPGA在通信领域的深入应用,基于FPGA的光纤通信系统设计成为一项非常实用的技能。在本实验中,我们将基于开发 板配套的光纤接口模块,设计并实现一个基础的光纤通信收发系统。通过本实验,同学们将掌握光纤收发器(SFP模块)的基本使 用方法,了解高速串行通信,8b10b编码等概念,并学会如何通过FPGA完成数据的高速发送与接收。

2.2 理论学习

2.2.1 8B10B编码

8b/10b 编码常用于光纤通信和 LVDS 信号中,其主要目的是解决信号传输过程中的直流不平衡问题。由于串行电路通常采用 · 交流耦合的方式 (串接电容) 我们知道理想电容的 $\underline{\mathrm{Bin}}$ 公式 $Zc=rac{1}{2nif*C}$,通过这个公式可以知道,频率f越高,阻抗越低, 反之, 频率越低, 阻抗越高。




图1.交流耦合

如上图所示,当码型是高频的时候,基本可以不损耗的传输过去,但是当码型为连续的0或者1的时候,电容的损耗就很大, 导致幅度不断降低,最严重的后果就是无法识别到底是0还是1,因此8b/10b编码就是为了尽量把低频的码型优化成较高频率的码 型,从而降低阻抗带来的损耗。以光模块为例,它只能传输"亮"或"不亮"两种状态,即二进制的 1 和 0。当传输数据中出现长时间 连续的1或0(如111111100000000)时,线路中电容的损耗就会很大,从而无法准确采样,进而造成误判。

同样,在 LVDS 高速传输中也存在类似问题。如果传输的 0 和 1 数量长期不均衡,线路上的基准电压会发生偏移,影响信号 的正确识别。

因此,8b/10b 编码通过对每 8 位数据编码成 10 位信号,实现传输数据的直流平衡和足够的码流转换,也就是保证串行数据 不会连续出现1和0,从而提升系统的可靠性和抗干扰能力。

那么8b10b编码是如何将8bit数据编码成10bit数据的呢?假设原始8位数据从高到低用HGFEDCBA表示,将8位数据分成高3 位HGF和低5位EDCBA两个子组。经过5B/6B编码,将低5位EDCBA映射成abcdei;高3位经过3B/4B编码,映射成fghj,最后合成 abcdeifghj发送。




图2.8b10b编码原理

input		RD = −1	RD = +1	input		RD = −1	RD = +1
	EDCBA	a	bcdei	EDCBA		abcdei	
D.00	00000	100111	011000	D.16	10000	011011	100100
D.01	00001	011101	100010	D.17	10001	100011	
D.02	00010	101101	010010	D.18	10010	010011	
D.03	00011	1	10001	D.19	10011	110010	
D.04	00100	110101	001010	D.20	10100	001011	
D.05	00101	101001		D.21	10101	101010	
D.06	00110	011001		D.22	10110	011010	
D.07	00111	111000	000111	D.23 †	10111	111010	000101
D.08	01000	111001	000110	D.24	11000	110011	001100
D.09	01001	100101		D.25	11001	100110	
D.10	01010	010101		D.26	11010	010110	
D.11	01011	110100		D.27 †	11011	110110	001001
D.12	01100	001101		D.28	11100	001110	
D.13	01101	101100		D.29 †	11101	101110	010001
D.14	01110	011100		D.30 †	11110	011110	100001
D.15	01111	010111 101000		D.31	11111	101011	010100
				K.28	11100	001111	110000

input		RD = −1	RD = +1	input		RD = -1	RI +1
	HGF		fghj		HGF		fghj
D.x.0	000	1011	0100	K.x.0	000	1011	01
D.x.1	001		1001	K.x.1	001	0110	10
D.x.2	010		0101	K.x.2 ‡	010	1010	01
D.x.3	011	1100	0011	K.x.3	011	1100	00
D.x.4	100	1101	0010	K.x.4	100	1101	00
D.x.5	101		1010	K.x.5	101	0101	10
D.x.6	110		0110	K.x.6 ‡	110	1001	01
D.x.P7 †	111	1110	0001				
D.x.A7 †	111	0111	1000	K.x.7 †‡	111	0111	10

上述两张表格就是5b/6b和3b/4b编码表,那我们先来看懂这两张表格。

首先是D.x.y,将低5位EDCBA按其十进制数值记为x,将高3位按其十进制数值记为y,将原始8bit数据记为D.x.y。例如8bit数据最大为255,也就是111_11111,低五位是111111,也就是十进制31,高三位111,是十进制7,所对应的8b10b就是D.31.7。这也说明了上述5b/6b编码最大为D.31,3b/4b编码最大为D.x.7。

至于RD = -1和RD = +1。+-分别表示0比1多,1比0多,多的个数是一样的,而且最多多两个。当0和1一样多时便没有+1-1之分。编码的初始化状态是-1。

对于D.x.7†, 当和5B/6B组合时D.x.P7和D.x.A7编码必须选择一个来避免连续的5个0或1。D.x.A7用在: x=17 x=18 x=20当 RD=-1时; x=11 x=13 x=14 当RD=+1时。其他情况下x.A7码不能被使用。

表里面D.23, D.27, D.29, D.30后面带 †, 它有自己的特殊配对规则, 当x=23 x=27 x=29 x=30时, 3b/4b这边使用K.x.7进行编码。

除了上面的一些编码,8b10b编码还规定了一些特殊的字符,也称为K码。K码表如下所示:

控制符 (Control symbols)

input		RD = −1	RD = +1	
	HGF EDCBA	abcdei fghj	abcdei fghj	

K.28.0	000 11100	001111 0100	110000 1011	
K.28.1 †	001 11100	001111 1001	110000 0110	
K.28.2	010 11100	001111 0101	110000 1010	
K.28.3	011 11100	001111 0011	110000 1100	
K.28.4	100 11100	001111 0010	110000 1101	
K.28.5 †	101 11100	001111 1010	110000 0101	
K.28.6	110 11100	001111 0110	110000 1001	
K.28.7 ‡	111 11100	001111 1000	110000 0111	
K.23.7	111 10111	111010 1000	000101 0111	
K.27.7	111 11011	110110 1000	001001 0111	
K.29.7	111 11101	101110 1000	010001 0111	
K.30.7 111 11110		011110 1000 100001 0113		

8B/10B标准中使用了12个特殊的控制代码,他们能在数据中被发送,利用这些控制字符,可以组成各种控制语句,其中 K.28.1 K.28.5 K.28.7被称为逗号字符,利用序列检测状态机检测逗号字符,以保证在串行数据接收过程中接收到数据的唯一性。 如果没有逗号字符,串行接收设备将不知道数据是从哪一位开始,当序列检测器检测到逗号字符时就确定了字符的开始。

2.2.2 hsstlp ip核

实验板小眼睛盘古pg2l100h有2个hsst硬核,共8路全双工高速串行收发接口,每个接口最高支持6.6Gbps的速度,其中4路用于PCIE,2路用于SMA接口,2路用于sfp光纤接口。有关hsstlp的内容可以参考官方手册。




图3.HSSP ip核界面

2.3 实战演练

2.3.1实验目标

利用板载一路sfp光纤通道接收来自ctrlFPGA的数据实现光纤通信。

2.3.2硬件资源

实验板上有2路sfp接口全部与ctrl-FPGA相连。



图4.板载sfp接口

2.3.3程序设计

首先我们应该学会配置并使用hsst ip核。

在ip核的配置界面可以看到可以配置4个通道的状态,分别是全双工,仅接收,仅发送和不使能。同时还可以给每路通道选择不同的标准协议例如GE,XAUI等,勾选Protocol Default Setting后可以使用该协议的默认配置。也可以自定义协议传输。

在本次实验中,我们将通道3设置成全双工,自定义协议,线速率5Gbps,编码选择8b10b,传输和接收的数据长度选择32位,PLL的参考时钟为125M。配置图如下:




图5.hsst ip核

在Alignment界面,可以配置对齐(word alignment)的模式,对齐所用的K码,多通道绑定(channel bonding)的模式,以及高速传输时出现的时钟偏差补偿(Clock Tolerance Compensation),具体使用可以参考hsst手册。

本次实验配置字节对齐模式为用户自定义, K码选择K28.5, 不使用通道对齐和时钟偏差补偿。配置如下图所示:




图6.hsst ip核

在Misc界面选择使用官方复位程序,参考时钟27M(板载时钟),复位时钟个数为32767,接收模式(RX Termination Mode)选择外部AC,内部DC。配置如下图所示:




图7.hsst ip核

生成ip核后,我们将ip核例化在顶层文件中,目前配置的ip核包括复位所需要的信号,重要的状态信号,传输时钟 i_p_tx3_clk_fr_core,传输的32位数据i_txd_3,传输的数据类型i_txk_3,接收时钟i_p_rx3_clk_fr_core,接收的32位数据 o_rxd_3,接收的数据类型o_rxk_3。这里解释一下txk和rxk,这个信号是4位的,每一位对应txd和rxd信号的8位数据,1表示该8位数据是k码,0表示改8位数据是普通数据。参考代码如下:

```
module hsst_top (
   input clk,
   input rstn,
   input i_p_refckn_0,
   input i_p_refckp_0,
```

```
output [7:0] led
);
wire i_free_clk;
wire i_pll_rst_0;
wire o_pll_done_0;
wire o_txlane_done_3;
wire o_rxlane_done_3;
wire o_p_c1k2core_tx_3;
wire i_p_tx3_clk_fr_core;
wire o_p_clk2core_rx_3;
wire i_p_rx3_clk_fr_core;
wire o_p_pll_lock_0;
wire o_p_rx_sigdet_sta_3;
wire o_p_lx_cdr_align_3;
wire i_p_13rxn;
wire i_p_13rxp;
wire o_p_13txn;
wire o_p_13txp;
wire [3:0] i_tdispsel_3;
wire [3:0] i_tdispctrl_3;
wire [2:0] o_rxstatus_3;
wire [3:0] o_rdisper_3;
wire [3:0] o_rdecer_3;
wire txclk;
reg [31:0] i_txd_3;
reg [ 3:0] i_txk_3;
wire rxclk;
wire [31:0] o_rxd_3;
wire [ 3:0] o_rxk_3;
assign i_free_clk
                              = c1k;
assign i_pll_rst_0
                              = rstn;
assign i_p_tx3_clk_fr_core
                            = o_p_c1k2core_tx_3;
assign i_p_rx3_clk_fr_core
                            = o_p_c1k2core_rx_3;
assign txclk
                              = i_p_tx3_clk_fr_core;
assign rxclk
                              = i_p_rx3_c1k_fr_core;
hsst the_instance_name (
  .i_free_clk
                          (i_free_clk
                                            ), //复位序列参考时钟
  .i_pll_rst_0
                          (i_pll_rst_0
                                            ),//p11复位
  .i_wtchdg_clr_0
                         (),
                                               //
  .o_wtchdg_st_0
                                               //
                         (),
                         (i_p_refckn_0
  .i_p_refckn_0
                                            ), //p11参考差分时钟
  .i_p_refckp_0
                         (i_p_refckp_0
                                            ), //
  .o_p11_done_0
                         (o_p11_done_0
                                            ), //pl1复位完成
  .o_txlane_done_3
                         (o_txlane_done_3 ), //tx通道初始化完成
                          (o_rxlane_done_3 ), //rx通道初始化完成
  .o_rxlane_done_3
  .o_p_p11_1ock_0
                          (o_p_p11_1ock_0
                                           ), //pll lock信号
                         (o_p_rx_sigdet_sta_3), //sigdet_sta状态信号
  .o_p_rx_sigdet_sta_3
  .o_p_lx_cdr_align_3
                          (o_p_lx_cdr_align_3 ), //cdr_align状态信号
                          (o_p_clk2core_tx_3 ), //output传输时钟
  .o_p_clk2core_tx_3
  .i_p_tx3_clk_fr_core
                          (i_p_tx3_clk_fr_core), //input
  .o_p_c1k2core_rx_3
                          (o_p_c1k2core_rx_3 ), //output接收时钟
  .i_p_rx3_clk_fr_core
                          (i_p_rx3_clk_fr_core), //input
  .i_p_pcs_word_align_en_3 (1'b1
                                         ), //使能word_align
                          (i_p_13rxn
                                            ), //差分数据线
  .i_p_13rxn
                          (i_p_13rxp
                                           ), //差分数据线
  .i_p_13rxp
  .o_p_13txn
                          (o_p_13txn
                                           ), //差分数据线
                                            ), //差分数据线
  .o_p_13txp
                         (o_p_13txp
                                            ), //传输的32位数据
  .i_txd_3
                         (i_txd_3
  .i_tdispsel_3
                         (i_tdispsel_3
                                            ), //
                         (i_tdispctrl_3
  .i_tdispctrl_3
                                            ), //
                                            ), //传输的数据类型, 0: 普通数据, 1: K码
                          (i_txk_3
  .i_txk_3
  .o_rxstatus_3
                          (o_rxstatus_3
                                            ), //
                          (o_rxd_3
                                            ), //接收的32位数据
  .o_rxd_3
  .o_rdisper_3
                          (o_rdisper_3
                                            ), //
  .o_rdecer_3
                          (o_rdecer_3
                                            ), //
                                            ) //接收的数据类型, 0: 普通数据, 1: K码
  .o_rxk_3
                          (o_rxk_3
```

```
assign \ \ led = \{1'b0,1'b0,o\_pll\_done\_0,o\_p\_pll\_lock\_0,o\_txlane\_done\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta\_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigdet\_sta_3,o\_p\_rx\_sigde
 o_p_lx_cdr_align_3,o_rxlane_done_3);
 reg [ 2:0] tx_state;
 reg [15:0] txcnt;
 wire tx_rstn = rstn && o_txlane_done_3 && o_rxlane_done_3;
 always @(posedge txclk or negedge tx_rstn)begin
             if(~tx_rstn)begin
                          i_txd_3 <= 32'hBCBCBCBC;</pre>
                          i_txk_3 <= 4'b1111;
              else if(tx_state == 0)begin
                         i_txd_3 <= 32'hBCBCBCBC;</pre>
                         i_txk_3 <= 4'b1111;
              end
              else if(tx_state == 1)begin
                         i_txd_3 <= 32'h00000000;
                         i_txk_3 <= 4'b0000;
              else if(tx_state == 2)begin
                         i_txd_3 <= i_txd_3 + 1;
                         i_txk_3 <= 4'b0000;
              end
 always @(posedge txclk or negedge tx_rstn)begin
             if(~tx_rstn)begin
                         tx_state <= 0;</pre>
              end
              else if(tx_state == 0)begin
                         if(txcnt == 7)
                                     tx_state <= 1;</pre>
                          else
                                       tx_state <= 0;</pre>
              end
              else if(tx_state == 1)begin
                         tx_state <= 2;</pre>
              else if(tx_state == 2)begin
                          if(txcnt == 1032)
                                       tx_state <= 0;
                          else
                                       tx_state <= 2;
 end
 always @(posedge txclk or negedge tx_rstn)begin
             if(~tx rstn)
                         txcnt <= 0:
              else if(txcnt == 1032)
                         txcnt <= 0;
              else
                         txcnt <= txcnt + 1;</pre>
 end
 endmodule
```

到现在为止,我们已经可以接收和发送数据了,但使用的时候会发现一个问题,如下图所示,我们发送的数据是0xc5bcc5bc,但接收到的数据却是0xbcc5bc5,数据出现了移位,这是为什么呢?这是因为发送编码是8b10b,是以8位数据为一个基本单位进行发送的,虽然发送数据是0xc5bcc5bc,但是在串行通信中,他并不知道你发送的32位数据是以c5开头还是以bc开头,前面在ip核中设置的word alignment正确的对齐了BC(k28.5)这个字符,正确的接收了字节数据,但32位数据中字节顺序需要我们自己去调整。(因为设置ip时用的自定义模式)。




图8.debugger抓取波形

为了解决这一问题,我们也要给他设计一个模块,使他自动实现接收数据与发送数据一致,不会出现错位。在本实验中空闲时发送逗号字符K28.5(BC),有数据要发送时发送32位数据。根据此格式设计对齐模块参考代码如下:

```
module Word_Alignment_32bit (
  input wire
   input wire
                rstn
   input wire [31:0] data_bf_align /* synthesis PAP_MARK_DEBUG="1" */,
   input wire [ 3:0] rxk
                             /* synthesis PAP_MARK_DEBUG="1" */,
                            /* synthesis PAP_MARK_DEBUG="1" */,
                 data_valid
   output reg
   output reg [31:0] data_af_align /* synthesis PAP_MARK_DEBUG="1" */,
                 data_done/* synthesis PAP_MARK_DEBUG="1" */
   output reg
);
//K28.0 1C
//K28.1
        3C
//K28.2
        5C
//K28.3
        7C
//K28.4 9C
//K28.5 BC
//K28.6
        DC
//K28.7
        FC
//K23.7
        F7
//K27.7
        FB
//K29.7
        FD
//K30.7
        FE
// txdata format
// data_x = {data_x_1,data_x_2,data_x_3,data_x_4}
// 假如发送数据是data_1, data_2, data_3
// 接收数据很可能会出现
// {data_1}
//
//
//
//
//
//
// data Format:
//
```

```
// _X_ idle_X_idle_X_idle_X_data_x .....x_data_X_idle_X_idle_X_idle_X_idle_X_idle_X
// idle <= K28.5
// 空闲时发送K28.5, 有数据时发送数据,
// 本模块根据以上格式实现32位数据对齐,使得接收数据与发送数据一致,不会出现错位。
//
//
//parameter
localparam IDLE = 0;
localparam ALIGN1 = 1;
localparam ALIGN2 = 2;
localparam ALIGN3 = 3;
localparam ALIGN4 = 4;
reg [4:0] state;
reg [4:0] nextstate;
reg skip;
reg rxcnt;
reg [ 7:0] datareg8;
reg [15:0] datareg16;
reg [23:0] datareg24;
reg [31:0] datareg32;
reg error;
// always @(negedge clk or negedge rstn)begin
     if(~rstn)begin
//
         datareg8
                        <= 0;
//
          datareg16
                       <= 0;
//
          datareg24
                       <= 0;
//
          datareg32
                        <= 0;
//
     end
//
     else begin
//
         datareg8 <= data_bf_align[31:24];</pre>
//
          datareg16 <= data_bf_align[31:16];</pre>
//
          datareg24 <= data_bf_align[31:8];</pre>
//
          datareg32 <= data_bf_align;</pre>
//
      end
// end
always @(posedge clk or negedge rstn)begin
   if(~rstn)begin
       state <= IDLE;</pre>
    end
    else begin
       state <= nextstate;</pre>
end
always @(*)begin
   case(state)
       IDLE : begin
           if (rxk == 4'b0111) nextstate <= ALIGN1;</pre>
           else if(rxk == 4'b0011) nextstate <= ALIGN2;</pre>
           else if(rxk == 4'b0001) nextstate <= ALIGN3;</pre>
           else if(rxk == 4'b0000) nextstate <= ALIGN4;</pre>
           else
                                  nextstate <= IDLE:
       end
       ALIGN1 : begin
           if(skip || error) begin
               if (rxk == 4'b0111) nextstate <= ALIGN1;
               else if(rxk == 4'b0011) nextstate <= ALIGN2;</pre>
               else if(rxk == 4'b0001) nextstate <= ALIGN3;</pre>
               else if(rxk == 4'b0000) nextstate <= ALIGN4;</pre>
               else
                                      nextstate <= IDLE;</pre>
           end
               nextstate <= ALIGN1;</pre>
       end
       ALIGN2 : begin
```

```
if(skip || error) begin
                        (rxk == 4'b0111) nextstate <= ALIGN1;</pre>
                 else if(rxk == 4'b0011) nextstate <= ALIGN2;</pre>
                 else if(rxk == 4'b0001) nextstate <= ALIGN3;</pre>
                 else if(rxk == 4'b0000) nextstate <= ALIGN4;</pre>
                 else
                                          nextstate <= IDLE;</pre>
             end
             else
                 nextstate <= ALIGN2;</pre>
        end
        ALIGN3 : begin
             if(skip || error) begin
                 if
                        (rxk == 4'b0111) nextstate <= ALIGN1;</pre>
                 else if(rxk == 4'b0011) nextstate <= ALIGN2;</pre>
                 else if(rxk == 4'b0001) nextstate <= ALIGN3;</pre>
                 else if(rxk == 4'b0000) nextstate <= ALIGN4;</pre>
                 else
                                            nextstate <= IDLE;</pre>
             end
             else
                 nextstate <= ALIGN3;</pre>
        ALIGN4 : begin
             if(skip || error) begin
                 if (rxk == 4'b0111) nextstate <= ALIGN1;
                 else if(rxk == 4'b0011) nextstate <= ALIGN2;</pre>
                 else if(rxk == 4'b0001) nextstate <= ALIGN3;</pre>
                 else if(rxk == 4'b0000) nextstate <= ALIGN4;</pre>
                 else
                                           nextstate <= IDLE;</pre>
             end
             // if(skip)
             // nextstate <= IDLE;</pre>
             // else if(error)
             // nextstate <= IDLE;</pre>
             else
                 nextstate <= ALIGN4;</pre>
        end
    endcase
end
always @(posedge clk or negedge rstn) begin
    if(~rstn)begin
        data_valid
                       <= 0;
        data_af_align <= 0;</pre>
        data_done <= 0;</pre>
        rxcnt
                        <= 0;
        skip
                        <= 0;
        datareg8
                        <= 0;
        datareg16
                        <= 0;
        datareg24
                        <= 0;
                        <= 0;
        datareg32
        error
                         <= 0;
    end
    else begin
        // data_valid <= 0;</pre>
        // data_done <= 0;</pre>
        case(state)
             IDLE : begin
                 rxcnt <= 0;
                 skip \ll 0;
                 data_valid <= 0;</pre>
                 data_done <= 0;</pre>
                 if(rxk == 4'b1111)begin
                      data_af_align <= data_bf_align;</pre>
                      error <= 0;
                 end
                 else begin
                      if(rxk == 4'b0111)begin
                          datareg8 <= data_bf_align[31:24];</pre>
```

```
error <= 0;
         end
         else if(rxk == 4'b0011)begin
            datareg16 <= data_bf_align[31:16];</pre>
             error <= 0;
         end
         else if(rxk == 4'b0001)begin
            datareg24 <= data_bf_align[31: 8];</pre>
            error <= 0;
         end
         else if(rxk == 4'b0000)begin
            datareg32 <= data_bf_align;</pre>
            error <= 0;
         end
         else begin
            error <= 1;
         end
    end
end
ALIGN1 : begin
    data_af_align <= {data_bf_align[23:0],datareg8};</pre>
    datareg8 <= data_bf_align[31:24];</pre>
    if(skip) skip <= 0;</pre>
    else if(rxk == 4'b1000) skip <= 1;
    else if(rxk == 4'b0000) skip <= 0;
    else error <= 1;</pre>
    if(skip)
                               data_done <= 0;</pre>
    else if(rxk == 4'b1000) data_done <= 1;</pre>
                               data_done <= 0;</pre>
    if(skip) data_valid <= 0;</pre>
    else
              data_valid <= 1;</pre>
end
ALIGN2 : begin
    data_af_align <= {data_bf_align[15:0],datareg16};</pre>
    datareg16 <= data_bf_align[31:16];</pre>
    if(skip) skip <= 0;</pre>
    else if(rxk == 4'b1100) skip <= 1;
    else if(rxk == 4'b0000) skip <= 0;
    else error <= 1;</pre>
    if(skip)
                               data_done <= 0;</pre>
    else if(rxk == 4'b1100) data_done <= 1;</pre>
                               data_done <= 0;</pre>
    if(skip) data_valid <= 0;</pre>
              data_valid <= 1;</pre>
    else
end
ALIGN3 : begin
    data_af_align <= {data_bf_align[7:0],datareg24};</pre>
    datareg24 <= data_bf_align[31:8];</pre>
    if(skip) skip <= 0;</pre>
    else if(rxk == 4'b1110) skip <= 1;
    else if(rxk == 4'b0000) skip <= 0;
    else error <= 1;
    if(skip)
                               data_done <= 0;</pre>
    else if(rxk == 4'b1110) data_done <= 1;</pre>
    else
                               data_done <= 0;</pre>
    if(skip) data_valid <= 0;</pre>
               data_valid <= 1;</pre>
    else
end
ALIGN4 : begin
    data_af_align[31:0] <= datareg32;</pre>
    datareg32 <= data_bf_align;</pre>
```

我们将对齐模块例化到顶层,并且为了观察接收数据与发送数据是否一致,我们将接收到的数据从0开始比较,如果相同,led0就会亮,如果不同led0就不亮,同时把未经32位对齐模块的数据与发送数据对比,相同led1亮,不同led1不亮,新的顶层模块如下所示:

```
module hsst_top (
  input clk,
    input rstn,
    input i_p_refckn_0,
    input i_p_refckp_0,
    output [7:0] led
);
wire i_free_clk;
wire i_pll_rst_0;
wire o_pll_done_0;
wire o_txlane_done_3;
wire o_rxlane_done_3;
wire o_p_clk2core_tx_3;
wire i_p_tx3_clk_fr_core;
wire o_p_clk2core_rx_3;
wire i_p_rx3_clk_fr_core;
wire o_p_pll_lock_0;
wire o_p_rx_sigdet_sta_3;
wire o_p_lx_cdr_align_3;
wire i_p_13rxn;
wire i_p_13rxp;
wire o_p_13txn;
wire o_p_13txp;
wire [3:0] i_tdispsel_3;
wire [3:0] i_tdispctrl_3;
wire [2:0] o_rxstatus_3;
wire [3:0] o_rdisper_3;
wire [3:0] o_rdecer_3;
wire txclk;
reg [31:0] i_txd_3;
reg [ 3:0] i_txk_3;
wire rxclk;
wire [31:0] o_rxd_3;
wire [ 3:0] o_rxk_3;
                                = c1k;
assign i_free_clk
assign i_pll_rst_0
                               = rstn;
assign i_p_tx3_clk_fr_core = o_p_clk2core_tx_3;
assign i_p_rx3_clk_fr_core = o_p_clk2core_rx_3;
assign txclk
                                = i_p_tx3_clk_fr_core;
assign rxclk
                                 = i_p_rx3_clk_fr_core;
hsst the_instance_name (
  .i_free_clk
                           (i_free_clk
                                                 ), //复位序列参考时钟
                           (i_pll_rst_0 ), //pll复位
  .i_pll_rst_0
```

```
.i_wtchdg_clr_0
                          (),
                                                //
  .o_wtchdg_st_0
                          (),

      (i_p_refckn_0
      ), //p11参考差分时钟

      (i_p_refckp_0
      ), //

      (o_p11_done_0
      ), //p11复位完成

  .i_p_refckn_0
  .i_p_refckp_0
  .o_p11_done_0
  .o_txlane_done_3
                         (o_txlane_done_3 ), //tx通道初始化完成
  .o_rxlane_done_3
                         (o_rxlane_done_3 ), //rx通道初始化完成
  .o_p_p11_1ock_0
                         (o_p_pll_lock_0 ), //pll lock信号
  .o_p_rx_sigdet_sta_3
                         (o_p_rx_sigdet_sta_3), //sigdet_sta状态信号
                        (o_p_lx_cdr_align_3 ), //cdr_align状态信号
  .o_p_lx_cdr_align_3
  .o_p_clk2core_tx_3
                          (o_p_clk2core_tx_3 ), //output传输时钟
  .i_p_tx3_clk_fr_core
                          (i_p_tx3_clk_fr_core), //input
                          (o_p_clk2core_rx_3 ), //output接收时钟
  .o_p_c1k2core_rx_3
  .i_p_rx3_clk_fr_core
                          (i_p_rx3_clk_fr_core), //input
  .i_p_pcs_word_align_en_3 (1'b1
                                            ), //使能word_align
                          (i_p_13rxn
                                            ), //差分数据线
  .i_p_13rxn
  .i_p_13rxp
                          (i_p_13rxp
                                            ), //差分数据线
  .o_p_13txn
                         (o_p_13txn
                                            ), //差分数据线
                         (o_p_13txp
  .o_p_13txp
                                            ), //差分数据线
  .i_txd_3
                         (i_txd_3
                                             ), //传输的32位数据
  .i_tdispsel_3
                         (i_tdispsel_3
                                             ), //
                         (i_tdispctrl_3
(i_txk_3
  .i_tdispctrl_3
                                             ), //
                                             ), //传输的数据类型, 0: 普通数据, 1: K码
  .i_txk_3
                          (o_rxstatus_3
  .o_rxstatus_3
                                             ), //
  .o_rxd_3
                          (o_rxd_3
                                             ), //接收的32位数据
                          (o_rdisper_3
(o_rdecer_3
 .o_rdisper_3
                                             ), //
 .o_rdecer_3
                                             ), //
                                             ) //接收的数据类型, 0: 普通数据, 1: K码
 .o_rxk_3
                          (o_rxk_3
);
reg [ 2:0] tx_state;
reg [15:0] txcnt;
wire tx_rstn = rstn && o_txlane_done_3 && o_rxlane_done_3;
always @(posedge txclk or negedge tx_rstn)begin
    if(~tx_rstn)begin
       i_txd_3 <= 32'hBCBCBCBC;</pre>
       i_txk_3 <= 4'b1111;
    end
    else if(tx_state == 0)begin
       i_txd_3 <= 32'hBCBCBCBC;</pre>
       i_txk_3 <= 4'b1111;
    end
    else if(tx_state == 1)begin
       i_txd_3 <= 32'h00000000;
       i_txk_3 <= 4'b0000;
    end
    else if(tx_state == 2)begin
       i_txd_3 <= i_txd_3 + 1;
       i_txk_3 <= 4'b0000;
    end
always @(posedge txclk or negedge tx_rstn)begin
   if(~tx_rstn)begin
       tx_state <= 0;
    end
    else if(tx_state == 0)begin
       if(txcnt == 7)
           tx state <= 1:
       else
           tx_state <= 0;
    end
    else if(tx_state == 1)begin
       tx_state <= 2;</pre>
    else if(tx state == 2)begin
       if(txcnt == 1032)
```

```
tx_state <= 0;
       else
           tx_state <= 2;
    end
end
always @(posedge txclk or negedge tx_rstn)begin
   if(~tx_rstn)
       txcnt <= 0;
    else if(txcnt == 1032)
       txcnt <= 0;
        txcnt <= txcnt + 1;</pre>
end
wire Word_Alignment_rstn = rstn && o_txlane_done_3 && o_rxlane_done_3;
wire data valid:
wire [31:0] data_af_align;
wire data_last;
word_Alignment_32bit Word_Alignment_32bit_inst (
             (rxclk
                  (Word_Alignment_rstn),
   .data_bf_align (o_rxd_3
                                       ),
               (o rxk 3
                                       ),
   .rxk
    .data_valid (data_valid
                                      ),
   .data_af_align (data_af_align
                                        ),
   .data_done
                   (data_last
//**************************//
reg [31:0] data_bf_Alignment_judge;
reg [31:0] data_af_Alignment_judge;
always@(posedge rxclk or negedge word_Alignment_rstn)begin
    if(~Word_Alignment_rstn)data_bf_Alignment_judge <= 0;</pre>
    \verb|else if(o_rxk_3 == 4'b0000)| data_bf_Alignment_judge <= data_bf_Alignment_judge + 1; \\
    else data_bf_Alignment_judge <= 0;</pre>
\verb|always@(posedge rxclk or negedge Word\_Alignment\_rstn)| begin
    if(~Word_Alignment_rstn)data_af_Alignment_judge <= 0;</pre>
    else if(data_valid) data_af_Alignment_judge <= data_af_Alignment_judge + 1;</pre>
    else data_af_Alignment_judge <= 0;</pre>
end
assign led =
{o_pll_done_0,o_p_pll_lock_0,o_txlane_done_3,o_rxlane_done_3,1'b0,1'b0,data_af_Alignment_judge ==
data_af_align,data_bf_Alignment_judge == o_rxd_3};
endmodule
```

2.3.4仿真验证

本实验不进行仿真,可以点击工程目录下ipcore文件夹下,hsst参考设计中sim文件夹的sim.bat文件进行仿真。

2.3.5上板验证

上板前要先进行管脚约束。端口除了板载时钟,复位以及led,还需要添加以下约束:

```
define_attribute {p:i_p_refckn_0} {PAP_IO_DIRECTION} {INPUT}

define_attribute {p:i_p_refckn_0} {PAP_IO_LOC} {AB11}

define_attribute {p:i_p_refckn_0} {PAP_IO_UNUSED} {TRUE}

define_attribute {p:i_p_refckp_0} {PAP_IO_DIRECTION} {INPUT}

define_attribute {p:i_p_refckp_0} {PAP_IO_LOC} {AA11}

define_attribute {p:i_p_refckp_0} {PAP_IO_UNUSED} {TRUE}

define_attribute {i:hsst_inst.U_GTP_HSSTLP_WRAPPER.CHANNEL3_ENABLE.U_GTP_HSSTLP_LANE3} {PAP_LOC}

{HSSTLP_364_0:U3_HSSTLP_LANE}

define_attribute {i:hsst_inst.U_GTP_HSSTLP_WRAPPER.PLL0_ENABLE.U_GTP_HSSTLP_PLL0} {PAP_LOC}

{HSSTLP_364_0:U0_HSSTLP_PLL}
```

该语句主要约束hsst参考时钟管脚,hsst所使用PLL(PLLO),以及hsst使用的通道。其他约束可以参考工程目录下ipcore文件夹中hsst内的参考例程。

完成管脚分配之后就可以生成sbit文件,将文件提交到网站后点击烧录,即可将sbit下载到实验板中,在摄像头页面即可观察到8个led中前四个亮,后四个分别为不亮,不亮,亮,不亮的状态。前四个亮表示hsst中pll和rx,tx通道初始化成功,最后两个led,led1亮表示接收的与发送的数据相同,led0不亮表示未经32位对齐模块处理的接收数据与发送数据不同。

2.4 章末总结

本次实验主要学习了高速串行通信的相关知识,初步学会使用hsst ip核。