大模型高性能计算期末试卷

满分 150 分　考试时间 150 分钟

注意事项：

1. 本试卷共 三大题，包括选择题、填空题、解答题，共 **24** 小题。
2. 请将答案写在答题区指定位置；解答题须写出必要的文字说明、推导过程或演算步骤。
3. 涉及数学公式推导时，请清晰写出关键中间步骤；只写最终结果不得分。
4. 本试卷中如无特殊说明，GEMM 维度记为 $C_{M\times N}=A_{M\times K}B_{K\times N}$；Warp 大小默认 32；fp16 每标量 2 字节，fp32 每标量 4 字节。为便于笔算，硬件参数统一取圆整值：$P_{\text{peak}}=960$ TFLOPS，$B_w=3200$ GB/s，故 Ridge Point $I^*=P_{\text{peak}}/B_w=300$ FLOP/Byte（对应 H100-80GB 量级）。

一、选择题 （本大题共 12 小题，每小题 5 分，共 60 分。在每小题给出的四个选项中，只有一项是符合题目要求的。）

1. NVIDIA GPU 以 SM 为基本计算单元，内含 CUDA Core、Tensor Core、Warp 调度器、Shared Memory 和 Register File。线程以 Warp 为单位调度，默认每 Warp 32 线程，遵循 SIMT 模型。关于 SM 结构，下列说法**正确**的是

(A) 每个 SM 仅含一个 CUDA Core，所有线程串行执行
(B) 每个 SM 有独立 Warp 调度器，32 线程组成一个 Warp 调度；分支发散时部分线程空闲
(C) Shared Memory 与 L2 Cache 物理上是同一块存储
(D) Register File 位于 HBM 上，所有 SM 通过 PCIe 共享访问

2. GPU 存储层级从快到慢为 Register、Shared Memory、L2 Cache、HBM。越靠近计算单元，带宽越高、延迟越低。下列**带宽递减、延迟递增**的排序**正确**的是

(A) Register > Shared Memory > L2 > HBM
(B) HBM > L2 > Shared Memory > Register
(C) Shared Memory > Register > HBM > L2
(D) L2 > HBM > Register > Shared Memory

3. Roofline 模型用算术强度 I 判断算子瓶颈。Ridge Point $I^*=P_{\text{peak}}/B_w$，实际吞吐 $\approx \min(P_{\text{peak}}, I\cdot B_w)$。当 $I<I^*$ 时，该算子处于

(A) Compute-bound　　(B) Memory-bound
(C) Communication-bound　　(D) Launch-bound

4. GEMM $C_{M\times N}=A_{M\times K}B_{K\times N}$ 中，1 次 MAC 计 2 FLOPs。完成整个 GEMM 的浮点运算量为

(A) MNK　　(B) $2MNK$
(C) $3MNK$　　(D) $MN+NK+MK$

5. 某 Kernel 将每线程寄存器用量从 32 增至 64 后，Occupancy 由 100% 降至 50%，但消除了 Register Spilling（不再把寄存器溢出到 Local Memory）。关于性能，下列说法**正确**的是

(A) Occupancy 下降必然导致性能下降
(B) 消除 Spilling 可减少高延迟的 Local Memory 访存，性能可能不降反升
(C) Occupancy 与 Kernel 性能严格成正比
(D) 寄存器用量增加不会影响可并发的 Warp 数

6. 算子融合将多个连续算子合并为单个 Kernel，中间结果保留在寄存器或 Shared Memory。关于融合收益，下列说法**错误**的是

(A) 减少 Kernel Launch 次数，降低 CPU 调度开销
(B) 中间激活保留在片上存储，减少 HBM 往返
(C) 任意两算子融合均能将执行时间精确减半
(D) RMSNorm + Linear、SiLU + Mul 是常见融合模式

7. CUDA Kernel 访问 Global Memory 时，若同一 Warp 内 32 个线程所访问的地址连续且满足对齐要求，硬件会将其合并为少量内存事务。这一优化称为

(A) Bank Conflict
(B) Coalesced Access
(C) Occupancy Limit
(D) Register Spilling

8. Tensor Core 自 Volta 引入，加速 MMA。FP16 MMA 形状为 $m16n8k16$，累加器 FP32。关于 Tensor Core，下列说法**正确**的是

(A) 仅支持 FP32 输入与累加
(B) FP16 MMA 为 $m16n8k16$，累加器 FP32；高效 GEMM 仍需多级 Tiling
(C) 同一 Kernel 内完全不能使用 CUDA Core
(D) cuBLAS GEMM 自动最优，无需关心数据布局

9. CUTLASS 将 GEMM 划分为 Thread Block Tile、Warp Tile、Register Fragment 三级分块。其中 Thread Block Tile 加载的 A, B 子块主要驻留在

(A) HBM
(B) L2 Cache
(C) Shared Memory
(D) Register File

10. Triton 以 Block 为编程抽象，编译器自动生成 Thread/Warp 索引与合并访存；手写 CUDA 需显式管理 `threadIdx`、`blockIdx`、`__syncthreads()` 等。关于二者差异，下列说法**正确**的是

(A) Triton 以 Thread 为基本单元，需手动计算线程索引
(B) Triton 以 Block 为抽象，编译器处理 Thread/Warp 并行与合并访存
(C) Triton 无法写自定义 GEMM，只能调 cuBLAS
(D) 手写 CUDA 无法做算子融合

11. Shared Memory 被划分为 32 个 Bank。某 Kernel 声明 `__shared__ float s[128]`，同一 Warp 的 32 个线程分别访问 `s[threadIdx.x * 32]`。此时最可能发生

(A) Coalesced Access
(B) Bank Conflict
(C) Warp 内分支发散
(D) Global Memory 未对齐访问

12. CUDA GEMM 常采用 Double Buffering：在 Shared Memory 中分配两块缓冲区，一块供计算单元读取当前 tile，另一块用异步拷贝（如 `cp.async`）预取下一 tile。其**主要**收益是

(A) 减少寄存器用量以提高 Occupancy
(B) 将 Global Memory 加载与计算重叠，隐藏访存延迟
(C) 从硬件上消除所有 Bank Conflict
(D) 将 FP16 自动提升为 FP32 累加

二、填空题 （本大题共 6 小题，每小题 5 分，共 30 分。把答案填在题中横线上。）

13. Roofline 模型中 Ridge Point $I^* = P_{\text{peak}}/B_w$。本卷取 $P_{\text{peak}} = 960$ TFLOPS，$B_w = 3200$ GB/s，则 $I^* =$ _____ FLOP/Byte。

14. 对 GEMM $C_{M\times N} = A_{M\times K}B_{K\times N}$，若不做分块优化，每一轮将 A, B 从 HBM 各完整读取一次并写回 C，矩阵以 fp32 存储，则本轮 HBM 总数据量为 _____ 字节。

15. 某 Kernel 每个 Thread Block 配置 256 个线程，每线程使用 64 个 32-bit 寄存器，不使用 Shared Memory；每个 SM 寄存器总量 65536 个 32-bit 寄存器，最多支持 64 个 Warp。则该 Kernel 在单个 SM 上的理论最大 Occupancy 为 _____，填百分比如 50%。

16. INT4 权重 Packed GEMM 中，每 8 个 INT4 值打包进 1 个 INT32。若权重矩阵有 N 个 INT4 元素（N 为 8 的倍数），则打包后占用 _____ 个 INT32。


17. 将 RMSNorm 与 Linear 融合后，中间输出 $\mathbf{h} \in \mathbb{R}^{b\times d}$（fp16）不再写回 HBM。相对未融合时对 $\mathbf{h}$ 各完成 1 次写和 1 次读，每前向步节省的 HBM 字节数为 _____。

18. MFU 定义为实际 FLOPs/s 与峰值 FLOPs/s 之比。若峰值 $P_{\text{peak}} = 960$ TFLOPS，实测吞吐等价于 192 TFLOPS，则 MFU = _____，保留整数百分比。

三、解答题 （本大题共 6 小题，共 60 分。解答应写出文字说明、证明过程或演算步骤。）

19.（本小题满分 10 分）

下图摘自 NVIDIA CUTLASS 官方文档 *Efficient GEMM in CUDA*，展示了层次化 GEMM 中 Threadblock / Warp / Thread 三级分块与数据在存储层级间的流动（由粗到细，自左向右）。



图源：NVIDIA CUTLASS Documentation, “Efficient GEMM in CUDA”, Hierarchical GEMM with Epilogue

已知： GEMM $C_{M\times N} = A_{M\times K}B_{K\times N}$，元素 fp16（每标量 2 字节），1 次 MAC 计 2 FLOPs。Threadblock Tile 大小记为 $B_M \times B_N \times B_K$。

(1) 结合上图，说明 Threadblock Tile、Warp Tile、Thread（Register）Fragment 分别主要驻留在哪一级存储，并写出数据从 HBM 到计算单元的流动顺序；（3 分）

(2) 对单个 Threadblock Tile，写出片上完成的 FLOPs 与从 HBM 读入 A, B 子块的字节数（忽略写回 C），推导算术强度 I_{tile} 关于 B_M, B_N 的简化表达式；（4 分）

(3) 设 $B_M = B_N = 128$，计算 I_{tile}；结合 $I^* = 300$，判断该 Tile 更接近 Compute-bound 还是 Memory-bound，并说明增大 B_M, B_N 的收益与硬件约束。（3 分）

20.（本小题满分 10 分）

设单层 Attention 隐藏维度为 d，序列长度为 n，激活与 KV 均以 fp16 存储。Prefill 一次处理全部 n 个 token；Decode 每步仅新增 1 个 token，并读取长度为 n 的历史 KV。

(1) 从 $S = QK^\top$、$O = \mathrm{softmax}(S)V$ 出发，推导 Prefill 单层 Attention 的 FLOPs（不含 Q, K, V 投影）与读写 Q, K, V 的字节数，给出 I_{prefill} 关于 n 的表达式；（4 分）

(2) 同理推导 Decode 单步的 FLOPs、KV 读取字节数及 I_{decode}；（3 分）

(3) 由 $I^* = 300$，求使 Prefill 进入 Compute-bound 的最小整数 n，并据此说明 Chunked Prefill 的必要性。（3 分）

21.（本小题满分 10 分）

手写 CUDA GEMM 需同时处理 Global Memory 合并访问与 Shared Memory Bank Conflict。设 Shared Memory 有 32 个 Bank，每 Bank 宽度 4 字节；地址 $addr$ 映射到 Bank $\lfloor addr/4 \rfloor \bmod 32$。声明 `__shared__ float As[B_M][B_K]`，按行主序存储。

(1) 设 Warp 内 32 线程各读取一个 `float`。若地址连续且 128 字节对齐，硬件合并为多少次 128 字节事务？若相邻线程地址间隔 128 字节，最坏需多少次事务？据此说明 Coalesced Access 对有效带宽的数量级影响；（3 分）

(2) 设 $B_K = 32$。Warp 内线程 $t = 0, \ldots, 31$ 同时读取 `As[t][k]`（同一列 k）。证明这 32 个访问全部落入同一 Bank，并给出 Conflict 度数；（4 分）

(3) 若改为 `As[B_M][B_K+1]`，证明相邻行在 Bank 上错开 1，从而消除 32-way Conflict；并写出额外占用的 Shared Memory 字节数（用 B_M 表示）。（3 分）

22.（本小题满分 10 分）

CUDA GEMM 常采用 Double Buffering：Shared Memory 中开两块缓冲，一块供 Tensor Core 计算当前 K 向 tile，另一块用异步拷贝预取下一块 A, B tile。设沿 K 维共有 N_t 次 tile 迭代；单次从 HBM 加载一块 tile 耗时 T_m，计算一块 tile 耗时 T_c（均已含同步开销的等效值）。

(1) 无 Double Buffering（加载与计算串行）时，总时间 T_{serial} 是多少？在可完全 overlap 的理想 Double Buffering 下，总时间下界 T_{db} 是多少？（需考虑首块填充与末块收尾）；（4 分）

(2) 忽略首尾开销时，加速比 $S = \dfrac{T_m + T_c}{\max(T_m, T_c)}$。分别计算 $T_m = T_c$ 与 $T_m = 2T_c$ 时的 S；（3 分）

(3) 说明若 Shared Memory 不足以同时容纳两块 buffer，应如何在 Occupancy、tile 大小与 Double Buffering 之间权衡。（3 分）

23.（本小题满分 10 分）

在 t 路 Tensor Parallel（TP）下，采用 Megatron 风格 MLP（激活 fp16）：

- W_1 列并行：每卡 $W_1^{(i)} \in \mathbb{R}^{d\times(4d/t)}$，计算 $Z^{(i)} = \mathrm{Act}(XW_1^{(i)}) \in \mathbb{R}^{b\times(4d/t)}$；
- W_2 行并行：每卡 $W_2^{(i)} \in \mathbb{R}^{(4d/t)\times d}$，计算 $Y^{(i)} = Z^{(i)}W_2^{(i)} \in \mathbb{R}^{b\times d}$，再对 $\{Y^{(i)}\}$ 做 All-Reduce 得 $Y = \sum_i Y^{(i)}$。

Ring All-Reduce 中每卡发送数据量为 $\dfrac{2(t-1)}{t}V$，其中 V 为被归约张量字节数。

(1) 说明为何此处用 All-Reduce 而非 All-Gather；写出 V（用 b, d 表示），并推导每卡发送字节数 C_{send}（用 b, d, t 表示）；（4 分）

(2) 单层 MLP 前向总计算量（t 卡合计）为 $16bd^2$ FLOPs。定义单卡计算—通信比

$$R = \frac{16bd^2/t}{C_{\text{send}}}.$$

化简 R，代入 $d = 6000$，$t = 4$，求 R；（3 分）

(3) 证明单卡上 $\dfrac{t_{\text{comp}}}{t_{\text{comm}}} = \dfrac{R \cdot B_{\text{nv}}}{P_{\text{eff}}}$。代入 R 的结果，$B_{\text{nv}} = 400$ GB/s，$P_{\text{eff}} = 200$ TFLOPS，求该比值，并据此说明 TP 为何通常限于单机 NVLink 域。（3 分）

24.（本小题满分 10 分，压轴）

某模型在单卡上做 FP16 Decode 推理。Profiler 显示：FFN GEMM 算术强度 $I_0 = 10$ FLOP/Byte；`dram_throughput` 很高而 `sm__throughput` 偏低；Kernel Launch 开销占端到端时间的比例 $\eta = \dfrac{1}{4}$。已知 $P_{\text{peak}} = 960$ TFLOPS，$B_w = 3200$ GB/s，$I^* = 300$。设去除 Launch 后的有效 GPU 时间中，FFN GEMM 占 $\dfrac{2}{3}$，其余算子暂不优化。

(1) 用 Roofline 计算当前 FFN 理论吞吐 $T_0 = \min(P_{\text{peak}},\, I_0 B_w)$（单位 TFLOPS），并解释 profiler 现象；（3 分）

(2) 将权重与激活改为 FP8，使算术强度变为 $I_1 = 2I_0$，并启用 CUDA Graph 去除全部 Launch 开销（η 降为 0）。计算 T_1，推导端到端加速比 S 并求其值（应得到整数或简分数）；（4 分）

(3) 给出 3 个 Nsight 验收指标及期望变化方向，并各用一句话对应到 FP8 或 CUDA Graph。（3 分）

参考答案与解析

命题：大模型高性能计算课程组　校对：教研组

一、选择题答案

1. B	**4.** B	**7.** B	**10.** B
2. A	**5.** B	**8.** B	**11.** B
3. B	**6.** C	**9.** C	**12.** B

1. B　(A) 错误：SM 内含大量 CUDA Core/Tensor Core，可并行执行。(B) 正确：Warp 是 SIMT 调度单位；分支发散时未走当前路径的线程被 mask，造成空闲。(C) 错误：Shared Memory 与 L2 物理分离。(D) 错误：Register File 在 SM 内部。故选 B。

2. A　带宽递减、延迟递增：Register > Shared Memory > L2 > HBM。故选 A。

3. B　$I < I^*$ 时 $\min(P_{\text{peak}}, I \cdot B_w) = I \cdot B_w$，为 Memory-bound。故选 B。

4. B　MN 个输出，每个 K 次 MAC，每次 2 FLOPs，合计 $2MNK$。故选 B。

5. B　(A) 错误：Occupancy 不是性能的唯一决定因素。(B) 正确：Spilling 引入 Local Memory（走 HBM 路径）的高延迟访存；消除后即使 Occupancy 减半，有效带宽压力下降，性能常不降反升。(C) 错误：二者并非严格正比。(D) 错误：寄存器增多会降低可并发 Block/Warp 数。故选 B。

6. C　融合受寄存器压力、形状匹配与数据依赖约束，不能保证任意两算子时间精确减半。题目选错误项，故选 C。

7. B　连续对齐的 Global Memory 访问合并为少量事务，称为 Coalesced Access。故选 B。

8. B　FP16 MMA 为 $m16n8k16$，累加器 FP32；大矩阵仍需多级 Tiling。故选 B。

9. C　Thread Block Tile 的 A, B 子块主要驻留 Shared Memory。故选 C。

10. B　Triton 以 Block 为抽象，编译器处理 Thread/Warp 与合并访存。故选 B。

11. B　间隔 32 个 float 的访问映射到同一 Bank，触发 32-way Bank Conflict。故选 B。

12. B　Double Buffering 的核心是用异步拷贝让下一块 tile 的加载与当前块计算重叠，隐藏 HBM 延迟。(A)(C)(D) 均非其主要目的。故选 B。

二、填空题答案

13. $\boxed{300}$

$$I^* = \frac{960 \times 10^{12}}{3200 \times 10^9} = \frac{9600}{32} = 300 \text{ FLOP/Byte}.$$

14. $\boxed{4(MK + KN + MN)}$　fp32 每元素 4 字节：读 A 为 $4MK$，读 B 为 $4KN$，写 C 为 $4MN$，合计 $4(MK + KN + MN)$。

15. $\boxed{50\%}$　每 Block $256/32 = 8$ Warp；寄存器限制下最多 $65536/(256 \times 64) = 4$ 个 Block，活跃 Warp $4 \times 8 = 32$，Occupancy $= 32/64 = 50\%$。

16. $\boxed{N/8}$　8 个 INT4 装入 1 个 INT32，故为 $N/8$。

17. $\boxed{4bd}$　写 + 读各一次：$2 \times b \times d \times 2 = 4bd$ 字节。

18. $\boxed{20\%}$　$192/960 = 0.2 = 20\%$。

三、解答题答案

19. CUTLASS 层次化 GEMM 与算术强度（10 分）

(1) 图示与存储层级（3 分）

结合 Hierarchical GEMM 图：

- **Threadblock Tile**：协作加载的 A, B 子块主要驻留 **Shared Memory**；
- **Warp Tile**：从 Shared Memory 取到的子块进一步驻留/缓冲于 **Register**（Warp 内协作）；
- **Thread / Register Fragment**：参与 MMA 的最小片段驻留 **Register File**。

数据流：Global Memory（HBM）→ Shared Memory → Registers → Tensor Core / CUDA Core。

(2) I_{tile} 推导（4 分）

Tile 上 FLOPs 为 $2B_MB_NB_K$；读入字节 $2(B_MB_K + B_KB_N) = 2B_K(B_M + B_N)$。因此

$$I_{\text{tile}} = \frac{2B_MB_NB_K}{2B_K(B_M + B_N)} = \frac{B_MB_N}{B_M + B_N}.$$

（与 B_K 无关。）

(3) 数值与瓶颈（3 分）

$B_M = B_N = 128$ 时 $I_{\text{tile}} = 128^2/256 = 64$。$64 < 300$，为 **Memory-bound**。增大 B_M, B_N 可提高 I_{tile}（方块时约 $B/2$），但受 Shared Memory 与寄存器容量限制，需与 Occupancy 权衡。

20. Prefill/Decode 与临界长度（10 分）

(1)（4 分）

$S = QK^\top$ 与 $O = PV$ 各约 $2n^2d$ FLOPs，合计 $F = 4n^2d$。读写 Q, K, V 字节数 $3 \cdot nd \cdot 2 = 6nd$。故

$$I_{\text{prefill}} = \frac{4n^2d}{6nd} = \frac{2n}{3}.$$

(2)（3 分）

Decode：$F = 4nd$，读 KV 字节 $4nd$，故 $I_{\text{decode}} = 1$。

(3)（3 分）

$\frac{2n}{3} \geq 300 \Rightarrow n \geq 450$。最小整数 $n = \mathbf{450}$。长 Prefill 高度 Compute-bound，独占 SM 会阻塞 Decode；Chunked Prefill 将长序列分块与 Decode 交错，降低尾延迟。

21. Coalesced Access 与 Bank Conflict 证明（10 分）

(1)（3 分）

连续对齐：32 个 float = 128 字节，合并为 **1** 次事务。间隔 128 字节：最坏 **32** 次事务。有效带宽可差约 32 倍。

(2)（4 分）

$\text{addr}(t, k) = (t \cdot 32 + k) \times 4$，故

$$\text{bank}(t, k) = (t \cdot 32 + k) \bmod 32 = k \bmod 32,$$

与 t 无关，构成 **32-way Bank Conflict**。

(3)（3 分）

$B'_K = 33$ 时 $\text{bank}(t, k) = (t \cdot 33 + k) \bmod 32 = (t + k) \bmod 32$（因 $33 \equiv 1 \pmod{32}$），相邻线程 Bank 差 1，Conflict 消除。额外占用 $4B_M$ 字节。

22. Double Buffering 与计算—访存重叠（10 分）

(1)（4 分）

串行：每一 tile 先加载再计算，

$$T_{\text{serial}} = N_t(T_m + T_c).$$

理想 Double Buffering：第 1 块仅加载；此后第 i 块计算与第 $i+1$ 块加载重叠；最后一块仅计算。故

$$T_{\text{db}} = T_m + (N_t - 1)\max(T_m, T_c) + T_c.$$

(2)（3 分）

$T_m = T_c$ 时 $S = \dfrac{2T_c}{T_c} = 2$；$T_m = 2T_c$ 时 $S = \dfrac{3T_c}{2T_c} = \dfrac{3}{2}$。

(3)（3 分）

两块 buffer 约使 Shared Memory 用量加倍，可能降低 Occupancy 或迫使减小 B_M, B_N, B_K。权衡原则：若 Kernel 为 Memory-bound 且 T_m 与 T_c 接近，优先保 Double Buffering 以隐藏延迟；若已 Compute-bound 或 Occupancy 过低导致无法打满 SM，可改为单缓冲并增大 tile / 减少寄存器压力。

23. Tensor Parallel 通信量与算通比（10 分）

(1)（4 分）

行并行得到的是部分和，必须求和，故用 All-Reduce；All-Gather 只能拼接不能求和。$V = 2bd$，

$$C_{\text{send}} = \frac{2(t-1)}{t} V = \frac{4(t-1)}{t} bd.$$

(2)（3 分）

$$R = \frac{16bd^2/t}{\frac{4(t-1)}{t} bd} = \frac{4d}{t-1}.$$

代入 $d = 6000$，$t = 4$：$R = \dfrac{4 \times 6000}{3} = \mathbf{8000}$。

(3)（3 分）

$t_{\text{comp}} = \dfrac{16bd^2/t}{P_{\text{eff}}}$，$t_{\text{comm}} = \dfrac{C_{\text{send}}}{B_{\text{nv}}}$，两式相除得

$$\frac{t_{\text{comp}}}{t_{\text{comm}}} = \frac{R \cdot B_{\text{nv}}}{P_{\text{eff}}}.$$

代入：$8000 \times 400 \times 10^9 / (200 \times 10^{12}) = 8000 \times 400 / 200000 = 16$。比值 $16 \gg 1$，NVLink 上计算占主导；跨慢速网络时 B_{nv} 下降一个数量级以上，比值可跌至 $O(1)$ 甚至 < 1，故 TP 通常限于单机。

24. 压轴：整洁 Roofline 与端到端加速比（10 分）

(1)（3 分）

$$T_0 = \min\big(960,\ 10 \times 3200/1000\big) = \min(960, 32) = \mathbf{32}\ \text{TFLOPS}.$$

$I_0 = 10 \ll 300$，Memory-bound：HBM 打满而 SM 等待数据。

(2)（4 分）

$I_1 = 20$，$T_1 = \min(960,\ 20 \times 3200/1000) = \min(960, 64) = 64$ TFLOPS，$T_1/T_0 = 2$。

原端到端时间记为 1：Launch 占 $\eta = \frac{1}{4}$，有效 GPU 占 $\frac{3}{4}$，其中 FFN 占有效 GPU 的 $\frac{2}{3}$，即 FFN 时间 $= \frac{3}{4} \cdot \frac{2}{3} = \frac{1}{2}$，非 FFN $= \frac{3}{4} \cdot \frac{1}{3} = \frac{1}{4}$。
优化后 Launch 为 0，FFN 时间变为 $\frac{1}{2} \cdot \frac{T_0}{T_1} = \frac{1}{4}$，非 FFN 仍为 $\frac{1}{4}$。总时间

$$T' = \frac{1}{4} + \frac{1}{4} = \frac{1}{2}, \quad S = \frac{1}{T'} = \mathbf{2}.$$

（公式写法：$S = \dfrac{1}{1-\eta} \cdot \dfrac{1}{\frac{2}{3} \cdot \frac{T_0}{T_1} + \frac{1}{3}} = \dfrac{4}{3} \cdot \dfrac{1}{\frac{2}{3} \cdot \frac{1}{2} + \frac{1}{3}} = \dfrac{4}{3} \cdot \dfrac{3}{2} = 2$。）

(3)（3 分）

- 每 token `dram__bytes_read` **下降** $\leftrightarrow$ FP8 减半访存；
- `sm__throughput` **上升** $\leftrightarrow$ I 提高后算力利用率改善；
- Launch 占比 **下降至约 0** $\leftrightarrow$ CUDA Graph。