

Στοιχεία φοιτητών

Ονοματεπώνυμα: Αλκιβιάδης Μιχαλίτσης και Στέφανος Βόικος

A.M: el18868 και el18162 Ακαδημαϊκό εξάμηνο: 6°

Σχολή: Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών


(H.M.M.Y)


<u>ΑΠΑΝΤΗΣΕΙΣ ΤΩΝ ΑΣΚΗΣΕΩΝ ΤΗΣ ΟΜΑΔΑΣ 1 ΣΤΟ ΜΑΘΗΜΑ</u> «ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ»


1^η ΑΣΚΗΣΗ:

0E 08 3A 00 20 17 DA 0D 08 0D C2 05 08 79 2F 32 00 30 CF

- $OE \rightarrow MVI$ κ,byte //Μετακινεί τον αριθμό στον καταχωρητή κ={A,B,C,D,E,H,L}
- $3A \rightarrow LDA \ adr // Φορτώνει στον καταχωρητή A το περιεχόμενο που βρίσκεται στην διεύθυνση adr= (2000)₁₆$
- 17 \rightarrow RAL // Περιστρέφει τα bits του καταχωρητή Α και εκχωρεί στο CY(bit του καταχωρητή της σημαίας) το A0
- DA \rightarrow JC *label* //αν CY=1 μεταβαίνει στο label =(080D)₁₆ που δίνεται σε μορφή διεύθυνσης 2 byte.
- OD \rightarrow DCR κ //αφαιρεί 1 από το περιεχόμενο του καταχωρητή κ={A,B,C,D,E,H,L}
- C2 \rightarrow JNZ label // αν Z \neq 0 (το z=1 δίνεται από την σημαία αν η προηγούμενη εντολή είχε ως αποτέλεσμα 0) τότε μεταβαίνει στο label=(0805)₁₆
- 79 \rightarrow MOV κ1,κ2 // αντιγράφει το περιεχόμενο του κ2 στον κ1 (κ1 \leftarrow κ2)
- 2F → CMA //συμπληρώνει ως προς 1 το περιεχόμενο του καταχωρητή A
- 32 → STA adr //αποθηκεύει το περιεχόμενο του καταχωρητή A στην διεύθυνση $adr = (3000)_{16}$
- CF \rightarrow RST 1 //διακόπτει τον κώδικα και πηγαίνει τον PC στην διεύθυνση (0800)16







2^η ΑΣΚΗΣΗ:

```
LXI B,01F4H ;K\alpha\thetau\sigmat\epsilonp\eta\sigma\eta 500ms = 0x1F4=0,5s
       MVI Ε,01Η ;Αρχικό LED το LSB
START:
       LDA 2000H
       MOV D, A
       RRC ;Ολίσθηση δεξιά
       JNC START ; Έλεγχος συνθήκης LSB
       CALL DELB ;Καθυστέρηση 0,5s
       MOV A, D
       RLC ;Ολίσθηση αριστερά
       JC TURNRIGHT ; Έλεγχος συνθήκης MSB
TURNLEFT: ;Κίνηση αριστερά
       MOV A, E ;Προηγούμενο LED
       CMA ; Αντίστροφη λογική στα LEDs
       STA 3000H
       CMA
       RLC
       MOV Ε,Α ;Επόμενο LED
       JMP START
TURNRIGHT: ;Κίνηση δεξιά
       MOV A, E
       CMA
       STA 3000H
```

```
CMA
RRC
MOV E,A
JMP START
```

END

```
ask2 - TSIK
       IN 10H
       LXI B,01F4H ;Καθυστέρηση 500ms = 0x1F4=0,5s
       MVI E,01H ;Αρχικό LED το LSB
START:
       LDA 2000H
       MOV D,A
RRC ;Ολίσθηση δεξιά
JNC START ;Έλεγχος συνθήκης LSB
       CALL DELB ;Καθυστέρηση 0,5s
       MOV A,D
       RLC ;Ολίσθηση αριστερά
       JC TURNRIGHT ; Έλεγχος συνθήκης MSB
TURNLEFT: ;Κίνηση αριστερά
       MOV A,E ;Προηγούμενο LED
CMA ;Αντίστροφη λογική στα LEDs
       STA 3000H
       CMA
       RLC
       MOV Ε,Α ;Επόμενο LED
       JMP START
TURNRIGHT: ;Κίνηση δεξιά
       MOV A,E
       CMA
        STA 3000H
       CMA
       RRC
       MOV E,A
JMP START
END
                                     Πρόγραμμα --> Μνήμη και εντολές
```

3^{η} ASKHSH:

```
START:
      MVI B,00H
       LDA 2000H
EKATO:
       CPI 64H
                 ; Compare with 100
               ; if smaller than 100 Jump
; else subtract 100 and check again
       JC DECA
       SUI 64H
       JMP EKATO
DECA:
       CPI OAH
                ; Compare with 10
                 ; if smaller than 10 kane jump
       JC ONE
       SUI OAH
                 ; else subtract 10, calculate the decade and check again
       INR B
       JMP DECA
ONE:
       MOV C, A
                 ; now monades
       MOV A, B
                 ; put decades in A
       RLC
       RLC
       RLC
                  ; A = 16 x decades-->Decades at 4 MSB
       RLC
       ADD C
                  ; A
       STA 3000H
       RST 1
       JMP START
```

END

```
ask3 - TSIK
START:
      MVI B,00H
      LDA 2000H
EKATO:
      CPI 64H
                ; Compare with 100
      JC DECA
               ; if smaller than 100 Jump
      SUI 64H
                 ; else subtract 100 and check again
      JMP EKATO
DECA:
                 ; Compare with 10
      CPI OAH
                 ; if smaller than 10 kane jump
      JC ONE
      SUI OAH
                 ; else subtract 10, calculate the decade and check again
      INR B
      JMP DECA
ONE:
      MOV C, A
                 ; now monades
      MOV A, B
                 ; put decades in A
      RLC
      RLC
      RLC
      RLC
                ; A = 16 x decades-->Decades at 4 MSB
      ADD C
                 ; A
      STA 3000H
      RST 1
      JMP START
END
```

```
ask3* - TSIK
        START:
0800
     06
           MVI B,00H
0801
      00
0802
           LDA 2000H
      3A
0803
      00
0804
     20
EKATO:
0805
     FE
           CPI 64H
0806
      64
           JC DECA
0807
      DA
8080
0809
      08
080A
           SUI 64H
      D6
080B
      64
080C
           JMP EKATO
     C3
080D
      05
080E
      80
DECA:
080F
      FE
           CPI OAH
0810
      OA.
           JC ONE
0811
      DA
0812
     1A
0813
      08
0814
           SUI OAH
     D6
0815
      0A
0816
      04
           INR B
0817
           JMP DECA
     C3
0818
      0F
0819
     08
ONE:
081A
     4F
           MOV C, A
081B
     78
           MOV A, B
081C
           RLC
      07
081D
      07
           RLC
081E
           RLC
      07
081F
      07
           RLC
           ADD C
0820
      81
0821
      32
           STA 3000H
0822
      00
0823
     30
0824
     CF
          RST 1
0825
          JMP START
     C3
0826
      00
0827
      08
                            Μνήμη και εντολές --> Πρόγραμμα
```

4^{η} ΑΣΚΗΣΗ:


Στην 4^η σειρά, κάνουμε την επίλυση χειρόγραφα, τις απαντήσεις τις παραθέτουμε και είναι οι εξής:

300000+2x = 20000m+30x

OEOPHTIKEZ AZKHZEIZ.

- 1) Χρήση διακριτών στοι χείων και ολοκληρωρένων ρονάσων (Ι. C) όρως ρικροελεριτών, περισερειακών ρυμών κ. λ.π τα οποία συναρρολορούνται σε ρία εχετικά ρεράση πλακέτα. Αρχικό κόστος 20.000 ε και το κόστος των I. C ανά τεράχιο θεωρούρε ότι είναι 10ε, η κατασκευή της πλακέτας ρε τη συναρρολόγιος της επίσης 10ε γεράχιο Αρα η έκφραση του κόστους γραγμές και έση ρε γ=20000+10x+10x=20000+20x
- 2) Xpách FPGAS Kai NKPOÙ apibloù nepigepeiakuv tono De chipévuv ce pa ndakeza. Apxikó kóctos oi 10.000 E kai eniens: Kóctos / Tepáxio tuv 1.0:30 E kai kóctos ndaketas avá tepáxio kai 60-vappológnens: 10 E Apa, n éképaén tou kóctous Elvai y= 10000 + 30x + 10x = 10000 + 40x.
- 3). Exediaca endited Soc-1 je jia jikpu ndakéta. Apxikó kóctos exediacas: 100.000 & kóctos and tejáxio two I.C. 2 & kóctos adakétas kai cova pjelójacas avá tejáxio 28, apa a ypojintej éképaca tou kóctous, anotedei a: $y = 100.000 + 9 \times + .2 \times \Rightarrow y = 100.000 + 4 \times .$
- 4) Exediacq e Idikoù So C-2 le pia nodo prepi Marera. Appiro récros 200.000 e, récros ava rejágio rev I.C. 1 e kai récros ndaréras kai euvapjodójnens avá rejágio: 1 e. Apa, u ék épaén rou récrous, elvai y=200.000 +xxx=200000 +2x.

Raparatu gairorai oi 4 facoiferes rafiiles, exedias peres



Υπολογίοντας τα σημεία τορίς των καρηυλών, βρίσκω ποια τεχνολογία συρφέρει για κάθε diácty ja. Tejaxia · O EWS 500 4 Texvologia · 500 éws 5000: 4 Texvología 1 ews 50000: 4 reguotoffa . 5000 ηεριδεότερα τεράχια: η ζεχνολογία 4 . 50000 Dédouje va éfaçavibrei n émilopa Eav reyvoloplas, Da npénei kanoia allager eire apxikó Kóbtos cipi avá cejáxio 70100 udikoù Edw, addajouje Tuv Tiji Kóccous Qvá Tejajo zwy I. C czny Tejvodojia wy 30€). TWV FPGAS Cavil e fa Gaviciel 4 Tus 145 enidoju Te yvoilojlas, Dédouje cra 5000 rejázia Confelo to ins ms apablis kai paipus ka piúlus, n TEXVODOJÍA VA EIVAI TIO GOULLY and TUV 1 º ETEL, pa va anopplyouse acufatat tuv rexuologia, onoce in kapida wpa y= 10000 + Kx + 10x , va 'éxoupe' 10000 + k. 5000 + 10. 50000 = 100000 + 4. 5000 10000 + 5000 k + 50000 = 120000 5000 k= 60000 → |k=12| Apa, npener a tipi two I. C Grav Te prodofla FPGAS va cival To nodo 12 copu. Rpappare 5000 to jaya, to ko Gros tas 2n2 regrodojas Eival 120.000 EUpis, now Eival 160 /e To xócios 1 4 kai 3 15 rexvodojas pa 5000 replácia.


5^η ΑΣΚΗΣΗ:

```
(i) Δομική περιγραφή των ζητούμενων συναρτήσεων σε επίπεδο πυλών:
module exc5a(A, B, C, D, E, F1, F2, F3, F4);
      output F1, F2, F3, F4;
      input A, B, C, D, E;
       wire Anot, Bnot, Cnot, Dnot, w1, w2, w3, w4;
       not
              (Anot, A),
              (Bnot, B),
              (Cnot, C),
              (Dnot, D);
      and(w1, B, C);
      or(w2, w1, D);
      and(w3, w2, A);
      and(w4, Bnot, Cnot, D);
      or(F1, w3, w4);
      wire m0, m2, m3, m5, m7, m8, m10, m11, m14, m15;
      and
              (m0, Anot, Bnot, Cnot, Dnot),
              (m2, Anot, Bnot, C, Dnot),
              (m3, Anot, Bnot, C, D),
              (m5, Anot, B, Cnot, D),
              (m7, Anot, B, C, D),
              (m9, A, Bnot, Cnot, D),
              (m10, A, Bnot, C, Dnot),
```

```
(m11, A, Bnot, C, D),
       (m13, A, B, Cnot, D),
       (m14, A, B, C, Dnot);
or(F2, m0, m2, m3, m5, m7, m9, m10, m11, m13, m14);
wire w5, w6, w7, w8, w9;
and(w5, A, B, C);
and(w6, A, D);
and(w7, B,C,D);
and(w8, B, D, E);
and(w9, C, D, E);
or(F3, w5, w6, w7, w8, w9);
wire ww9, w10, w11, w12;
and(ww9, C, D);
or(w10, ww9, B, E);
and(w11, w10, A);
and(w12,B, C, D, E);
or(F4, w11, w12);
```

endmodule

Το αποτέλεσμα τις εκτέλεσης αυτής, είναι να προκύψει ένα «σύνθετο» κύκλωμα που έχει 5 εισόδους (A,B,C,D,E) και 4 εξόδους, τις F1,F2,F3 και F4 και το αποτέλεσμα της εκτέλεσης αυτής (το ίδιο ακριβώς βγαίνει στο στο ii) ερώτημα, στο επόμενο δηλαδή) το αποτυπώνω με τη βοήθεια του logisim σε αυτό το ερώτημα, με τον δε



Και δοκιμάζω το κύκλωμα με αλλαγές στις εισόδους A,B,C,D,E και διαπιστώνω ορθή λειτουργία του κυκλώματος

(ii) Οι ίδιες συναρτήσεις, με μοντελοποίηση ροής δεδομένων:

```
module exc5b(A, B, C, D, E, F1, F2, F3, F4);

output F1, F2, F3, F4;

input A, B, C, D, E;


assign

F1 = (A&((B&C)|D))|(~B&~C&D),

F2 = (~A&~B&~C&~D)|(~A&~B&C&~D)|(~A&~B&C&D)|(~A&B&~C&D)|(~A&B&C&D)|(A&B&~C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(A&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&D)|(B&B&C&
```

endmodule


Το αποτέλεσμα τις εκτέλεσης αυτής, είναι να προκύψει ένα «σύνθετο» κύκλωμα που έχει 5 εισόδους (A,B,C,D,E) και 4 εξόδους, τις F1,F2,F3 και F4 και το αποτέλεσμα της εκτέλεσης αυτής αποτελεί το εξής:




το οποίο υλοποιεί τα F1,F2,F3,F4 και αποτελεί το παραπάνω (φαίνεται πιο καθαρά με zoom, με μεγέθυνση). Επίσης ελέγχω μέσω των εισόδων και διαπιστώνω ορθή λειτουργία του κυκλώματος, την επιδιωκόμενη.


6^η ΑΣΚΗΣΗ

(i) (a) Παρακάτω φαίνεται το ζητούμενο λογικό διάγραμμα:



(b) Παρακάτω φαίνεται το ζητούμενο λογικό διάγραμμα:






```
Τα ίδια αποτελέσματα βγάζω και επιβεβαιώνω στο link <a href="http://digitaljs.tilk.eu/#">http://digitaljs.tilk.eu/#</a>
(ii) Περιγραφή του ζητούμενου αθροιστή-αφαιρέτη σε επίπεδο πυλών:
module half_adder(output S, C, input x, y);
       xor(S, x, y);
        and(C, x, y);
endmodule
module full adder(output S, C, input x, y, z);
        wire S1, C1, C2;
        half_adder
               HA1(S1, C1, x, y),
               HA2(S, C2, S1, z);
        or G1(C, C2, C1);
endmodule
module bit4_adder_subtractor(output [3: 0] Sum, output C4, input [3: 0] A, B, input
C0);
       wire C1, C2, C3;
        wire [3: 0] M;
        xor
               (M[0], B[0], C0),
               (M[1], B[1], C0),
               (M[2], B[2], C0),
               (M[3], B[3], C0);
        full_adder
               FA0(Sum[0], C1, A[0], M[0], C0),
```

FA1(Sum[1], C2, A[1], M[1], C1), FA2(Sum[2], C3, A[2], M[2], C2), FA3(Sum[3], C4, A[3], M[3], C3);

endmodule

Το αποτέλεσμα τις εκτέλεσης αυτής, είναι να προκύψει ένα «σύνθετο» κύκλωμα που έχει 3 εισόδους (4bit-αριθμός Α,4bit-αριθμός Β,κρατούμενο CO) και 2 εξόδους, το κρατούμενο C4 και το Sum ,που είναι 4 bit. Και είναι το εξής, που προκύπτει εικονικά:



Και δοκιμάζω το κύκλωμα με αλλαγές στις εισόδους Α,Β και στο CO. Συνεχώς διαπιστώνω ότι όταν βάζω αριθμό Α και Β, των οποίων το άθροισμα αποτυπώνεται με χρήση 4 bit, τότε λαμβάνω CO = 0 και το sum πράγματι το άθροισμα των Α και Β. Εάν από την άλλη βάλω άθροισμα παραπάνω από 16 (τότε χρειάζονται τουλάχιστον 5 bits για την αναπαράσταση του αριθμού) ,τότε λαμβάνω είτε C4 = 1,είτε 0, δήλωση υπερχείλισης (καλής ή κακής εξαρτάται από τα C3,C4). Σε κάθε συνδυασμό και περίπτωση νούμερων Α και Β, διαπιστώνω ότι πράγματι επιτελώ σωστά τη λειτουργία και λαμβάνω ορθά αποτελέσματα.


(iii) Ο ίδιος αθροιστής-αφαιρέτης με περιγραφή ροής δεδομένων:

module 4_bit_adder_subtractor(output [3: 0] Sum, output C4, input [3: 0] A, B, input C0);

assign
$$\{C4, Sum\} = C0 ? (A+(^B)+1) : (A+B);$$

endmodule

Όμοια με πριν, λαμβάνω το ίδιο αποτέλεσμα, αλλά εδώ τώρα γίνεται με χρήση περιγραφής δεδομένων. Χρησιμοποιώ πάλι το link http://digitaljs.tilk.eu/#, τρέχω τον κώδικα όπως πριν και παράγω κύκλωμα. Το αποτέλεσμα είναι το ίδιο και είναι το εξής: (φαίνεται με zoom λίγο αναλυτικότερα)



ΟΜΟΙΩΣ ΚΑΙ ΕΔΩ,ΕΠΙΤΕΛΕΙΤΑΙ Η ΙΔΙΑ ΛΕΙΤΟΥΡΓΙΑ ΟΡΘΑ

7^{η} ASKHSH

i) Η υλοποίηση του πρώτου μοντέλου είναι η παρακάτω και φαίνεται η απλοποίηση της εξόδου y: (00: a, 01: b, 10: c , 11: d)

AB\x	0	1
00	1	0
01	1	0
11	0	1
10	1	0


```
y = A'x' + ABx + AB'x'
module Mealy(y, x, clock, reset);
  output y;
  input x, clock, reset;
  reg [1: 0] state;
  parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
  always @ (posedge clock, negedge reset)
  if (reset == 0) state <= a;
  else case (state)</pre>
```

```
a: if (~x) state <= d; else state <= a;
b: if (~x) state <= c; else state <= a;
c: if (~x) state <= d; else state <= b;
d: if (~x) state <= c; else state <= d;
endcase
```

assign y = (state[1] & \sim state[0] & \sim x)|(state[1] & state[0] & x)|(\sim state[1] & \sim x);

endmodule

Πραγματοποίησα την εκτέλεση με την χρήση του προσομοιωτή online, με link το http://digitaljs.tilk.eu/# και το αποτέλεσμα του κυκλώματος που έβγαλα είναι το κάτωθι:



Πραγματοποιώ προσομοίωση πάνω στο κύκλωμα και αλλάζω τις αρχικές καταστάσεις. Οπότε και πράγματι, διαπιστώνω την ορθή λειτουργία του κυκλώματος

(ii) Παρακάτω φαίνεται η απλοποίηση της εξόδου

A∖B	0	1
0	0	1
1	1	0

```
module Moore(y, x, clock, reset);

output y;

input x, clock, reset;

reg [1: 0] state;

parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;

always @ (posedge clock, negedge reset)

if (reset == 0) state <= a;

else case (state)

a: if (~x) state <= d; else state <= a;

b: if (~x) state <= c; else state <= a;

c: if (~x) state <= b; else state <= d;

d: if (~x) state <= c; else state <= d;


endcase

assign y = state[1] ^ state[0];
```

y = A'B + AB' = A XOR B

endmodule

Πραγματοποίησα και εδώ την εκτέλεση με την χρήση του προσομοιωτή online, με link το http://digitaljs.tilk.eu/# και το αποτέλεσμα του κυκλώματος που έβγαλα είναι το κάτωθι:



Πραγματοποιώ και εδώ προσομοίωση πάνω στο κύκλωμα και αλλάζω τις αρχικές καταστάσεις. Οπότε και διαπιστώνω την ορθή λειτουργία του κυκλώματος.