


Projet d'architecture des ordinateur Conception d'un processeur

Organisation du processeur/



- Lecture du décodeur à chaque front montant d'horloge
- 3 type de bus circulant :
 - Instruction
 - Adresse
 - Donnée



Spécificité du processeur



- Lecture des instruction sur 12bits :
 - 2 formats d'instruction

Y (2bits)	X (2bits)	EXT (2bits)	RES (2bits)	OPCODE (4bits)
-----------	-----------	-------------	-------------	----------------

Format registre



Format Immédiat

Spécificité du processeur(2)/

UNIVERSITÉ de Cergy-Pontoise

- ALU 4 bits :
 - Opération :
 - ET, OU, NON, ADD

Ent	rées	Sortie		
a	b	L		
0	0	0		
0	1	0		
1	0	0		
1	1	1		

Ent	rées	Sortie
a	b	L
0	0	0
0	1	1
1	0	1
1	1	1

OU

Entrée	Sortie
a	L
0	1
1	0

NON


A	В	Retenue R	Somme S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

ADD

4/10

Spécificité du processeur (3)/

UNIVERSITÉ de Cergy-Pontoise



ALU 4 bits p.1

24/05/2019 5/10

Jeu d'instruction du processeur de Cergy-Pontoise

Instruction	OPCODE	Sélection ALU (f2 f1 f0)	Read	Write	write AD	write PC	Fetch
ADD	0000	000	0	0	0	1	1
OR	0001	001	0	0	0	1	1
AND	0010	010	0	0	0	1	1
NOT	0011	011	0	0	0	1	1
LOAD	0100	000	1	0	1	1	1
STORE	1000	000	0	1	1	1	1


24/05/2019 6/10

Améliorations apportées



- Ajout de
 - Soustracteur
 - Unité logique « avancée »

Table de vérité de XOR				
Α	В	R = A ⊕ B		
0	0	0		
0	1	1		
1	0	1		
1	1	0		



OU

Enti	rées	Sortie		
a	b	L		
0	0	1		
0	1	0		
1	0	0		
1	1	0		

Table de vérité NON- Table de vérité NON-ET (NAND)

Ent	rées	Sortie
a	b	L
0	0	1
0	1	1
1	0	1
1	1	0


SUB

Jeu d'instruction supplémentaire le Cergy-Pontoise


SUB	0101	100	0	0	0	1	1
XOR	0110	101	0	0	0	1	1
NAND	0111	110	0	0	0	1	1
NOR	1010	111	0	0	0	1	1

Améliorations apportées (2)/





ALU 4 bits p.2



ALU 4 bits

9/10 24/05/2019

Conclusion



- Décalage des instructions à chaque front montant
- Amélioration :
 - Lisibilité du circuit