《数字电子技术基础实验》课程 实验报告

实验项目: 同步计数器

姓 名: 白文强 学 号: 20191060064

学院: 信息学院 专业: 计算机科学与技术

指导教师: 聂仁灿 日期: 2020年12月12日

一、实验目的

- 1. 掌握如何利用 JK-FF 触发器设计并测试一个同步计数器。
- 2. 掌握如何利用 D-FF 触发器设计并测试一个同步计数器。

二、实验仪器

- 1. JK-FF
- 2. D-FF


三、实验内容的基本理论

四、实验内容及数据


1. 一个3位格雷码计数器的设计与测试

利用 JK-FF 触发器设计并测试一个 3 位格雷码同步计数器.


(1) 请分步骤地介绍如何利用 JK-FF 触发器设计并测试一个 3 位格雷码同步计数器。 第一步: 画出状态转换图:





第二步: 画出卡诺图




第三步: 化简卡诺图, 得到 JK 的表达式








(2) 在 Quartus 中实现所设计的 3 位格雷码同步计数器。




(3) 输入时钟信号,测试并记录各 JK-FF 触发器输出波形。




2、一个具有不规则计数序列的计数器设计与测试


对一个不规则计数序列 1, 3, 5, 7, 请利用 D-FF 设计一个支持该计数序列的计数器 (1) 请分步骤地介绍如何利用 D-FF 触发器设计并测试一个 3 位格雷码同步计数器。第一步: 画出状态转换图:




第二步:画出卡诺图




第三步: 化简卡诺图, 得到 D 的表达式



(2) 在 Quartus 中实现所设计的同步计数器。




(3) 输入时钟信号,测试并记录各 D-FF 触发器输出波形。




3. 一个3位二进制同步计数器的设计与测试

(1)一个3位二进制同步计数器能够产生一个从0到7的二进制计数序列。




在 Quartus 中利用 JK-FF 触发器设计一个 3 位二进制同步计数器。




同时,输入时钟信号,测试并记录各 JK-FF 触发器输出波形。

| | Name | 0 ps | 0 ps | | 1 | | ' |
|----------|------|------|------|------|---|--|---|
| in_ | CLK | В 0 | | | | | |
| out - | Q0 | B 0 | | TUTL | | | |
| out | Q1 | B 0 | | | | | |
| out | Q2 | B 0 | | | | | |

(2) 在 Quartus 中利用 D-FF 触发器设计一个 3 位二进制同步计数器。





同时,输入时钟信号,测试并记录各 D-FF 触发器输出波形。

| | Name | Value at 0 ps | 0 ps | 160.0 ns | 320.0 ns | 480.0 ns | 640.0 ns | 800.0 ns | 960.0 ns |
|----------|------|------------------|------|----------|----------|----------|----------|----------|----------|
| in_ | CLK | В 0 | | | | | | | |
| out - | Q0 | B 0 | | | | | | | |
| out - | Q1 | B 0 | | | | | | | |
| out — | Q2 | B 0 | | | | | | | |