《数字电子技术基础实验》课程 实验报告

实验项目:集成异步计数器

姓 名: 白文强 学 号: 20191060064

学院: 信息学院 专业: 计算机科学与技术

指导教师: 聂仁灿 日期: 2020年11月28日

一、实验目的

- 1、掌握利用 JK 触发器设计一个异步任意 M 进制计数器, 并测试它的功能;
- 2、基于清零法,掌握利用集成异步计数器设计一个异步任意 M 进制计数器,并测试它的功能;
- 3、基于多进制级联的方法,掌握利用集成异步计数器设计一个异步任意 M 进制计数器, 并测试它的功能。。

二、实验仪器


- 1、 仪器设备: 微型计算机;
- 2、软件: Quartus II 13.1。
- 3、集成芯片: 74LS90 2-5-10集成异步计数器

三、实验内容的基本理论


- 3.1 基于 JK 触发器的 13 进制异步计数器
 - (1) 利用 JK 触发器设计一个 13 进制计数器, 给出具体电路设计图
 - (2) 由 CP 端输入一连续脉冲,测试并记录所设计电路的Q3~Q0 端状态及波形
- 3.2 基于 74LS90 的 6 进制异步计数器
 - (1) 基于清零法,利用集成异步计数器芯片 74LS90 设计一个 6 进制计数器,给出具体 电路设计图。
 - (2) 由 CP 端输入一连续脉冲,测试并记录所设计电路的Q3~Q0 端状态及波形
- 3.3 基于 74LS90 的 69 进制异步计数器
 - (1) 基于整体清零法,利用集成异步计数器芯片 74LS90 设计一个 69 进制异步计数器,给出具体电路设计图。
 - (2) 由 CP 端输入一连续脉冲,测试并记录所设计电路的07~00 端状态及波形。
- 3.4 基于 74LS90 的 54 进制异步计数器
 - (1) 基于多进制级联的方法,利用集成异步计数器芯片 74LS90 设计一个 54 进制异步 计数器,给出具体电路设计图。
 - (2) 由 CP 端输入一连续脉冲,测试并记录所设计电路的Q7~00 端状态及波形。

四、实验内容及数据


- 4.1 基于 JK 触发器的 13 进制异步计数器
- (1) 利用 JK 触发器设计一个 13 进制计数器, 给出具体电路设计图




(2)设计并测试一个 JK 触发器构成的 4 位异步二进制减法计数器




- 4.2 基于 74LS90 的 6 进制异步计数器
- (1) 基于清零法,利用集成异步计数器芯片 74LS90 设计一个 6 进制计数器,给出具体电路设计图。




(2) 由 CP 端输入一连续脉冲,测试并记录所设计电路的03~00 端状态及波形



- 4.3 基于 74LS90 的 69 进制异步计数器
- (1) 基于整体清零法,利用集成异步计数器芯片 74LS90 设计一个 69 进制异步计数器,给出具体电路设计图。




(2) 由 CP 端输入一连续脉冲,测试并记录所设计电路的Q7~Q0 端状态及波形。




4.4 基于 74LS90 的 54 进制异步计数器

(1) 基于多进制级联的方法,利用集成异步计数器芯片 74LS90 设计一个 54 进制异步计数器,给出具体电路设计图。



(2) 由 CP 端输入一连续脉冲,测试并记录所设计电路的Q7~Q0 端状态及波形。



五、实验总结

利用集成芯片制作异步计数器,主要方法有**整体清零法**和**多进制级联法,**前者适合进制较小的计数器,后者适合进制较大且模数可以由两个较小的整数相乘组成的计数器,