

Daftar Isi

1	Mengapa pekerjaan ini dimulai dari satu saklar	2
2	Membangun transmission gate yang bisa digunakan berulang	2
2.1	NMOS dan PMOS sebagai jalur sinyal paralel	3
2.2	Saklar harus selesai menghantarkan sebelum fase berganti	3
3	Ketika delapan TG membentuk SC-CMFB	3
3.1	Empat kapasitor dan dua fase aktif	4
3.2	Mengapa CMFB diuji sendiri terlebih dahulu	4
4	Dari jaringan mandiri menjadi umpan balik OTA yang nyata	5
4.1	Kesalahan yang justru membantu: simpul sensing bukan output akhir	5
4.2	Menghubungkan dua blok dengan broken-loop dahulu	6
4.3	Closed-loop nominal selama 100 μ s	6
5	PVT: ketika keberhasilan nominal belum cukup	7
6	Eksperimen bias pertama: mengubah V_{cs}	8
7	Apa yang sudah tercapai dan apa yang belum	8
	Referensi dan catatan sumber data	9

Abstrak

Sebuah *transmission gate* (TG) terlihat seperti titik awal yang sangat sederhana untuk sebuah rancangan analog. Namun, dalam pekerjaan ini TG menjadi unit dasar bagi sistem yang lebih besar: jaringan *switched-capacitor common-mode feedback* (SC-CMFB) yang tersusun dari delapan saklar dan empat kapasitor untuk sebuah *operational transconductance amplifier* (OTA) diferensial penuh. Pengerjaan dilakukan bertahap, mulai dari desain saklar transistor-level, pembuatan simbol, verifikasi mandiri, identifikasi simpul keluaran tahap pertama, integrasi *broken-loop*, hingga simulasi *closed-loop*. Titik balik terpenting terjadi ketika simpul common-mode tahap pertama dibedakan dari output akhir OTA. Sweep DC tiga titik menghasilkan sensitivitas kontrol tahap pertama sekitar $-118,54 \text{ V/V}$, mendukung arah umpan balik negatif yang diinginkan. Pada TT, 1.8 V, dan 27°C , simulasi *closed-loop* $100 \mu\text{s}$ menghasilkan common-mode tahap pertama 0.930101 V , dibandingkan referensi 0.9292742 V , dengan ripple sekitar 0.470 mV puncak-ke-puncak. Tegangan kontrol CMFB rata-rata mencapai 0.900678 V . Tujuh pengujian PVT awal mengungkap keterbatasan penting: bias eksternal tetap belum mampu mempertahankan titik operasi ketika catu daya dan temperatur berubah. Karena itu, hasil pekerjaan ini merupakan prototipe fungsional nominal dengan kebutuhan lanjutan yang jelas pada sistem bias dan verifikasi clock lebih cepat.

Kata kunci: transmission gate; switched-capacitor; common-mode feedback; OTA diferensial; SKY130; PVT; verifikasi mixed-signal.

1 Mengapa pekerjaan ini dimulai dari satu saklar

Sistem yang ingin dibangun pada akhirnya adalah modulator delta-sigma orde dua berbasis switched-capacitor. Di dalam sistem semacam ini, OTA perlu memproses komponen diferensial tanpa membiarkan tegangan common-mode pada simpul internalnya bergeser tanpa kendali. Cara yang tampak paling singkat ialah langsung memasang blok umpan balik. Akan tetapi, kami memilih jalan yang lebih mudah diaudit: memahami saklarnya dahulu, memastikan kapan ia menghantarkan sinyal, lalu membangun jaringan yang memanfaatkan perpindahan muatan untuk melakukan koreksi.

Dua keluaran tahap pertama OTA dinyatakan sebagai $V_{01,A}$ dan $V_{01,B}$. Besaran common-mode dan diferensialnya adalah

$$V_{01,CM} = \frac{V_{01,A} + V_{01,B}}{2}, \quad V_{01,D} = V_{01,A} - V_{01,B}. \quad (1)$$

Sementara itu, common-mode keluaran akhir OTA harus ditulis terpisah:

$$V_{out,CM} = \frac{V_{out,p} + V_{out,n}}{2}. \quad (2)$$

Perbedaan ini ternyata bukan sekadar soal penamaan. Jaringan SC-CMFB yang dipakai justru membaca *simpul tahap pertama*; keluaran final OTA adalah besaran lanjutan yang harus diamati, tetapi bukan tempat sensing yang tepat untuk rangkaian ini.

Referensi tahap pertama yang dikalibrasi adalah $V_{01,ref} = 0.9292742 \text{ V}$. Nilainya sengaja tidak disamakan begitu saja dengan common-mode keluaran akhir yang mendekati 0.9 V . Referensi ini diperoleh dari sweep OTA nominal, bukan hanya dari asumsi $V_{DD}/2$.

2 Membangun transmission gate yang bisa digunakan berulang


2.1 NMOS dan PMOS sebagai jalur sinyal paralel

Sel TG terdiri atas satu NMOS dan satu PMOS dengan terminal sinyal yang dipasang paralel, sedangkan gate dikendalikan clock komplementer. Ukuran nominal pada model SKY130 1,8 V adalah $W_n/L_n = 2/0.15$ dan $W_p/L_p = 4/0.15$, dengan satuan geometri μm . Ukuran ini mendokumentasikan desain yang disimulasikan, bukan klaim telah optimal pada layout.


Saat $\phi = V_{DD}$ dan $\bar{\phi} = 0$, kedua transistor diperintahkan aktif. Ketika kedua level dibalik, keduanya dinonaktifkan. Pada pendekatan orde pertama, resistansi ON gabungannya adalah

$$R_{\text{on,TG}} \simeq \left(\frac{1}{R_{\text{on,n}}} + \frac{1}{R_{\text{on,p}}} \right)^{-1}. \quad (3)$$

Dalam praktiknya nilai resistansi tidak konstan karena V_{GS} , tegangan ambang, dan *body effect* berubah mengikuti level sinyal. NMOS membantu jalur konduksi pada sisi tegangan rendah, sedangkan PMOS melengkapinya mendekati rail atas.



(a) Sel TG level transistor.



(b) Simbol Xschem yang dapat digunakan ulang.

Figure 1: Proses perancangan berawal dari satu saklar fisik lalu berubah menjadi modul yang bisa direplikasi. Gambar adalah versi berlatar terang dari tangkapan layar Xschem yang diberikan.

2.2 Saklar harus selesai menghantarkan sebelum fase berganti

Dalam rangkaian switched-capacitor, TG memiliki waktu terbatas untuk mengisi atau mengosongkan kapasitor. Jika lintasannya didekati menggunakan satu rangkaian RC , maka

$$|V_C(t) - V_{\infty}| = |V_C(0) - V_{\infty}| \exp\left(-\frac{t}{R_{\text{eq}}C_{\text{eq}}}\right), \quad t_{\text{on}} \geq R_{\text{eq}}C_{\text{eq}} \ln \frac{1}{\epsilon}. \quad (4)$$

Sebagai contoh, jika kapasitor nominal 1 pF, durasi ON 300 ns, dan sisa error yang ditoleransi 0,1%, pendekatan sederhana ini mensyaratkan $R_{\text{eq}} \lesssim 43.4 \text{ k}\Omega$. Angka tersebut merupakan *perkiraan untuk screening*, bukan pengukuran resistansi ON TG. Parasitik dan sifat saklar yang nonlinear belum dimasukkan.

TG tunggal lebih dulu diuji fungsi clock dan transfer sinyalnya sebelum disalin menjadi banyak instance. Urutan ini sengaja dipertahankan dalam dokumentasi: kesalahan polaritas atau wiring pada satu simbol dapat menjalar menjadi delapan kesalahan jika langsung direplikasi. Pengukuran lengkap resistansi ON, kebocoran PVT, dan charge injection tetap diperlukan untuk verifikasi akhir.

3 Ketika delapan TG membentuk SC-CMFB

3.1 Empat kapasitor dan dua fase aktif

Simbol TG yang telah diperiksa kemudian digunakan delapan kali dan dihubungkan dengan empat kapasitor nominal 1 pF. Implementasi Xschem menggunakan $\phi_1, \bar{\phi}_1, \phi_2, \bar{\phi}_2$. Simpul eksternalnya mencakup V_{cs} , V_{cmo} , dua keluaran tahap pertama OTA, dan tegangan kendali CMFB.




Figure 2: Schematic jaringan SC-CMFB dengan delapan TG dan empat kapasitor (Xschem). Sisi kiri dan kanan bekerja dengan pasangan sinyal tahap pertama OTA.

Clock standalone menggunakan periode 1 μ s. Fase ϕ_1 aktif kurang lebih dari 100 ns sampai 402 ns, sedangkan ϕ_2 dari 600 ns sampai 902 ns. Terdapat selang non-overlap sekitar 198 ns di antara kedua fase. Huruf “b” pada PHI1B atau PHI2B berarti *bar*, yakni sinyal komplement untuk gate pasangan MOS.

Muatan pada kapasitor mengikuti $Q_i = C_i V_i$. Pada redistribusi muatan ideal, total muatan di simpul terisolasi tetap:

$$\sum_i C_i V_i^{\text{sebelum}} = \sum_i C_i V_i^{\text{sesudah}}. \quad (5)$$

Untuk konfigurasi simetris dengan kapasitor setara, hasil simulasi mendekati hubungan:

$$V_{\text{CMFB}} \approx V_{cs} + (V_{01,\text{CM}} - V_{cmo}) + \varepsilon_{\text{SC}}, \quad (6)$$

dengan ε_{SC} merangkum settling yang tidak sempurna, charge injection, kebocoran, dan non-idealitas lain. Persamaan ini merupakan *pendekatan empiris dari operating point simulasi*, bukan fungsi transfer eksak hasil turunan simbolik seluruh simpul bermuatan.

Pada temperatur nominal, orde besaran noise sampling sebuah kapasitor 1 pF adalah

$$v_{n,\text{rms}} \approx \sqrt{\frac{kT}{C}} = \sqrt{\frac{(1.380649 \times 10^{-23})(300)}{10^{-12}}} \approx 64.4 \mu\text{V}. \quad (7)$$

Ini hanya perkiraan kT/C per kapasitor, bukan noise total rangkaian SC-CMFB empat kapasitor maupun noise output OTA.

3.2 Mengapa CMFB diuji sendiri terlebih dahulu

Testbench standalone memasok tegangan referensi, empat clock, dan pasangan tegangan yang mewakili node tahap pertama. Pengujian dilakukan untuk beberapa kombinasi

common-mode dan differential input. Output kendali menunjukkan respons perubahan common-mode, ripple akibat switching, dan kecenderungan menuju nilai yang berulang. Dengan cara ini, masalah pada saklar dipisahkan dari masalah bias OTA.




Figure 3: Testbench standalone SC-CMFB dengan clock, tegangan referensi, pasangan input sensing, dan keluaran kontrol.

Pengujian tersebut belum membuktikan stabilitas loop tertutup. Kesimpulannya lebih terukur: jaringan dapat menghasilkan tegangan kontrol yang bergerak sesuai perubahan common-mode dan menjalankan clock sesuai fase yang direncanakan.

4 Dari jaringan mandiri menjadi umpan balik OTA yang nyata

4.1 Kesalahan yang justru membantu: simpul sensing bukan output akhir

Pada percobaan integrasi awal, pengamatan dilakukan pada keluaran akhir OTA. Respons yang terlihat seolah memiliki tanda yang tidak sesuai. Selain itu, penelusuran netlist menemukan nama node pengukuran yang tidak terhubung, pin suplai CMFB yang belum masuk rail sesungguhnya, dan label simpul yang tertukar. Alih-alih langsung mengubah transistor, kami memisahkan node tahap pertama OTA dari keluaran akhirnya.

Sweep lokal tiga titik pada sumber kontrol CMFB eksternal memberikan hasil:

V_{cmfb1} (V)	$V_{O1,CM}$ (V)	$V_{out,CM}$ (V)
0.8998	0.953044	0.378690
0.9000	0.929274	0.927668
0.9002	0.905628	1.351370

Kemiringan common-mode *tahap pertama* menggunakan beda tengah adalah

$$S_{OTA} \approx \frac{0.905628 - 0.953044}{0.9002 - 0.8998} = \boxed{-118.54 \text{ V/V}}. \quad (8)$$

Keluaran final pada rentang sangat sempit tersebut justru memiliki kemiringan dengan tanda berlawanan, sekitar $+2,43 \times 10^3 \text{ V/V}$. Inilah alasan membaca keluaran final membuat

pemahaman kita tentang arah feedback keliru. Pada eksperimen awal, perhitungan operating point mandiri sempat mengeluarkan peringatan singular-node. Karena itu, angka yang dipakai di sini berasal dari tiga titik sweep DC yang berhasil, bukan nilai OP yang bermasalah.

4.2 Menghubungkan dua blok dengan broken-loop dahulu

Node tahap pertama OTA lalu dihubungkan ke masukan sensing SC-CMFB, sementara gate kontrol OTA tetap menerima sumber eksternal 0.900 000 V. Pada broken-loop ini, common-mode tahap pertama tercatat sekitar 0.929 257 V, dan keluaran SC-CMFB sekitar 0.898 592 V. Selisih sekitar 1.41 mV terhadap bias kontrol yang dipaksakan menjadi parameter antar-muka yang berguna sebelum feedback ditutup.

Ketika keluaran SC-CMFB akhirnya dikembalikan ke gate kontrol OTA, sumber kontrol independen dihapus. Dua perbaikan wiring menentukan keberhasilan simulasi: pin VDD SC-CMFB harus benar-benar tersambung ke supply dan node feedback harus memakai nama yang konsisten. Detail kecil netlist tersebut ternyata menentukan validitas seluruh kurva keluaran.




Figure 4: Testbench integrasi OTA-SC-CMFB pada level transistor. Node first-stage menjadi input sensing CMFB, sedangkan output CMFB kembali ke gate kontrol OTA. Screenshot menampilkan salah satu varian bias-characterization dengan VDD tinggi, bukan sumber angka tabel nominal.

4.3 Closed-loop nominal selama 100 μ s

Pada TT / 1.80 V / 27 °C, pengukuran steady-state diambil pada interval 90 μ s sampai 100 μ s. Kedua input diferensial ditahan pada 0.4 V, sedangkan output akhir masing-masing diberi beban 20 pF. Karena itu, residu diferensial yang hampir nol merupakan pemeriksaan keseimbangan, *bukan* bukti bahwa gain diferensial atau fidelitas sinyal dinamis sudah memenuhi target. Ringkasan datanya adalah

Table 1: Pengukuran transien closed-loop nominal pada interval 10 μ s terakhir.

Parameter	Rata-rata / error	Ripple p-p
Common-mode tahap pertama, $V_{O1,CM}$	0.930 101 4 V	0.4696 mV
Referensi tahap pertama, $V_{O1,ref}$	0.929 274 2 V	—
Error common-mode tahap pertama	0.8272 mV	—
Tegangan kontrol, $V_{cmfb,out}$	0.900 677 6 V	0.6440 mV
Common-mode output akhir, $V_{out,CM}$	0.900 133 2 V	5.6199 mV
Residu diferensial rata-rata	sekitar 0 V	—

Error terhadap referensi adalah $e_{CM} = 0.9301014 - 0.9292742 = 0.8272$ mV. Perubahan rata-rata common-mode tahap pertama dan tegangan kontrol antara dua jendela 10 μ s terakhir

masing-masing sekitar $-1.2 \mu\text{V}$ dan $-1.1 \mu\text{V}$. Ini mendukung keadaan operasi nominal yang hampir periodik. Namun, hasil tersebut belum membuktikan phase margin loop sampled-data, pemulihan terhadap gangguan, atau terpenuhinya target clock sistem 4 MHz.

5 PVT: ketika keberhasilan nominal belum cukup

Bias eksternal nominal dipertahankan pada $V_{bias} = 0.507621 \text{ V}$, $V_{bz,L} = V_{bz,R} = 1.5 \text{ V}$, $V_{cs} = 0.9 \text{ V}$, dan $V_{cmo} = 0.9292742 \text{ V}$, sedangkan satu kondisi eksternal diubah setiap kali simulasi. Level HIGH clock mengikuti VDD saat supply berubah. Maka hasil ini memang *uji tekanan fixed-bias*, bukan karakterisasi bias generator final.

Table 2: Tujuh kondisi PVT closed-loop awal; nilai error mengacu pada target nominal, bukan keputusan kualifikasi proses.

Kondisi	$V_{O1,CM} \text{ (V)}$	Error (mV)	$V_{CMFB} \text{ (V)}$	$V_{out,CM} \text{ (V)}$
TT, 1.80 V, 27 °C	.930101	+827	.900678	.900133
TT, 1.80 V, 40 °C	.878113	-51.161	.848921	1.504754
TT, 1.80 V, 125 °C	1.020898	+91.624	.991365	.312116
TT, 1.62 V, 27 °C	.749679	-179.595	.721616	1.455200
TT, 1.98 V, 27 °C	1.109066	+179.792	1.078414	.288498
SS, 1.80 V, 27 °C	.938441	+9.167	.908919	.898089
FF, 1.80 V, 27 °C	.921904	-7.370	.892594	.899302




Figure 5: Error common-mode tahap pertama pada tujuh kondisi PVT berdasarkan hasil simulator yang dibagikan.

Polanya cukup jelas. SS dan FF pada supply nominal memberi deviasi yang relatif sedang, sedangkan perubahan supply sebesar $\pm 10\%$ menggeser common-mode tahap pertama sekitar $\pm 180 \text{ mV}$. Pada supply rendah keluaran akhir mendekati rail atas; pada supply tinggi keluaran akhir justru jatuh mendekati rail bawah. Drift yang hampir nol pada operating point yang salah tidak berarti regulasi berhasil. Itu hanya menunjukkan rangkaian sudah menetap *di suatu titik*, bukan titik yang layak bagi kebutuhan penguatan berikutnya.

Hubungan pendekatan pada Persamaan (6) masih menggambarkan arah respons CMFB pada sebagian besar pengujian. Hal tersebut merupakan petunjuk bahwa jaringan saklar-kapasitor masih mengubah error common-mode menjadi sinyal kontrol, tetapi OTA dan bias tetapnya kehilangan titik keseimbangan yang diinginkan. Penyebab pastinya belum dapat dipilih antara arus transistor, batas rentang kontrol, atau headroom tanpa audit operating region.

Pengujian pada 1.98 V juga perlu dicek terhadap batas reliabilitas perangkat SKY130 1,8 V sebelum dianggap sebagai kondisi operasi kontinu yang diizinkan.

6 Eksperimen bias pertama: mengubah V_{cs}

Daripada langsung mengubah W/L M13, differential pair, atau kapasitor, kami menguji sensitivitas terhadap sumber referensi V_{cs} . Sweep transien otomatis mencakup nilai 0.70 V hingga 1.10 V pada tiga VDD. Screenshot terminal yang tersedia untuk dokumen ini hanya menunjukkan titik terakhir pada 1.10 V; seluruh hasil tujuh titik belum diarsipkan sebagai data numerik yang dapat dibaca mesin.

Table 3: Common-mode tahap pertama pada dua nilai V_{cs} , TT dan 27 °C.

VDD (V)	$V_{O1,CM}, V_{cs} = 0.90 \text{ V}$	$V_{O1,CM}, V_{cs} = 1.10 \text{ V}$	Perubahan (mV)
1.62	0.749679	0.550443	-199.236
1.80	0.930101	0.730138	-199.963
1.98	1.109066	0.911039	-198.027




Figure 6: Perubahan common-mode tahap pertama ketika V_{cs} dinaikkan dari 0.90 V menjadi 1.10 V. Titik merupakan dua hasil endpoint yang tersedia, bukan seluruh kurva hasil fitting.

Dari kedua titik tersebut, $\Delta V_{O1,CM} / \Delta V_{cs} \approx -1 \text{ V/V}$. Interpolasi linear memberikan kandidat V_{cs} sekitar 0.72 V, 0.90 V, dan 1.08 V masing-masing untuk VDD 1.62 V, 1.80 V, dan 1.98 V. Angka ini masih *hipotesis untuk pengujian transien dan operating region berikutnya*, bukan bias optimum yang telah diverifikasi. Keberhasilan mengatur satu common-mode belum menjamin swing keluaran akhir, headroom, stabilitas, dan noise yang memadai.

7 Apa yang sudah tercapai dan apa yang belum

Pekerjaan ini mencapai satu tonggak yang nyata: TG tidak berhenti sebagai pasangan transistor, melainkan menjadi simbol yang bisa digunakan berulang; delapan TG dan empat kapasitor membentuk jaringan SC-CMFB; jaringan itu diuji sendiri; simpul OTA yang benar ditemukan melalui pengukuran tanda; antarmuka dua blok diperiksa dengan broken-loop; dan sistem closed-loop nominal akhirnya bekerja. Semua itu merupakan langkah rangkaian pada level schematic, bukan sekadar blok diagram yang mengandaikan fungsi telah terjadi.

Pekerjaan yang masih terbuka mencakup (i) audit arus dan operating region transistor sepanjang PVT, (ii) perancangan referensi/bias yang mengikuti supply dan temperatur, (iii) pen-

ujian sinyal diferensial dan pemulihan gangguan common-mode, (iv) analisis kestabilan sampled-data beserta clock feedthrough/noise, (v) evaluasi charge injection dan mismatch TG, dan (vi) mengubah clock SC-CMFB dari 1 MHz yang telah diperagakan menuju target sistem 4 MHz sambil mengevaluasi settling. Status saat ini adalah *fungsi nominal dan telah dikarakterisasi PVT*, belum siap dinyatakan sign-off silikon.

Referensi dan catatan sumber data

1. S. Pavan, R. Schreier, dan G. C. Temes, *Understanding Delta-Sigma Data Converters*, edisi ke-2, Wiley/IEEE Press, 2017, bab 7. <https://doi.org/10.1002/9781119258308.ch7>.
2. Schematic Xschem dan tangkapan layar terminal ngspice yang diberikan selama iterasi desain Block 2, Oktober 2026. Semua hasil numerik rangkaian berasal dari keluaran yang dibagikan; dokumen ini tidak mengklaim simulasi ngspice dijalankan ulang secara independen.
3. Semua gambar schematic berasal dari tangkapan layar Xschem yang diberikan. Versi berlatar terang hanya memperbaiki keterbacaan saat dicetak, tanpa menggambar ulang konektivitas. Grafik dibentuk kembali dari angka terminal, bukan hasil digitasi waveform.