

Laporan Teknis Blok 1

Operational Transconductance Amplifier (OTA)

OTA Fully Differential 1,8 V untuk Modulator Delta-Sigma
Switched-Capacitor

Desain transistor-level SKY130 dan karakterisasi ngspice

Status akhir. Karakterisasi skematik pada kondisi nominal telah selesai. OTA memenuhi target gain/stabilitas yang dipilih pada TT, 1.8 V, 27 °C. Pengujian PVT menemukan keterbatasan besar pada bias tegangan tetap; karena itu blok ini telah *dikarakterisasi*, tetapi belum dapat disebut PVT-qualified atau siap tapeout.

Contents

1 Ringkasan Eksekutif	2
2 Konteks Desain dan Tujuan	2
3 Arsitektur Transistor-Level	3
3.1 Skematik awal desain	3
3.2 Arsitektur final yang dikarakterisasi	3
4 Pemilihan Kompensasi dan Karakterisasi AC	4
5 Transient Closed-Loop Small-Signal	5
6 Large-Signal dan Slew Rate	6
7 Arus Diam dan Daya	6
8 Karakterisasi Noise	7
9 CMRR dan PSRR	8
10 Karakterisasi Stress PVT	8
10.1 Metode	8
10.2 Diagnostik bias terhadap temperatur	10
11 Ringkasan Performa Final	11
12 Penilaian Desain dan Penutupan Blok	11
A Catatan Reproducibility	12

1 Ringkasan Eksekutif

Laporan ini menutup blok analog pertama pada portofolio mixed-signal: sebuah operational transconductance amplifier fully differential menggunakan MOS 1,8-V SKY130. Desain dikarakterisasi pada level transistor menggunakan Xschem/ngspice. Desain nominal menggunakan kompensasi kapasitor MIM langsung (direct-C) dengan parameter skematik MF=80 serta beban keluaran eksternal 20 pF pada setiap sisi.

Pada kondisi nominal TT / 1.8 V / 27 °C, OTA menghasilkan gain DC 69.34 dB, unity-gain frequency (UGF) 3.153 12 MHz, dan phase margin 61.3704°. Pengujian closed-loop small-signal menghasilkan rise time 10–90% sebesar 56.19 ns, settling 1% sebesar 186.86 ns, dan settling 0,1% sebesar 294.80 ns. Pengujian large-signal memberikan slew rate positif sekitar 5.06 V/μs dan negatif sekitar 4.97 V/μs. Daya DC nominal adalah 11.59 mW.

Karakterisasi noise, common-mode rejection, dan supply rejection juga dilakukan. Integrated input-referred noise pada rentang 1 Hz–25 kHz adalah sekitar 42.07 μV_{rms}. Nilai CMRR dan PSRR nominal yang sangat tinggi ditafsirkan secara hati-hati karena simetri skematik ideal dapat menekan error diferensial hingga mendekati batas numerik simulator.

Temuan desain terpenting berasal dari PVT stress test. Dengan V_{bias} nominal tetap sebesar 0.507 621 V, operating point runtuh pada kondisi ekstrem supply, temperatur, dan process. Kesimpulan engineering-nya jelas: diperlukan bias/current reference yang mengikuti PVT sebelum OTA dapat dianggap robust untuk implementasi silikon.

2 Konteks Desain dan Tujuan

OTA dirancang sebagai core analog untuk modulator delta-sigma switched-capacitor orde dua dengan frekuensi sampling nominal 4 MHz dan oversampling ratio 80. Band sinyal nominal yang digunakan pada integrasi noise adalah

$$BW = \frac{f_s}{2 \text{OSR}} = \frac{4 \text{ MHz}}{160} = 25 \text{ kHz}. \quad (1)$$

Prioritas karakterisasi meliputi gain frekuensi rendah, stabilitas closed-loop, kecepatan settling relatif terhadap periode sampling, keseimbangan large-signal, noise, dan pengujian robustness terhadap PVT.

Table 1: Kondisi karakterisasi nominal.

Parameter	Nilai	Keterangan
Supply V_{DD}	1.8 V	Device SKY130 1,8 V
Input common mode	0.4 V	$V_{in,p} = V_{in,n}$ saat DC
Bias V_{bias}	0.507 621 V	Bias nominal tetap
Kontrol CMFB V_{cmfb1}	0.9 V	Bias eksternal testbench
Beban output	20 pF/sisi	Kapasitor beban eksternal
Process/temperatur	TT / 27 °C	Kondisi nominal

3 Arsitektur Transistor-Level

3.1 Skematik awal desain

Proses desain dimulai dari skematik OTA fully differential awal yang ditunjukkan pada Gambar 1. Implementasi baseline ini memuat differential pair PMOS, jalur gain/current mirror, device output komplementer, transistor pengendali common-mode, serta dua cabang kompensasi yang dikendalikan oleh V_{bz} (V_{bz_L} dan V_{bz_R}) di sekitar jaringan kompensasi sisi output. Pada skematik awal, kapasitor MIM kompensasi juga sempat dieksplorasi dengan scaling yang jauh lebih besar (pada tangkapan desain terlihat MF=1000).

Skematik baseline ini sengaja dipertahankan di laporan karena merupakan titik awal nyata proses desain, bukan hanya menampilkan konfigurasi akhir yang berhasil. Hasil karakterisasi berikutnya menunjukkan bahwa susunan compensation/nulling awal belum memberikan trade-off stabilitas dan performa yang diinginkan. Karena itu desain kemudian disederhanakan menjadi varian final OTA_experiment: cabang nulling dihilangkan dan kompensasi direct-C dituning ulang hingga MF=80.




Figure 1: Skematik OTA baseline awal di Xschem sebelum penyederhanaan kompensasi direct-C. Cabang yang dikendalikan V_{bz} dan setting kapasitor kompensasi awal yang besar dipertahankan sebagai bagian dari riwayat desain.

3.2 Arsitektur final yang dikarakterisasi

OTA final terdiri dari input differential pair PMOS, device internal untuk gain/current mirror, device output komplementer, dan device PMOS untuk pengendalian common-mode. Kapasitor kompensasi langsung dihubungkan dari kedua output menuju node internal berimpedansi tinggi. Eksperimen nulling branch yang digunakan pada tahap awal tidak dipakai pada skematik eksperimen final.

Table 2: Ukuran transistor pada OTA_experiment.

Device	Type	W (μm)	L (μm)
M1, M2	PMOS	120	1.2
M3, M4	NMOS	8	2
M5, M6	NMOS	20	2
M7, M8	PMOS	30	2
M9, M10	PMOS	300	1
M11, M12	NMOS	200	1
M13	PMOS	60	1.2

Konfigurasi kompensasi final menggunakan dua kapasitor MIM SKY130 dengan parameter skematik MF=80. Sebelum tahap layout/tapeout, generated netlist perlu diaudit untuk memastikan hubungan yang dimaksud antara MF dan parameter multiplicity model. Laporan ini menggunakan netlist simulasi saat ini sebagai implementasi referensi yang dikarakterisasi.


4 Pemilihan Kompensasi dan Karakterisasi AC

Konfigurasi kompensasi awal menghasilkan phase margin yang tidak mencukupi. Pendekatan direct-C kemudian diuji dengan meningkatkan scaling kapasitor MIM. Konfigurasi final dipilih karena merupakan titik uji yang memenuhi target stabilitas nominal sekitar 60° dengan bandwidth yang masih berada pada orde MHz.


Untuk eksitasi diferensial,

$$A_v(f) = \frac{V_{out,p} - V_{out,n}}{V_{in,p} - V_{in,n}}. \quad (2)$$

Tanda gain dinormalisasi pada post-processing agar phase margin dapat diukur konsisten pada crossing 0 dB.



(a) Magnitudo gain diferensial.



(b) Fasa diferensial unwrapped.

Figure 2: Respons AC nominal konfigurasi direct-C terpilih.

Metrik AC nominal yang diterima adalah

$$A_0 \approx 69.34 \text{ dB}, \quad (3)$$

$$f_{UGF} \approx 3.15312 \text{ MHz}, \quad (4)$$

$$\phi(f_{UGF}) \approx -118.630^\circ, \quad (5)$$

$$PM = 180^\circ + \phi(f_{UGF}) \approx 61.3704^\circ. \quad (6)$$

5 Transient Closed-Loop Small-Signal

Testbench feedback behavioral dengan isolasi numerik digunakan untuk menjaga input common-mode di sekitar 0.4 V saat loop diferensial ditutup. Reference differential diberikan step sekitar 0 menuju 50 mV. Initial transient solution selalu diperiksa sebelum measurement digunakan.




Figure 3: Respons closed-loop untuk step diferensial 50 mV.

Table 3: Hasil transient small-signal closed-loop.

Metrik	Hasil
Rise time 10–90%	56.1867 ns
Settling 1%	186.859 ns
Settling 0,1%	294.795 ns
Overshoot	3.570 43 %
Droop output common-mode	2.3165 mV
Output diferensial final	sekitar 49.893 mV

Untuk clock sampling 4 MHz, satu periode penuh adalah 250 ns. Settling 1% lebih cepat dari satu periode, tetapi settling 0,1% lebih lambat. Karena sistem switched-capacitor dua fasa dapat menyediakan jendela settling yang lebih pendek lagi, timing harus diperiksa ulang ketika OTA diintegrasikan ke integrator SC final.

6 Large-Signal dan Slew Rate

Reference closed-loop diperbesar menjadi sekitar 0 menuju 300 mV untuk mengukur perilaku pengisian/pengosongan large-signal.




Figure 4: Respons diferensial large-signal untuk karakterisasi slew rate.

Hasil yang valid adalah

$$SR_+ \approx 5.05960 \text{ V}/\mu\text{s}, \quad (7)$$

$$SR_- \approx 4.97022 \text{ V}/\mu\text{s}. \quad (8)$$

Nilai positif dan negatif hampir simetris. Pada event large-signal, output common-mode bergerak kira-kira dari 0.861 V hingga 0.920 V.

7 Arus Diam dan Daya

Pada operating point nominal seimbang,

$$I_{DD} = 6.438659 \text{ mA} \quad (9)$$

dan

$$P_{DC} = V_{DD}I_{DD} \approx 11.58959 \text{ mW}. \quad (10)$$

```
Using SPARSE 1.3 as Direct Linear Solver
Reference value : 0.00000e+00
No. of Data Rows : 1
===== OTA QUIESCENT POWER =====
v(vout_p) = 9.184368e-01
v(vout_n) = 9.184368e-01
idd_ua = 6.438659e+03
pdc_mu = 1.158959e+01
ngspice 2 -> █
```

op

```
let idd = -i(V1)
```

Figure 5: Pengukuran arus diam dan daya DC nominal.

Nilai daya ini masih dapat diterima untuk proof-of-concept portofolio analog, tetapi relatif besar bila target akhir diarahkan ke converter berdaya rendah. Ukuran output stage dan strategi bias dapat menjadi sasaran optimasi berikutnya.

8 Karakterisasi Noise

Noise differential dianalisis dari 1 Hz hingga 25 kHz, sesuai baseband nominal untuk sampling 4 MHz dan OSR 80. Source AC diferensial 1 V digunakan agar ngspice dapat menghitung output noise dan input-referred noise.

```

option SCALE: Scale is set to 1e-06 for instance and model parameters
option SCALE: Scale is set to 1e-06 for instance and model parameters
Doing analysis at TEMP = 27.000000 and TNOM = 27.000000

Using SPARSE 1.3 as Direct Linear Solver
Reference value : 0.000000e+00
No. of Data Rows : 1
===== NOISE OPERATING POINT =====
v(vin_p) = 4.000000e-01
v(vin_n) = 4.000000e-01
v(vout_p) = 9.184368e-01
v(vout_n) = 9.184368e-01
Doing analysis at TEMP = 27.000000 and TNOM = 27.000000

Using SPARSE 1.3 as Direct Linear Solver
No. of Data Rows : 440
No. of Data Rows : 1
===== NOISE SPECTRAL DENSITY =====
===== INTEGRATED NOISE 1 Hz - 25 kHz =====
onoise_total = 8.218723e-02
inoise_total = 4.207335e-05
ngspice 2 -> 

```

Figure 6: Operating point dan hasil integrated noise.

Hasil integrasi:


$$v_{n,out,rms} \approx 82.18723 \text{ mV}_{rms}, \quad (11)$$

$$v_{n,in,rms} \approx 42.073\,35\,\mu\text{V}_{rms}. \quad (12)$$


Input-referred noise merupakan angka blok yang lebih berguna. Pada level sistem, angka ini perlu dibandingkan dengan kT/C switched-capacitor, quantization noise, full-scale signal, dan target dynamic range.

9 CMRR dan PSRR

CMRR diuji dengan memberikan eksitasi AC identik ke kedua input dan mengamati output diferensial. Pada 1 Hz, common-mode gain sekitar -156.854 dB, sehingga CMRR nominal terhitung sekitar 226.194 dB.



(a) Hasil CMRR nominal.



(b) Hasil PSRR+ nominal.

Figure 7: Pengukuran rejection pada level skematik nominal.

Untuk PSRR+, coupling supply ke output diferensial pada 1 Hz sekitar -100.215 dB, dengan PSRR+ nominal terhitung sekitar 169.555 dB. Pada PSRR-, simetri skematik ideal membuat coupling diferensial berada di bawah numerical floor yang sengaja diberikan untuk menghindari $\log(0)$; karena itu tidak ada nilai PSRR- finite yang diklaim sebagai nilai fisik.

Nilai CMRR/PSRR yang sangat tinggi di atas adalah **indikator simetri skematik nominal**, bukan prediksi silikon. Mismatch device, coupling jaringan bias, parasitik interkoneksi, beban asimetris, dan gradient layout akan menurunkan rejection. Monte Carlo dan post-layout extraction diperlukan untuk mendapatkan angka implementasi yang realistis.

10 Karakterisasi Stress PVT

10.1 Metode

Pengujian PVT mempertahankan bias nominal tetap $V_{bias} = 0.507621$ V agar sensitivitas operating point terhadap process, voltage, dan temperature terlihat secara langsung. Tujuh titik diuji: nominal TT, dua ekstrem supply, dua ekstrem temperatur, serta SS dan FF pada supply/temperatur nominal.

Sebuah corner dinyatakan **GAGAL** jika output common-mode runtuh mendekati rail atau amplifier kehilangan gain frekuensi rendah yang bermakna. Jika operating point sudah gagal, angka UGF atau fasa numerik dari simulator tidak digunakan sebagai metrik amplifier yang valid.

Table 4: Hasil stress PVT dengan bias nominal tetap.

Process	V_{DD} (V)	Temp. (°C)	V_{OCM} (V)	A_0 (dB)	I_{DD}	Daya	Status / pengamatan
TT	1.80	27	0.9184	69.34	6.439 mA	11.590 mW	LULUS
TT	1.62	27	1.6129	-57.23	16.7 nA	27.1 nW	GAGAL ; rail atas
TT	1.98	27	0.1306	-103.04	14.44 mA	28.58 mW	GAGAL ; rail bawah
TT	1.80	-40	1.7978	-61.26	31.3 nA	56.3 nW	GAGAL ; rail atas
TT	1.80	125	0.1450	-82.86	10.02 mA	18.04 mW	GAGAL ; rail bawah
SS	1.80	27	0.1010	-90.19	9.513 mA	17.12 mW	GAGAL ; rail bawah
FF	1.80	27	1.7892	-4.04	0.810 μ A	1.459 μ W	GAGAL ; rail atas



Figure 8: Contoh operating point yang gagal pada stress PVT fixed-bias.

10.2 Diagnostik bias terhadap temperatur

Sweep bias terpisah dilakukan sebagai eksperimen diagnostik. Pada TT / $1,8\text{ V}$, sweep DC menunjukkan sekitar $0,470423\text{ V}$ pada -40°C dan $0,591558\text{ V}$ pada 125°C saat kurva sweep melintasi common-mode output nominal. Namun pada titik dingin, crossing tersebut tidak dapat direproduksi sebagai standalone AC operating point yang robust; standalone solver memilih equilibrium berbeda. Path dependence ini menunjukkan bahwa sekadar mengganti bias dengan angka yang dituning manual tidak cukup untuk membuktikan robustness PVT.

Implikasi desain yang benar adalah membangun jaringan bias/current-reference yang secara fisik memiliki perilaku PVT terkontrol, lalu mengulang seluruh karakterisasi.

11 Ringkasan Performa Final

Table 5: Metrik nominal final Blok-1 OTA.

Metrik	Hasil	Interpretasi
DC gain	69.34 dB	Valid nominal
UGF	3.15312 MHz	Valid nominal
Phase margin	61.3704°	Loop nominal stabil
Rise time	56.1867 ns	Step closed-loop 50 mV
Settling 1%	186.859 ns	Step closed-loop 50 mV
Settling 0,1%	294.795 ns	Step closed-loop 50 mV
Overshoot	3.57043%	Small-signal
SR_+ / SR_-	5.0596 / 4.9702 V/ μ s	Step 300 mV
Arus diam	6.438659 mA	TT / 1,8 V / 27°C
Daya DC	11.58959 mW	TT / 1,8 V / 27°C
Input-referred noise	42.07335 μ V _{rms}	1 Hz–25 kHz
Output noise	82.18723 mV _{rms}	1 Hz–25 kHz
CMRR @ 1 Hz	226.194 dB	Nominal, dibatasi simetri
PSRR+ @ 1 Hz	169.555 dB	Nominal, sensitif simetri
PSRR- @ 1 Hz	Numerical floor	Tidak mengklaim angka fisik finite
PVT fixed-bias	Hanya nominal yang lulus	Bias perlu redesign

12 Penilaian Desain dan Penutupan Blok

Blok ini menunjukkan workflow desain analog yang lengkap, bukan hanya satu Bode plot. OTA diperiksa dari operating point, kompensasi diiterasi, respons closed-loop diverifikasi, large-signal diukur, konsumsi daya dan noise dihitung, rejection diuji, dan desain sengaja diberikan stress di luar kondisi nominal.

Kesimpulan akhir dibagi menjadi dua pernyataan:

1. **Karakterisasi nominal selesai.** Pada TT / 1.8 V / 27°C, OTA direct-C terpilih merupakan blok yang valid dan telah memiliki data gain, bandwidth, phase margin, settling, slew rate, power, noise, CMRR, dan PSRR.
2. **PVT qualification belum tercapai.** Bias tegangan eksternal tetap tidak robust pada stress process, supply, dan temperatur yang diuji. Bias/current-reference perlu didesain ulang sebelum OTA dianggap siap tapeout.

Dengan demikian, Blok 1 dapat di-freeze untuk melanjutkan pengembangan arsitektur sistem dan portofolio, selama keterbatasan PVT tetap dicatat sebagai requirement implementasi yang belum terselesaikan. Blok berikutnya boleh menggunakan model OTA nominal, sementara revisi yang diarahkan ke silikon harus menambahkan bias PVT-aware, Monte Carlo mismatch, parasitik hasil ekstraksi, dan re-characterization setelah layout.

A Catatan Reproducibility

Paket laporan menyertakan CSV metrik nominal dan tujuh titik stress PVT. Gambar pada laporan berasal langsung dari run Xschem/ngspice yang telah divalidasi. Karakterisasi menggunakan testbench terpisah untuk AC, transient closed-loop, slew rate, power, noise, CMRR, PSRR+, PSRR-, dan PVT.

Untuk revisi selanjutnya, urutan sign-off yang disarankan adalah: generate ulang netlist, audit multiplicity kapasitor MIM, ulangi karakterisasi nominal, ulangi PVT setelah bias network didesain ulang, lalu tambahkan Monte Carlo mismatch dan post-layout extraction.